JPH08138045A - デジタルフィルタ - Google Patents
デジタルフィルタInfo
- Publication number
- JPH08138045A JPH08138045A JP6277691A JP27769194A JPH08138045A JP H08138045 A JPH08138045 A JP H08138045A JP 6277691 A JP6277691 A JP 6277691A JP 27769194 A JP27769194 A JP 27769194A JP H08138045 A JPH08138045 A JP H08138045A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- flip
- output
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Image Processing (AREA)
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】
【目的】 信号の開始及び終了という端部において、端
部前後の無効データを含まない処理を行い、より高品質
なデジタルフィルタリング処理を実現する。 【構成】 入力信号をクロック信号に同期して順次遅延
させる複数段のＤフリップフロップ２，３，４に対し
て、各段の出力Ｔ１，Ｔ２，Ｔ３を入力する複数のスイ
ッチ１０，１１，１２を設けると共に、データの有効領
域を示す有効領域信号ＷＩＮをクロック信号に同期して
順次遅延させる複数段のＤフリップフロップ６，７，８
と、有効領域信号ＷＩＮの立ち上がりもしくは立ち下が
りに同期したデータロード信号ＬＯＡＤに応じて端部デ
ータを取り込むＤフリップフロップ９を設け、複数のス
イッチの他端にＤフリップフロップ９の出力を入力し、
Ｄフリップフロップ６，７，８の対応する段の遅延出力
によりスイッチを切替えるようにする。
部前後の無効データを含まない処理を行い、より高品質
なデジタルフィルタリング処理を実現する。 【構成】 入力信号をクロック信号に同期して順次遅延
させる複数段のＤフリップフロップ２，３，４に対し
て、各段の出力Ｔ１，Ｔ２，Ｔ３を入力する複数のスイ
ッチ１０，１１，１２を設けると共に、データの有効領
域を示す有効領域信号ＷＩＮをクロック信号に同期して
順次遅延させる複数段のＤフリップフロップ６，７，８
と、有効領域信号ＷＩＮの立ち上がりもしくは立ち下が
りに同期したデータロード信号ＬＯＡＤに応じて端部デ
ータを取り込むＤフリップフロップ９を設け、複数のス
イッチの他端にＤフリップフロップ９の出力を入力し、
Ｄフリップフロップ６，７，８の対応する段の遅延出力
によりスイッチを切替えるようにする。
Description
【０００１】
【産業上の利用分野】本発明は、複数段の遅延要素を含
むデジタルフィルタに係わり、特に、フィルタリングの
開始及び終了等の信号の端部での処理に関する。
むデジタルフィルタに係わり、特に、フィルタリングの
開始及び終了等の信号の端部での処理に関する。
【０００２】
【従来の技術】一般に、デジタル処理を行うシステムで
は、デジタルフィルタが頻繁に利用されており、ＦＩＲ
型やＩＩＲ型等のデジタルフィルタは、入力信号をクロ
ック信号に同期して順次遅延させる複数段の遅延要素よ
り成る遅延回路を含んで構成されている。
は、デジタルフィルタが頻繁に利用されており、ＦＩＲ
型やＩＩＲ型等のデジタルフィルタは、入力信号をクロ
ック信号に同期して順次遅延させる複数段の遅延要素よ
り成る遅延回路を含んで構成されている。
【０００３】そして、従来では、これら遅延要素の出力
そのものに、必要に応じて所定の係数を乗算し、得られ
た乗算結果を加算するという処理が行われていた。
そのものに、必要に応じて所定の係数を乗算し、得られ
た乗算結果を加算するという処理が行われていた。
【０００４】
【発明が解決しようとする課題】デジタルフィルタによ
りフィルタリング処理を行う場合、フィルタリング処理
を開始する部分と終了する部分の端部では、その前後に
無効データが存在する。従って、上述した複数段の遅延
要素より成る遅延回路では、端部において前後に存在す
る無効データを含んだまま処理が行われ、実際のデータ
とのかけ離れが多かれ少なかれ発生してしまう。ところ
が、従来の構成では、処理しようとするデータが端部で
あるか否かに係わらず、複数段の遅延要素の出力を常に
そのまま用いており、これに対する対策は何ら施されて
はいなかった。
りフィルタリング処理を行う場合、フィルタリング処理
を開始する部分と終了する部分の端部では、その前後に
無効データが存在する。従って、上述した複数段の遅延
要素より成る遅延回路では、端部において前後に存在す
る無効データを含んだまま処理が行われ、実際のデータ
とのかけ離れが多かれ少なかれ発生してしまう。ところ
が、従来の構成では、処理しようとするデータが端部で
あるか否かに係わらず、複数段の遅延要素の出力を常に
そのまま用いており、これに対する対策は何ら施されて
はいなかった。
【０００５】
【課題を解決するための手段】本発明は、入力信号をク
ロック信号に同期して順次遅延させる複数段の遅延要素
より成る第１の遅延手段と、データの有効領域を示す有
効領域信号を前記クロック信号に同期して順次遅延させ
る複数段の遅延要素より成る第２の遅延手段と、前記有
効領域信号の立ち上がりもしくは立ち下がりに同期した
データロード信号に応じて前記入力信号を取り込むデー
タ取り込み手段と、前記遅延手段の各段の遅延要素の出
力を各々一端に入力し、他端に前記取り込み手段の出力
を入力し、前記第２遅延手段の対応する段の遅延要素の
出力によりいずれか一方の入力を選択的に出力する複数
のスイッチ手段とを設けて、上記課題を解決するもので
ある。
ロック信号に同期して順次遅延させる複数段の遅延要素
より成る第１の遅延手段と、データの有効領域を示す有
効領域信号を前記クロック信号に同期して順次遅延させ
る複数段の遅延要素より成る第２の遅延手段と、前記有
効領域信号の立ち上がりもしくは立ち下がりに同期した
データロード信号に応じて前記入力信号を取り込むデー
タ取り込み手段と、前記遅延手段の各段の遅延要素の出
力を各々一端に入力し、他端に前記取り込み手段の出力
を入力し、前記第２遅延手段の対応する段の遅延要素の
出力によりいずれか一方の入力を選択的に出力する複数
のスイッチ手段とを設けて、上記課題を解決するもので
ある。
【０００６】
【作用】本発明では、信号の開始及び終了という端部に
おいては、入力信号である最端部のデータがスイッチ手
段により遅延要素の出力の代わりに選択出力されるの
で、その前後の無効データが用いられることなく、最端
部のデータが重複してフィルタリング処理に用いられる
ようになる。
おいては、入力信号である最端部のデータがスイッチ手
段により遅延要素の出力の代わりに選択出力されるの
で、その前後の無効データが用いられることなく、最端
部のデータが重複してフィルタリング処理に用いられる
ようになる。
【０００７】
【実施例】図１は、本発明の実施例の構成を示すブロッ
ク図であり、３タップのＦＩＲ型デジタルフィルタの例
を示す。図において、１は入力信号ＩＮをクロック信号
ＣＬＫに同期して順次遅延させる直列接続された３個の
Ｄフリップフロップ２，３，４より成る第１の遅延回
路、５は有効領域信号ＷＩＮをクロック信号ＣＬＫに同
期して順次遅延させる直列接続された３個のＤフリップ
フロップ６，７，８より成る第２の遅延回路、９は有効
領域信号に基づいて生成されたデータロード信号ＬＯＡ
Ｄをクロックとして入力しデータ入力端子Ｄに入力信号
ＩＮが印加されるＤフリップフロップ、１０，１１，１
２は、各々、一端にＤフリップフロップ２，３，４の出
力Ｔ１，Ｔ２，Ｔ３を入力し、他端にＤフリップフロッ
プ９の出力ＤＴを入力し、対応する同一段のＤフリップ
フロップ６，７，８の出力Ｗ１，Ｗ２，Ｗ３に応じて、
入力のいずれか一方を選択的に、タップＴＰ１，ＴＰ，
ＴＰ３に出力するスイッチであり、これらの出力に必要
に応じて係数Ｋ１，Ｋ２，Ｋ３が乗算され、乗算結果が
加算器１３によって加算処理される。勿論、係数が１で
あれば乗算の必要はない。
ク図であり、３タップのＦＩＲ型デジタルフィルタの例
を示す。図において、１は入力信号ＩＮをクロック信号
ＣＬＫに同期して順次遅延させる直列接続された３個の
Ｄフリップフロップ２，３，４より成る第１の遅延回
路、５は有効領域信号ＷＩＮをクロック信号ＣＬＫに同
期して順次遅延させる直列接続された３個のＤフリップ
フロップ６，７，８より成る第２の遅延回路、９は有効
領域信号に基づいて生成されたデータロード信号ＬＯＡ
Ｄをクロックとして入力しデータ入力端子Ｄに入力信号
ＩＮが印加されるＤフリップフロップ、１０，１１，１
２は、各々、一端にＤフリップフロップ２，３，４の出
力Ｔ１，Ｔ２，Ｔ３を入力し、他端にＤフリップフロッ
プ９の出力ＤＴを入力し、対応する同一段のＤフリップ
フロップ６，７，８の出力Ｗ１，Ｗ２，Ｗ３に応じて、
入力のいずれか一方を選択的に、タップＴＰ１，ＴＰ，
ＴＰ３に出力するスイッチであり、これらの出力に必要
に応じて係数Ｋ１，Ｋ２，Ｋ３が乗算され、乗算結果が
加算器１３によって加算処理される。勿論、係数が１で
あれば乗算の必要はない。
【０００８】本実施例は、表示装置に用いるデジタルフ
ィルタとして最適な構成であって、ここでは、有効領域
信号ＷＩＮ及びデータロード信号ＬＯＡＤは、表示装置
の有効画素領域を示す有効画素領域信号ＤＩＳＰＷＩＮ
に基づき、図２の回路により生成される。図２におい
て、２０は有効画素領域信号ＤＩＳＰＷＩＮをデータ端
子Ｄに入力しクロック信号ＣＬＫをクロックとして入力
するＤフリップフロップ、２１はＤフリップフロップ２
０のＱ出力と有効画素領域信号ＤＩＳＰＷＩＮを入力
し、出力として有効領域信号ＷＩＮを発生するＯＲゲー
ト、２２はＤフリップフロップ２３とエクスクルーシブ
ＮＯＲゲート（Ｅ−ＮＯＲゲート）２４より成り、信号
ＷＩＮの立ち上がり及び立ち下がりに同期してクロック
パルスＣＬＫの１周期期間Ｈレベルの信号ＬＯＡＤを出
力する切り出し回路である。
ィルタとして最適な構成であって、ここでは、有効領域
信号ＷＩＮ及びデータロード信号ＬＯＡＤは、表示装置
の有効画素領域を示す有効画素領域信号ＤＩＳＰＷＩＮ
に基づき、図２の回路により生成される。図２におい
て、２０は有効画素領域信号ＤＩＳＰＷＩＮをデータ端
子Ｄに入力しクロック信号ＣＬＫをクロックとして入力
するＤフリップフロップ、２１はＤフリップフロップ２
０のＱ出力と有効画素領域信号ＤＩＳＰＷＩＮを入力
し、出力として有効領域信号ＷＩＮを発生するＯＲゲー
ト、２２はＤフリップフロップ２３とエクスクルーシブ
ＮＯＲゲート（Ｅ−ＮＯＲゲート）２４より成り、信号
ＷＩＮの立ち上がり及び立ち下がりに同期してクロック
パルスＣＬＫの１周期期間Ｈレベルの信号ＬＯＡＤを出
力する切り出し回路である。
【０００９】次に、図３のタイミングチャートを参照し
ながら、本実施例の動作を説明する。Ｄフリップフロッ
プ２に、図３のイに示すように、入力信号Ｄ１，Ｄ２，
Ｄ３，………，Ｄｎが入力されると、Ｄフリップフロッ
プ２，３，４の出力には、入力信号をクロックパルスの
１周期分，２周期分，３周期分各々遅延させた信号Ｔ
１，Ｔ２，Ｔ３が、図３のウ，エ，オに示すように出力
される。
ながら、本実施例の動作を説明する。Ｄフリップフロッ
プ２に、図３のイに示すように、入力信号Ｄ１，Ｄ２，
Ｄ３，………，Ｄｎが入力されると、Ｄフリップフロッ
プ２，３，４の出力には、入力信号をクロックパルスの
１周期分，２周期分，３周期分各々遅延させた信号Ｔ
１，Ｔ２，Ｔ３が、図３のウ，エ，オに示すように出力
される。
【００１０】又、有効画素領域信号ＤＩＳＰＷＩＮは、
図３キに示すように、有効データＤ１，Ｄ２，Ｄ３，…
……，Ｄｎが存在する期間のみでＬレベルになり、その
前後の無効データが存在する期間ではＨレベルになる。
この信号ＤＩＳＰＷＩＮは、Ｄフリップフロップ２０で
１クロック分遅延され、この遅延信号ＤＷＩＮ（図３
ク）と信号ＤＩＳＰＷＩＮの論理和がＯＲゲートでとら
れるので、両信号が共にＬレベルのときのみＬレベルと
なる信号が生成され、この信号が図３ケに示すように有
効領域信号ＷＩＮとなる。
図３キに示すように、有効データＤ１，Ｄ２，Ｄ３，…
……，Ｄｎが存在する期間のみでＬレベルになり、その
前後の無効データが存在する期間ではＨレベルになる。
この信号ＤＩＳＰＷＩＮは、Ｄフリップフロップ２０で
１クロック分遅延され、この遅延信号ＤＷＩＮ（図３
ク）と信号ＤＩＳＰＷＩＮの論理和がＯＲゲートでとら
れるので、両信号が共にＬレベルのときのみＬレベルと
なる信号が生成され、この信号が図３ケに示すように有
効領域信号ＷＩＮとなる。
【００１１】Ｄフリップフロップ６，７，８では、信号
ＷＩＮがクロックＣＬＫに同期して順次遅延されるの
で、その出力Ｗ１，Ｗ２，Ｗ３は、図３コ，サ，シに示
すように、クロックパルスの１周期分，２周期分，３周
期分各々遅延されることとなる。更に、信号ＷＩＮは、
切り出し回路２２に入力されるので、図３スに示すよう
に、信号ＷＩＮの立ち上がり及び立ち下がりに同期し
て、クロックパルスＣＬＫの１周期期間のみＨレベルに
なる信号ＬＯＡＤが出力される。そして、Ｄフリップフ
ロップ９はこの信号ＬＯＡＤの立ち上がりに応じてその
時の入力信号を取り込むので、図３カに示すように、立
ち上がり時に有効画素領域の開始データＤ１が取り込ま
れ、次の立ち上がりまでその開始データＤ１はＤフリッ
プフロップ９に保持される。次の立ち上がり時は有効画
素領域の最終部分で起こるので、この時点で、最終デー
タＤｎがＤフリップフロップ９に取り込まれて保持され
る。
ＷＩＮがクロックＣＬＫに同期して順次遅延されるの
で、その出力Ｗ１，Ｗ２，Ｗ３は、図３コ，サ，シに示
すように、クロックパルスの１周期分，２周期分，３周
期分各々遅延されることとなる。更に、信号ＷＩＮは、
切り出し回路２２に入力されるので、図３スに示すよう
に、信号ＷＩＮの立ち上がり及び立ち下がりに同期し
て、クロックパルスＣＬＫの１周期期間のみＨレベルに
なる信号ＬＯＡＤが出力される。そして、Ｄフリップフ
ロップ９はこの信号ＬＯＡＤの立ち上がりに応じてその
時の入力信号を取り込むので、図３カに示すように、立
ち上がり時に有効画素領域の開始データＤ１が取り込ま
れ、次の立ち上がりまでその開始データＤ１はＤフリッ
プフロップ９に保持される。次の立ち上がり時は有効画
素領域の最終部分で起こるので、この時点で、最終デー
タＤｎがＤフリップフロップ９に取り込まれて保持され
る。
【００１２】この実施例では、３タップの例を示すの
で、第２タップの出力Ｔ２を中心に考えれば、この出力
Ｔ２が開始データＤ１であるときは、図３ウ，エ，オの
斜線で示すように、出力Ｔ１は１クロック後のＤ２であ
るが、出力Ｔ３には開始データＤ１より１クロック前の
無効データＸＸが含まれることとなる。また、出力Ｔ２
が終了データＤｎであるときは、図３ウ，エ，オの斜線
で示すように、出力Ｔ３は１クロック前のＤｎ-1である
が、出力Ｔ１には終了データより１クロック後の無効デ
ータＸＸが含まれることとなる。
で、第２タップの出力Ｔ２を中心に考えれば、この出力
Ｔ２が開始データＤ１であるときは、図３ウ，エ，オの
斜線で示すように、出力Ｔ１は１クロック後のＤ２であ
るが、出力Ｔ３には開始データＤ１より１クロック前の
無効データＸＸが含まれることとなる。また、出力Ｔ２
が終了データＤｎであるときは、図３ウ，エ，オの斜線
で示すように、出力Ｔ３は１クロック前のＤｎ-1である
が、出力Ｔ１には終了データより１クロック後の無効デ
ータＸＸが含まれることとなる。
【００１３】従って、従来ではこのような無効データを
含んだままフィルタリング処理が行われていた。ところ
が、本実施例では、スイッチ１０，１１，１２により、
切り替え用の信号Ｗ１，Ｗ２，Ｗ３がＬレベルであると
きは、出力Ｔ１，Ｔ２，Ｔ３が選択されてＴＰ１，ＴＰ
２，ＴＰ３からそのまま出力されるが、信号Ｗ１，Ｗ
２，Ｗ３がＨレベルになると、出力Ｔ１，Ｔ２，Ｔ３の
代わりにＤフリップフロップ９の出力ＤＴが選択されて
ＴＰ１，ＴＰ２，ＴＰ３から出力されるよう構成されて
いる。
含んだままフィルタリング処理が行われていた。ところ
が、本実施例では、スイッチ１０，１１，１２により、
切り替え用の信号Ｗ１，Ｗ２，Ｗ３がＬレベルであると
きは、出力Ｔ１，Ｔ２，Ｔ３が選択されてＴＰ１，ＴＰ
２，ＴＰ３からそのまま出力されるが、信号Ｗ１，Ｗ
２，Ｗ３がＨレベルになると、出力Ｔ１，Ｔ２，Ｔ３の
代わりにＤフリップフロップ９の出力ＤＴが選択されて
ＴＰ１，ＴＰ２，ＴＰ３から出力されるよう構成されて
いる。
【００１４】従って、図３セ，ソ，タの斜線で示す有効
データの開始部分では、ＴＰ１，ＴＰ２には、スイッチ
１０，１１を介してＴ１のデータＤ２，Ｔ２のデータＤ
１がそのまま出力されるが、ＴＰ３にはスイッチ１２を
介してＤＴに保持されている開始データＤ１が出力さ
れ、無効データＸＸは出力されない。また、有効データ
の終了部分では、 ＴＰ３，ＴＰ２には、スイッチ１
２，１１を介してＴ３のデータＤｎ-1，Ｔ２のデータＤ
ｎがそのまま出力されるが、ＴＰ１にはスイッチ１０を
介してＤＴに保持されている終了データＤｎが出力さ
れ、無効データＸＸは出力されない。
データの開始部分では、ＴＰ１，ＴＰ２には、スイッチ
１０，１１を介してＴ１のデータＤ２，Ｔ２のデータＤ
１がそのまま出力されるが、ＴＰ３にはスイッチ１２を
介してＤＴに保持されている開始データＤ１が出力さ
れ、無効データＸＸは出力されない。また、有効データ
の終了部分では、 ＴＰ３，ＴＰ２には、スイッチ１
２，１１を介してＴ３のデータＤｎ-1，Ｔ２のデータＤ
ｎがそのまま出力されるが、ＴＰ１にはスイッチ１０を
介してＤＴに保持されている終了データＤｎが出力さ
れ、無効データＸＸは出力されない。
【００１５】このように、有効領域の開始及び終了の端
部では、端部のデータが重複して使用させることとな
り、無効データの混入が阻止される。以上説明した実施
例は、３タップのデジタルフィルタであったがタップ数
がこれより多いデジタルフィルタにも適用できることは
言うまでもなく、タップ数が多いほど本発明の効果は大
きくなる。又、ＦＩＲ型だけでなくＩＩＲ型等の異なる
デジタルフィルタにも当然適用可能である。
部では、端部のデータが重複して使用させることとな
り、無効データの混入が阻止される。以上説明した実施
例は、３タップのデジタルフィルタであったがタップ数
がこれより多いデジタルフィルタにも適用できることは
言うまでもなく、タップ数が多いほど本発明の効果は大
きくなる。又、ＦＩＲ型だけでなくＩＩＲ型等の異なる
デジタルフィルタにも当然適用可能である。
【００１６】
【発明の効果】本発明によれば、信号の開始及び終了と
いう端部においては、遅延要素の出力の代わりに最端部
のデータが重複して用いられるようになるので、端部の
前後の無効データを含まない処理を行え、従って、より
高品質な信号処理を実現できる。
いう端部においては、遅延要素の出力の代わりに最端部
のデータが重複して用いられるようになるので、端部の
前後の無効データを含まない処理を行え、従って、より
高品質な信号処理を実現できる。
【図１】本発明の実施例の構成を示す回路図である。
【図２】図１の詳細を示す詳細回路図である。
【図３】実施例の動作を説明するためのタイミングチャ
ートである。
ートである。
１ 第１遅延回路 ２，３，４，６，７，８，９，２０，２３ Ｄフリップ
フロップ ５ 第２遅延回路 １０，１１，１２ スイッチ ２１ ＯＲゲート ２２ 切り出し回路 ２４ Ｅ−ＮＯＲゲート
フロップ ５ 第２遅延回路 １０，１１，１２ スイッチ ２１ ＯＲゲート ２２ 切り出し回路 ２４ Ｅ−ＮＯＲゲート
Claims (2)
- 【請求項１】 入力信号をクロック信号に同期して順次
遅延させる複数段の遅延要素より成る第１の遅延手段
と、データの有効領域を示す有効領域信号を前記クロッ
ク信号に同期して順次遅延させる複数段の遅延要素より
成る第２の遅延手段と、前記有効領域信号の立ち上がり
もしくは立ち下がりに同期したデータロード信号に応じ
て前記入力信号を取り込むデータ取り込み手段と、前記
遅延手段の各段の遅延要素の出力を各々一端に入力し、
他端に前記取り込み手段の出力を入力し、前記第２遅延
手段の対応する段の遅延要素の出力によりいずれか一方
の入力を選択的に出力する複数のスイッチ手段とを備え
たことを特徴とするデジタルフィルタ。 - 【請求項２】 前記有効領域信号は、表示装置における
有効画素領域を示す信号であることを特徴とする請求項
１記載のデジタルフィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6277691A JP2760756B2 (ja) | 1994-11-11 | 1994-11-11 | デジタルフィルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6277691A JP2760756B2 (ja) | 1994-11-11 | 1994-11-11 | デジタルフィルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08138045A true JPH08138045A (ja) | 1996-05-31 |
| JP2760756B2 JP2760756B2 (ja) | 1998-06-04 |
Family
ID=17586965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6277691A Expired - Fee Related JP2760756B2 (ja) | 1994-11-11 | 1994-11-11 | デジタルフィルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2760756B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8786736B2 (en) | 2010-11-30 | 2014-07-22 | Canon Kabushiki Kaisha | Image processing apparatus and method capable of suppressing image quality deterioration, and storage medium |
| US8994783B2 (en) | 2010-11-30 | 2015-03-31 | Canon Kabushiki Kaisha | Image pickup apparatus that automatically determines shooting mode most suitable for shooting scene, control method therefor, and storage medium |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03251966A (ja) * | 1990-03-01 | 1991-11-11 | Hitachi Ltd | データ処理装置、画像処理装置、シフトレジスタ回路、ルックアップテーブル回路、演算回路、画像処理システム |
| JPH05210735A (ja) * | 1991-10-31 | 1993-08-20 | Kawasaki Steel Corp | ２次元空間フィルタ回路 |
-
1994
- 1994-11-11 JP JP6277691A patent/JP2760756B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03251966A (ja) * | 1990-03-01 | 1991-11-11 | Hitachi Ltd | データ処理装置、画像処理装置、シフトレジスタ回路、ルックアップテーブル回路、演算回路、画像処理システム |
| JPH05210735A (ja) * | 1991-10-31 | 1993-08-20 | Kawasaki Steel Corp | ２次元空間フィルタ回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8786736B2 (en) | 2010-11-30 | 2014-07-22 | Canon Kabushiki Kaisha | Image processing apparatus and method capable of suppressing image quality deterioration, and storage medium |
| US8994783B2 (en) | 2010-11-30 | 2015-03-31 | Canon Kabushiki Kaisha | Image pickup apparatus that automatically determines shooting mode most suitable for shooting scene, control method therefor, and storage medium |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2760756B2 (ja) | 1998-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020049798A1 (en) | Adder-saving implementation of digital interpolation/decimation fir filter | |
| US5381354A (en) | Digital filtering of blocks of data values with symmetric data extension at edges of the blocks | |
| JP2002158561A (ja) | Ｆｉｒフィルタ及びそのデータ処理方法 | |
| AU724637B2 (en) | Decimation method and decimation filter | |
| US6163787A (en) | Facility for reducing a data rate | |
| JPH08138045A (ja) | デジタルフィルタ | |
| JPH0834407B2 (ja) | 入力加重形トランスバーサルフィルタ | |
| JPH05327409A (ja) | レート変換方法及びその変換回路 | |
| JP2006093884A (ja) | フィルタ装置 | |
| JP2513218B2 (ja) | Ｆｉｒデイジタルフイルタ | |
| JPH06181424A (ja) | ディジタルフィルタシステム | |
| JP2590910B2 (ja) | デイジタルフイルタ | |
| JPH08172343A (ja) | Ｉｉｒ型ディジタルフィルタの構成方法 | |
| US5959698A (en) | Poly phase filter for dot sequential color difference signal conversion | |
| JP2000004147A (ja) | ノイズ除去装置およびノイズ除去方法、並びに記録媒体 | |
| JPH04176268A (ja) | フィルタ回路 | |
| JP2870242B2 (ja) | 競合形同期保護回路 | |
| JP2004128858A (ja) | Ｆｉｒデジタルフィルタ | |
| JPH06132791A (ja) | ノイズ除去回路 | |
| JPH04137816A (ja) | 雑音除去回路 | |
| JPH05219413A (ja) | デジタルフィルタ | |
| JPS61107808A (ja) | デイジタルフイルタ | |
| JPH0432371A (ja) | 同期信号検出回路 | |
| JP3352558B2 (ja) | 信号処理装置 | |
| SU1187176A1 (ru) | Устройство дл реализации быстрого преобразовани Хаара |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090320 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090320 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100320 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |