JPH08137928A - 電子回路設計支援装置 - Google Patents
電子回路設計支援装置Info
- Publication number
- JPH08137928A JPH08137928A JP6272349A JP27234994A JPH08137928A JP H08137928 A JPH08137928 A JP H08137928A JP 6272349 A JP6272349 A JP 6272349A JP 27234994 A JP27234994 A JP 27234994A JP H08137928 A JPH08137928 A JP H08137928A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- parameter
- sub
- characteristic
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 サブ回路に対する特性解析が予め行なわれな
くても、このサブ回路を用いた回路合成が容易で、サブ
回路に異なる回路を用いて電子回路を効率良く生成する
ことを可能にする。 【構成】 生成しようとする回路の回路仕様と、サブ回
路に対して仮定された特性パラメータとに基づいて回路
の回路パラメータを計算するパラメータ仮計算手段４
と、このパラメータ仮計算手段によって計算された回路
パラメータを少なくとも含む中間回路データを記憶する
中間回路データ記憶手段５と、サブ回路のトポロジーお
よび回路パラメータに基づいてサブ回路の特性パラメー
タを計算するサブ回路特性計算手段９と、中間回路デー
タとサブ回路特性計算によって計算された特性パラメー
タに基づいて回路パラメータを再計算するパラメータ再
計算手段７と、を備えていることを特徴とする。
くても、このサブ回路を用いた回路合成が容易で、サブ
回路に異なる回路を用いて電子回路を効率良く生成する
ことを可能にする。 【構成】 生成しようとする回路の回路仕様と、サブ回
路に対して仮定された特性パラメータとに基づいて回路
の回路パラメータを計算するパラメータ仮計算手段４
と、このパラメータ仮計算手段によって計算された回路
パラメータを少なくとも含む中間回路データを記憶する
中間回路データ記憶手段５と、サブ回路のトポロジーお
よび回路パラメータに基づいてサブ回路の特性パラメー
タを計算するサブ回路特性計算手段９と、中間回路デー
タとサブ回路特性計算によって計算された特性パラメー
タに基づいて回路パラメータを再計算するパラメータ再
計算手段７と、を備えていることを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は電子回路、特にアナログ
回路の設計資産（設計済の回路及び設計手順）を有効利
用することのできる電子回路設計支援装置に関する。
回路の設計資産（設計済の回路及び設計手順）を有効利
用することのできる電子回路設計支援装置に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】近
年、回路規模の増大や設計期間の短縮要求により、設計
資産（設計済の回路及び設計手順）を有効に利用するこ
とが重要になってきている。しかしアナログ回路はディ
ジタル回路に比べて、回路仕様や設計手法が多様であ
り、設計資産の有効利用が進んでいない。
年、回路規模の増大や設計期間の短縮要求により、設計
資産（設計済の回路及び設計手順）を有効に利用するこ
とが重要になってきている。しかしアナログ回路はディ
ジタル回路に比べて、回路仕様や設計手法が多様であ
り、設計資産の有効利用が進んでいない。
【０００３】近年、設計資産の有効利用の１つの手段と
してアナログ回路の自動合成が注目されている。アナロ
グ回路合成システムの１つＯＡＳＹＳ（R.Harjani,et a
l. :0OASYS:A Framework for Analong Circuit Synthes
is,"IEEE Trans.Computer -Aided Design,vol.8,Dec.19
89,pp.1247-1266.)は、回路を階層的に表現し、トップ
ダウンに合成を行っている。回路の階層的な表現は、回
路データをコンパクトにし、多くの回路構成に対応でき
る利点がある。
してアナログ回路の自動合成が注目されている。アナロ
グ回路合成システムの１つＯＡＳＹＳ（R.Harjani,et a
l. :0OASYS:A Framework for Analong Circuit Synthes
is,"IEEE Trans.Computer -Aided Design,vol.8,Dec.19
89,pp.1247-1266.)は、回路を階層的に表現し、トップ
ダウンに合成を行っている。回路の階層的な表現は、回
路データをコンパクトにし、多くの回路構成に対応でき
る利点がある。
【０００４】しかし、アナログの回路の場合、上位の回
路と下位の回路（サブ回路）が密接に関連しているた
め、単純なトップダウン設計では十分な設計ができな
い。そこで、ＯＡＳＹＳでは、下位の回路設計に失敗し
た場合、上位の階層に戻って設計を再実行する方法を取
っているが、回路仕様が厳しい場合、再実行の回数が増
加し、効率が悪いという問題点があった。さらに、トッ
プダウンの合成手法では、回路仕様をサブ回路の仕様に
展開し、その仕様を満たすようにサブ回路を実現するこ
とを試みるため、サブ回路に既に設計済みの回路を利用
しようとする場合、仮に人手設計であれば、上位の階層
の回路パラメータで調整可能な場合でも、合成システム
では、設計済みの回路の特性と上位階層から展開された
仕様が合わないために、利用できないという問題点があ
った。
路と下位の回路（サブ回路）が密接に関連しているた
め、単純なトップダウン設計では十分な設計ができな
い。そこで、ＯＡＳＹＳでは、下位の回路設計に失敗し
た場合、上位の階層に戻って設計を再実行する方法を取
っているが、回路仕様が厳しい場合、再実行の回数が増
加し、効率が悪いという問題点があった。さらに、トッ
プダウンの合成手法では、回路仕様をサブ回路の仕様に
展開し、その仕様を満たすようにサブ回路を実現するこ
とを試みるため、サブ回路に既に設計済みの回路を利用
しようとする場合、仮に人手設計であれば、上位の階層
の回路パラメータで調整可能な場合でも、合成システム
では、設計済みの回路の特性と上位階層から展開された
仕様が合わないために、利用できないという問題点があ
った。
【０００５】この問題点に対して、発明者は下位の回路
トポロジー選択を早い段階で行ない、選択された回路ト
ポロジーの情報を用いて、より適切な回路パラメータを
決定する方法を提案している（特願平3-130080号参
照）。この方法を用いると、サブ回路の特性情報が上位
階層に反映されるため、上記の問題を回避できる。
トポロジー選択を早い段階で行ない、選択された回路ト
ポロジーの情報を用いて、より適切な回路パラメータを
決定する方法を提案している（特願平3-130080号参
照）。この方法を用いると、サブ回路の特性情報が上位
階層に反映されるため、上記の問題を回避できる。
【０００６】ところが、この方法ではサブ回路の特性情
報を、回路シミュレーション実行あるいは人手による回
路解析等によりあらかじめ求め、システムが利用可能な
形式で記述する必要があった。これは、回路設計者に対
する負担を増加させるという問題点があった。
報を、回路シミュレーション実行あるいは人手による回
路解析等によりあらかじめ求め、システムが利用可能な
形式で記述する必要があった。これは、回路設計者に対
する負担を増加させるという問題点があった。
【０００７】また、アナログ回路設計においては、サブ
回路に異なる回路を入れ換えながら回路全体の特性評価
を行ないたいという要求があるが、従来の回路合成シス
テムでは、回路仕様入力から実行しなければならないた
め、要求に十分答えることができないという問題点があ
った。
回路に異なる回路を入れ換えながら回路全体の特性評価
を行ないたいという要求があるが、従来の回路合成シス
テムでは、回路仕様入力から実行しなければならないた
め、要求に十分答えることができないという問題点があ
った。
【０００８】本発明はかかる問題点に鑑みなされたもの
で、サブ回路に対する特性解析があらかじめ行なわれな
くても、そのサブ回路を用いた回路合成が容易で、サブ
回路に異なる回路を用いて回路を効率良く生成できる電
子回路設計支援装置を提供することを目的とする。
で、サブ回路に対する特性解析があらかじめ行なわれな
くても、そのサブ回路を用いた回路合成が容易で、サブ
回路に異なる回路を用いて回路を効率良く生成できる電
子回路設計支援装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明による電子回路設
計支援装置は、生成しようとする回路の回路仕様と、サ
ブ回路に対して仮定された特性パラメータとに基づいて
前記回路の回路パラメータを計算するパラメータ仮計算
手段と、このパラメータ仮計算手段によって計算された
回路パラメータを少なくとも含む中間回路データを記憶
する中間回路データ記憶手段と、前記サブ回路のトポロ
ジーおよび前記回路パラメータに基づいて前記サブ回路
の特性パラメータを計算するサブ回路特性計算手段と、
前記中間回路データと前記サブ回路特性計算によって計
算された特性パラメータに基づいて回路パラメータを再
計算するパラメータ再計算手段と、を備えていることを
特徴とする。
計支援装置は、生成しようとする回路の回路仕様と、サ
ブ回路に対して仮定された特性パラメータとに基づいて
前記回路の回路パラメータを計算するパラメータ仮計算
手段と、このパラメータ仮計算手段によって計算された
回路パラメータを少なくとも含む中間回路データを記憶
する中間回路データ記憶手段と、前記サブ回路のトポロ
ジーおよび前記回路パラメータに基づいて前記サブ回路
の特性パラメータを計算するサブ回路特性計算手段と、
前記中間回路データと前記サブ回路特性計算によって計
算された特性パラメータに基づいて回路パラメータを再
計算するパラメータ再計算手段と、を備えていることを
特徴とする。
【００１０】
【作用】このように構成された本発明による電子回路支
援装置によれば、サブ回路が設計されていない状態にお
いても、パラメータ仮計算手段によって回路パラメータ
を計算することができ、計算された回路パラメータは、
中間回路データの一部として中間回路データ記憶手段に
格納される。この格納された回路データはサブ回路の実
現する回路トポロジーにかかわらず、後に実行されるパ
ラメータ再計算手段の入力情報として利用される。
援装置によれば、サブ回路が設計されていない状態にお
いても、パラメータ仮計算手段によって回路パラメータ
を計算することができ、計算された回路パラメータは、
中間回路データの一部として中間回路データ記憶手段に
格納される。この格納された回路データはサブ回路の実
現する回路トポロジーにかかわらず、後に実行されるパ
ラメータ再計算手段の入力情報として利用される。
【００１１】更にパラメータ仮計算手段により計算され
た回路パラメータが中間回路データ記憶手段に格納され
た時点で、回路生成の実行を中段することができ、この
時点を回路生成の第２の開始点として回路生成の開始が
可能となり、ユーザは異なる構成のサブ回路に対する回
路生成を第２の開始点から実行することができる。
た回路パラメータが中間回路データ記憶手段に格納され
た時点で、回路生成の実行を中段することができ、この
時点を回路生成の第２の開始点として回路生成の開始が
可能となり、ユーザは異なる構成のサブ回路に対する回
路生成を第２の開始点から実行することができる。
【００１２】またサブ回路が決定されると、パラメータ
再計算手段が実行可能となる。パラメータ再計算手段は
サブ回路特性計算手段を用いてサブ回路の特性を計算す
ることができるため、サブ回路の特性を予め求めておく
必要がなくなり、正確な回路パラメータを決定すること
ができる。
再計算手段が実行可能となる。パラメータ再計算手段は
サブ回路特性計算手段を用いてサブ回路の特性を計算す
ることができるため、サブ回路の特性を予め求めておく
必要がなくなり、正確な回路パラメータを決定すること
ができる。
【００１３】
【実施例】本発明による電子回路設計支援装置１（以
下、単に支援装置１という）の構成を図１に示す。この
実施例の支援装置１は入力手段２と、回路トポロジー記
憶手段３と、回路トポロジー決定手段３′と、パラメー
タ仮計算手段４と、中間回路データ記憶手段５と、回路
ライブラリ６と、パラメータ再計算手段７と、回路シミ
ュレータ８と、サブ回路特性計算手段９とを備えてい
る。
下、単に支援装置１という）の構成を図１に示す。この
実施例の支援装置１は入力手段２と、回路トポロジー記
憶手段３と、回路トポロジー決定手段３′と、パラメー
タ仮計算手段４と、中間回路データ記憶手段５と、回路
ライブラリ６と、パラメータ再計算手段７と、回路シミ
ュレータ８と、サブ回路特性計算手段９とを備えてい
る。
【００１４】入力手段２はユーザー、すなわち設計者ま
たはオペレータが支援装置１にデータを入力するのに用
いられる。回路トポロジー記憶手段３は回路トポロジー
（接続情報）や素子値決定手段等のデータを記憶する。
回路トポロジー決定手段３′は回路トポロジー記憶手段
３のデータと入力手段２を介して入力された回路仕様１
１（生成しようとする回路の仕様）から生成しようとす
る回路のトポロジーを決定する。パラメータ仮計算手段
４は回路仕様１１と、生成しようとする回路に含まれる
サブ回路に対する仮の特性パラメータとに基づいて、回
路パラメータおよび回路の満足すべき特性の制約条件等
を計算する。中間回路データ記憶手段５はパラメータ仮
計算手段４によって計算された回路パラメータおよび特
性の制約条件を含む、中間回路のデータが記憶される。
回路ライブラリ６はマクロモデルあるいは既存の回路が
収納されている。パラメータ再計算手段７は、中間回路
データ記憶手段５に格納されている回路データや、回路
ライブラリ６に格納されているマクロモデルあるいは既
存の回路に基づいて、パラメータ仮計算手段４で求めた
回路パラメータを正確に計算する。サブ回路特性計算手
段９はパラメータ再計算手段７において回路パラメータ
を計算する過程で必要となったサブ回路の特性を計算す
る。このサブ回路特性計算手段９はオブジェクト指向に
基づいて構築することが可能である。例えば、回路機能
のクラス毎に特性計算の方法を定義しておき、この回路
機能のクラスにたいしてサブ回路のデータと所望の特性
を与えることで、特性パラメータを得ることが可能であ
る。また、特性計算には回路シミュレータ８を用いるこ
とや、既に回路解析の行なわれている回路については、
各特性パラメータに対する計算式を用意しておき、それ
を評価すること等が考えられる。
たはオペレータが支援装置１にデータを入力するのに用
いられる。回路トポロジー記憶手段３は回路トポロジー
（接続情報）や素子値決定手段等のデータを記憶する。
回路トポロジー決定手段３′は回路トポロジー記憶手段
３のデータと入力手段２を介して入力された回路仕様１
１（生成しようとする回路の仕様）から生成しようとす
る回路のトポロジーを決定する。パラメータ仮計算手段
４は回路仕様１１と、生成しようとする回路に含まれる
サブ回路に対する仮の特性パラメータとに基づいて、回
路パラメータおよび回路の満足すべき特性の制約条件等
を計算する。中間回路データ記憶手段５はパラメータ仮
計算手段４によって計算された回路パラメータおよび特
性の制約条件を含む、中間回路のデータが記憶される。
回路ライブラリ６はマクロモデルあるいは既存の回路が
収納されている。パラメータ再計算手段７は、中間回路
データ記憶手段５に格納されている回路データや、回路
ライブラリ６に格納されているマクロモデルあるいは既
存の回路に基づいて、パラメータ仮計算手段４で求めた
回路パラメータを正確に計算する。サブ回路特性計算手
段９はパラメータ再計算手段７において回路パラメータ
を計算する過程で必要となったサブ回路の特性を計算す
る。このサブ回路特性計算手段９はオブジェクト指向に
基づいて構築することが可能である。例えば、回路機能
のクラス毎に特性計算の方法を定義しておき、この回路
機能のクラスにたいしてサブ回路のデータと所望の特性
を与えることで、特性パラメータを得ることが可能であ
る。また、特性計算には回路シミュレータ８を用いるこ
とや、既に回路解析の行なわれている回路については、
各特性パラメータに対する計算式を用意しておき、それ
を評価すること等が考えられる。
【００１５】次に本実施例の動作を図２に示すフローチ
ャートを参照して説明する。まず、ユーザ（設計者また
はオペレータ）から与えられた回路仕様１１を入力手段
２を用いて入力する（図２のステップＦ２１参照）。そ
して回路トポロジー決定手段３′においてこの回路仕様
に基づいて回路トポロジー記憶手段３に格納されている
回路トポロジーが選択される（ステップＦ２２参照）。
この選択には、ルールベース等を用いた自動選択やユー
ザ指定による方法が考えられる。次に、選択された回路
トポロジーに対して回路パラメータを決定する作業が続
くが、選択した回路トポロジーがサブ回路を含んでいる
場合、サブ回路の特性パラメータが決定されないと正確
な回路パラメータを計算することは困難である。そこ
で、サブ回路の特性パラメータに適当な値を与えて、パ
ラメータ仮計算手段４によって回路パラメータの値を計
算する（ステップＦ２３，Ｆ２４，Ｆ２５参照）。サブ
回路の特性パラメータを与える値としては、例えば、図
５に示すようなＧｍ−ＣフィルタのＧＭアンプ８のＧＭ
値を１と仮定するといった標準的な値を用いたり、ある
いは、特性パラメータに変数を与える場合、パラメータ
仮計算手段４によって得られる回路パラメータはその変
数を含む式あるいは回路パラメータ自身も変数とした、
連立方程式で表わされる。回路パラメータを、変数を含
む式あるいは連立方程式で与える場合、回路トポロジー
が固定している回路に対しては、あらかじめ与えておく
ことも可能であるが、その場合回路仕様もパラメータ化
される必要があるため、フィルタ回路のように、次数等
によって、回路トポロジーが変化する回路においては容
易ではない。これに対し、本実施例においては、回路仕
様は固定された値であるので、式には、回路パラメータ
とサブ回路の特性パラメータ、あるいはサブ回路の特性
パラメータ間の関係がより明確に表現されるという利点
がある。
ャートを参照して説明する。まず、ユーザ（設計者また
はオペレータ）から与えられた回路仕様１１を入力手段
２を用いて入力する（図２のステップＦ２１参照）。そ
して回路トポロジー決定手段３′においてこの回路仕様
に基づいて回路トポロジー記憶手段３に格納されている
回路トポロジーが選択される（ステップＦ２２参照）。
この選択には、ルールベース等を用いた自動選択やユー
ザ指定による方法が考えられる。次に、選択された回路
トポロジーに対して回路パラメータを決定する作業が続
くが、選択した回路トポロジーがサブ回路を含んでいる
場合、サブ回路の特性パラメータが決定されないと正確
な回路パラメータを計算することは困難である。そこ
で、サブ回路の特性パラメータに適当な値を与えて、パ
ラメータ仮計算手段４によって回路パラメータの値を計
算する（ステップＦ２３，Ｆ２４，Ｆ２５参照）。サブ
回路の特性パラメータを与える値としては、例えば、図
５に示すようなＧｍ−ＣフィルタのＧＭアンプ８のＧＭ
値を１と仮定するといった標準的な値を用いたり、ある
いは、特性パラメータに変数を与える場合、パラメータ
仮計算手段４によって得られる回路パラメータはその変
数を含む式あるいは回路パラメータ自身も変数とした、
連立方程式で表わされる。回路パラメータを、変数を含
む式あるいは連立方程式で与える場合、回路トポロジー
が固定している回路に対しては、あらかじめ与えておく
ことも可能であるが、その場合回路仕様もパラメータ化
される必要があるため、フィルタ回路のように、次数等
によって、回路トポロジーが変化する回路においては容
易ではない。これに対し、本実施例においては、回路仕
様は固定された値であるので、式には、回路パラメータ
とサブ回路の特性パラメータ、あるいはサブ回路の特性
パラメータ間の関係がより明確に表現されるという利点
がある。
【００１６】次にパラメータ仮計算手段４によって全て
の回路パラメータが計算され、その結果が中間回路デー
タ記憶手段５によって回路データの一部として保存され
た後、回路生成の手続を継続するか、中段するかの判定
が行なわれる（ステップＦ２７参照）。この判定は基本
的に入力手段２を用いてユーザによって行われる。中段
された場合、ユーザは、中断した時点の回路データを回
路図表示あるいは、サブ回路に簡易なマクロモデル等を
適用した回路シミュレーション実行などにより、回路の
確認をすることが可能である。さらに、中断している間
に、新規のサブ回路の設計を行なうことも可能となる。
回路生成を再開する場合は、中断した回路データを指定
して再開を指定する（ステップＦ２８参照）。図３に回
路生成再開時のユーザインターフェイスの例を示す。一
方、継続が指定された場合、回路データを指定する必要
はない。しかし、この時点の回路データは保存されるた
め、後でこの回路データを指定して回路生成を行なうこ
とが可能である。次に、パラメータ再計算手段７により
回路パラメータの正確な値が決定されるが、このとき、
サブ回路の実現方法について、ユーザに問い合わせが行
なわれる（ステップＦ２９参照）。この問い合わせの例
を図４に示す。図４には、選択項目として、マクロモデ
ル４２、ユーザ指定４３、自動生成４４があり、マクロ
モデルを選択した場合、サブ回路の機能に相当するパラ
メータ化されたマクロモデルが自動的に選択される。マ
クロモデルのパラメータは、パラメータ仮計算手段４で
求めたサブ回路に対する制約条件あるいはユーザ指定の
サブ回路の特性パラメータによって決定される。ユーザ
指定を選択した場合、ユーザはサブ回路に用いる回路を
指定する。自動生成を選択した場合、パラメータ仮計算
手段４によって得られたサブ回路制約条件を回路仕様と
して、ステップＦ２１〜Ｆ２５のフローと同様に実行
し、サブ回路が生成される。パラメータ再計算手段２
は、回路パラメータ計算に必要なサブ回路の特性パラメ
ータがあると、サブ回路特性計算手段９によって、必要
な値を入手する。例えばサブ回路特性計算手段９によっ
てサブ回路の特性が計算される（ステップＦ３０参
照）。そしてこの特性の判定条件の呼び出しがパラメー
タ再計算手段７によって行われ（ステップＦ３１参
照）、計算された特性がＯＫかどうかの判定が行われる
（ステップＦ３２参照）。ＯＫであればパラメータ再計
算手段７によって回路パラメータが正確に計算され（ス
テップＦ３６参照）、これにより電子回路が生成され
る。この生成された電子回路は外部の最終回路データ記
憶手段１８に記憶される。
の回路パラメータが計算され、その結果が中間回路デー
タ記憶手段５によって回路データの一部として保存され
た後、回路生成の手続を継続するか、中段するかの判定
が行なわれる（ステップＦ２７参照）。この判定は基本
的に入力手段２を用いてユーザによって行われる。中段
された場合、ユーザは、中断した時点の回路データを回
路図表示あるいは、サブ回路に簡易なマクロモデル等を
適用した回路シミュレーション実行などにより、回路の
確認をすることが可能である。さらに、中断している間
に、新規のサブ回路の設計を行なうことも可能となる。
回路生成を再開する場合は、中断した回路データを指定
して再開を指定する（ステップＦ２８参照）。図３に回
路生成再開時のユーザインターフェイスの例を示す。一
方、継続が指定された場合、回路データを指定する必要
はない。しかし、この時点の回路データは保存されるた
め、後でこの回路データを指定して回路生成を行なうこ
とが可能である。次に、パラメータ再計算手段７により
回路パラメータの正確な値が決定されるが、このとき、
サブ回路の実現方法について、ユーザに問い合わせが行
なわれる（ステップＦ２９参照）。この問い合わせの例
を図４に示す。図４には、選択項目として、マクロモデ
ル４２、ユーザ指定４３、自動生成４４があり、マクロ
モデルを選択した場合、サブ回路の機能に相当するパラ
メータ化されたマクロモデルが自動的に選択される。マ
クロモデルのパラメータは、パラメータ仮計算手段４で
求めたサブ回路に対する制約条件あるいはユーザ指定の
サブ回路の特性パラメータによって決定される。ユーザ
指定を選択した場合、ユーザはサブ回路に用いる回路を
指定する。自動生成を選択した場合、パラメータ仮計算
手段４によって得られたサブ回路制約条件を回路仕様と
して、ステップＦ２１〜Ｆ２５のフローと同様に実行
し、サブ回路が生成される。パラメータ再計算手段２
は、回路パラメータ計算に必要なサブ回路の特性パラメ
ータがあると、サブ回路特性計算手段９によって、必要
な値を入手する。例えばサブ回路特性計算手段９によっ
てサブ回路の特性が計算される（ステップＦ３０参
照）。そしてこの特性の判定条件の呼び出しがパラメー
タ再計算手段７によって行われ（ステップＦ３１参
照）、計算された特性がＯＫかどうかの判定が行われる
（ステップＦ３２参照）。ＯＫであればパラメータ再計
算手段７によって回路パラメータが正確に計算され（ス
テップＦ３６参照）、これにより電子回路が生成され
る。この生成された電子回路は外部の最終回路データ記
憶手段１８に記憶される。
【００１７】一方、判定がＯＫでない場合にはエラーメ
ッセージがユーザインタフェイス（図示せず）に表示さ
れ（ステップＦ３３参照）、電子回路の生成を継続する
かどうかユーザに問合せられる（ステップＦ３４参
照）。継続する場合はステップＦ３６に進み回路パラメ
ータの正確な計算が行われる。継続しない場合はステッ
プＦ３５に進み、中間回路データ記憶手段５に格納され
ている中間回路が他にあるかどうか判定される。他にあ
る場合はステップＦ２８に進み他の中間回路が指定さ
れ、上述のステップが繰り返えされる。他の中間回路が
ない場合はステップＦ２２に進み、上述のステップが繰
り返えされる。
ッセージがユーザインタフェイス（図示せず）に表示さ
れ（ステップＦ３３参照）、電子回路の生成を継続する
かどうかユーザに問合せられる（ステップＦ３４参
照）。継続する場合はステップＦ３６に進み回路パラメ
ータの正確な計算が行われる。継続しない場合はステッ
プＦ３５に進み、中間回路データ記憶手段５に格納され
ている中間回路が他にあるかどうか判定される。他にあ
る場合はステップＦ２８に進み他の中間回路が指定さ
れ、上述のステップが繰り返えされる。他の中間回路が
ない場合はステップＦ２２に進み、上述のステップが繰
り返えされる。
【００１８】以上述べたように、回路パラメータ決定段
階を、パラメータ仮計算手段４とパラメータ再計算手段
７を用いて２つに分割することにより、回路生成の中間
回路データが生成されるので、サブ回路が決定されてい
ない段階においても、上位レベルの回路生成を行うこと
ができる。また、その中間回路データを第２の回路生成
開始点として用いることによって、サブ回路を様々な回
路で実現した回路を容易に生成できるため、従来の回路
作成・編集に要した時間および編集時に混入する誤りを
大幅に低減させることができる。
階を、パラメータ仮計算手段４とパラメータ再計算手段
７を用いて２つに分割することにより、回路生成の中間
回路データが生成されるので、サブ回路が決定されてい
ない段階においても、上位レベルの回路生成を行うこと
ができる。また、その中間回路データを第２の回路生成
開始点として用いることによって、サブ回路を様々な回
路で実現した回路を容易に生成できるため、従来の回路
作成・編集に要した時間および編集時に混入する誤りを
大幅に低減させることができる。
【００１９】さらに、サブ回路特性計算手段９を具備す
ることにより、サブ回路の特性をあらかじめ、解析する
必要がなくなり、新規に設計した回路をサブ回路として
組み込むことが容易になると同時に、その回路がサブ回
路として適当かどうか判別することができる。
ることにより、サブ回路の特性をあらかじめ、解析する
必要がなくなり、新規に設計した回路をサブ回路として
組み込むことが容易になると同時に、その回路がサブ回
路として適当かどうか判別することができる。
【００２０】また、パラメータ仮計算手段４において、
サブ回路の特性パラメータに変数を用いた場合、回路パ
ラメータはその変数を含む式あるいは方程式群として表
現されるため、サブ回路の特性パラメータと回路パラメ
ータの関係ユーザが把握する上で有効であり、パラメー
タ再計算手段７の実現が容易になるという利点がある。
サブ回路の特性パラメータに変数を用いた場合、回路パ
ラメータはその変数を含む式あるいは方程式群として表
現されるため、サブ回路の特性パラメータと回路パラメ
ータの関係ユーザが把握する上で有効であり、パラメー
タ再計算手段７の実現が容易になるという利点がある。
【００２１】
【発明の効果】以上述べたのように、本発明によれば、
サブ回路に対する特性解析があらかじめ行われなくて
も、そのサブ回路を用いた回路合成が容易で、サブ回路
に異なる回路を用いた回路を効率良く生成することがで
きる。
サブ回路に対する特性解析があらかじめ行われなくて
も、そのサブ回路を用いた回路合成が容易で、サブ回路
に異なる回路を用いた回路を効率良く生成することがで
きる。
【図１】本発明による電子回路設計支援装置の一実施例
の構成を示すブロック図。
の構成を示すブロック図。
【図２】実施例の動作を説明するフローチャート。
【図３】回路生成再開時のユーザインターフェースの例
を示す模式図。
を示す模式図。
【図４】サブ回路実現時のユーザインターフェースの例
を示す模式図。
を示す模式図。
【図５】Ｇｍ−Ｃフィルタの構成を示す回路図。
１ 電子回路設計支援装置 ２ 入力手段 ３ 回路トポロジー記憶手段 ３′ 回路トポロジー決定手段 ４ パラメータ仮計算手段 ５ 中間回路データ記憶手段 ６ 回路ライブラリ ７ パラメータ再計算手段 ８ 回路シミュレータ ９ サブ回路特性計算手段 １１ 回路仕様
Claims (4)
- 【請求項１】生成しようとする回路の回路仕様と、サブ
回路に対して仮定された特性パラメータとに基づいて前
記回路の回路パラメータを計算するパラメータ仮計算手
段と、 このパラメータ仮計算手段によって計算された回路パラ
メータを少なくとも含む中間回路データを記憶する中間
回路データ記憶手段と、 前記サブ回路のトポロジーおよび前記回路パラメータに
基づいて前記サブ回路の特性パラメータを計算するサブ
回路特性計算手段と、 前記中間回路データと前記サブ回路特性計算によって計
算された特性パラメータに基づいて回路パラメータを再
計算するパラメータ再計算手段と、 を備えていることを特徴とする電子回路支援装置。 - 【請求項２】前記パラメータ仮計算手段はサブ回路が満
足すべき特性の制約条件を生成し、回路データとして前
記中間回路データ記憶手段に送出する特性制約条件生成
手段を含み、前記パラメータ再計算手段は、前記制約条
件を少なくとも含む回路データからサブ回路を生成する
サブ回路生成手段を含んでいることを特徴とする請求項
１記載の電子回路設計支援装置。 - 【請求項３】前記パラメータ再計算手段はサブ回路特性
計算手段によって計算されたサブ回路の特性パラメータ
が回路データに含まれるサブ回路の特性の制約条件を満
足しているかどうかを判定する判定手段を更に含んでい
ることを特徴とする請求項２記載の電子回路設計支援装
置。 - 【請求項４】前記パラメータ仮計算手段に用いられる特
性パラメータは変数であり、前記回路パラメータは前記
変数を含む式あるいは方程式群で表現されていることを
特徴とする請求項１乃至３のいずれかに記載の電子回路
設計支援装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6272349A JPH08137928A (ja) | 1994-11-07 | 1994-11-07 | 電子回路設計支援装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6272349A JPH08137928A (ja) | 1994-11-07 | 1994-11-07 | 電子回路設計支援装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08137928A true JPH08137928A (ja) | 1996-05-31 |
Family
ID=17512648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6272349A Pending JPH08137928A (ja) | 1994-11-07 | 1994-11-07 | 電子回路設計支援装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08137928A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002152994A (ja) * | 2000-09-21 | 2002-05-24 | Abb Power Automation Ag | 電気開閉器アセンブリ用の制御システムの形成方法 |
| JP2020160754A (ja) * | 2019-03-26 | 2020-10-01 | 株式会社日立製作所 | 回路設計装置および回路設計方法 |
-
1994
- 1994-11-07 JP JP6272349A patent/JPH08137928A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002152994A (ja) * | 2000-09-21 | 2002-05-24 | Abb Power Automation Ag | 電気開閉器アセンブリ用の制御システムの形成方法 |
| JP2020160754A (ja) * | 2019-03-26 | 2020-10-01 | 株式会社日立製作所 | 回路設計装置および回路設計方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2954894B2 (ja) | 集積回路設計方法、集積回路設計のためのデータベース装置および集積回路設計支援装置 | |
| JP4464665B2 (ja) | 高速チップ管理システム | |
| EP0540487A2 (en) | System design method | |
| JPH07334551A (ja) | ハイブリッドモデル状態マシーンにおける到達可能状態を決定するための方法及び装置 | |
| JPH10207523A (ja) | 自動プログラミング装置および方法 | |
| WO2003054748A1 (en) | Circuit synthesis method using technology parameters extracting circuit | |
| JP3370605B2 (ja) | ３次元モデルの最適化装置および方法 | |
| JPH08137928A (ja) | 電子回路設計支援装置 | |
| JPH10240796A (ja) | 回路シミュレーション方法、回路シミュレーションプログラムを記録した記録媒体、および回路シミュレーション装置 | |
| JPH08153130A (ja) | 有限要素解析支援システム、有限要素解析方法とその装置 | |
| JP3905885B2 (ja) | シミュレーション方法、シミュレーションプログラム及び表示処理方法 | |
| JP3476688B2 (ja) | ネットリスト生成方法及びネットリスト生成装置 | |
| JP6511793B2 (ja) | テストケース生成プログラム、テストケース生成方法及びテストケース生成装置 | |
| JPH06266801A (ja) | フロアプランを考慮した論理合成方法 | |
| JP4245928B2 (ja) | 設計支援装置、設計支援方法、及び設計支援プログラム | |
| US7043707B2 (en) | Simulation result verification method and simulation result verification device | |
| JP2891199B2 (ja) | 設計支援装置 | |
| JPH11238655A (ja) | 半導体プロセス決定支援装置 | |
| JPH08166973A (ja) | イメージデータ管理システム | |
| JP2003272981A (ja) | 半導体シミュレーション装置および方法 | |
| JP2002312206A (ja) | 状態遷移情報検証装置及び状態遷移情報検証方法 | |
| JPH11287847A (ja) | テストパターン作成装置及び方法並びにテストパターン作成プログラムを記録した記録媒体 | |
| KR20240024586A (ko) | 인공지능 기반의 파라미터 예측 모델의 생성을 통해, 도형 이미지에 대응되는 캐드 프로그램용 파라미터를 예측할 수 있는 전자 장치 및 그 동작 방법 | |
| JP2003203171A (ja) | 商品受注システム、商品受注方法、商品受注システム用プログラム、及び商品受注システム用記録媒体 | |
| JPH0644337A (ja) | 論理回路の回路階層展開装置 |