JPH0644337A - 論理回路の回路階層展開装置 - Google Patents
論理回路の回路階層展開装置Info
- Publication number
- JPH0644337A JPH0644337A JP4102582A JP10258292A JPH0644337A JP H0644337 A JPH0644337 A JP H0644337A JP 4102582 A JP4102582 A JP 4102582A JP 10258292 A JP10258292 A JP 10258292A JP H0644337 A JPH0644337 A JP H0644337A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- layer
- hierarchy
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【目的】パラメータ化したライブラリをさらにパラメー
タ化したライブラリで定義し、上位と下位のパラメータ
値の関係をパラメータを用いた変数式で定義でき、階層
化したデータの扱いが簡単になる論理回路の回路階層展
開装置を提供すること。 【構成】外部から入力する変数式を解析しパラメータデ
ータＦを作成するパラメータ値生成手段２と、パラメー
タデータＦを参照しながらゲートレベル記述の一階層分
のシミュレータ用の回路データＧを生成するゲートレベ
ル一階層データ生成手段３と、回路データＧと該当する
階層が参照しているゲートレベル記述の階層展開後の回
路データＨを接続し一階層間では階層がない回路データ
Ｊに展開するゲートレベル一階層接続手段４と、回路階
層データを入力として回路階層を展開するためにパラメ
ータ値生成手段２とゲートレベル一階層データ生成手段
３とゲートレベル一階層接続手段４との制御を行う展開
接続処理制御手段１とを含む。
タ化したライブラリで定義し、上位と下位のパラメータ
値の関係をパラメータを用いた変数式で定義でき、階層
化したデータの扱いが簡単になる論理回路の回路階層展
開装置を提供すること。 【構成】外部から入力する変数式を解析しパラメータデ
ータＦを作成するパラメータ値生成手段２と、パラメー
タデータＦを参照しながらゲートレベル記述の一階層分
のシミュレータ用の回路データＧを生成するゲートレベ
ル一階層データ生成手段３と、回路データＧと該当する
階層が参照しているゲートレベル記述の階層展開後の回
路データＨを接続し一階層間では階層がない回路データ
Ｊに展開するゲートレベル一階層接続手段４と、回路階
層データを入力として回路階層を展開するためにパラメ
ータ値生成手段２とゲートレベル一階層データ生成手段
３とゲートレベル一階層接続手段４との制御を行う展開
接続処理制御手段１とを含む。
Description
【０００１】
【産業上の利用分野】本発明は論理回路の回路階層展開
装置に関し、特に階層があり、かつ、パラメータ化され
たライブラリを含む論理回路データを論理シミュレーシ
ョンするために、階層とパラメータ化されたライブラリ
を展開し、階層がない回路データに展開する論理回路の
回路階層展開装置に関する。
装置に関し、特に階層があり、かつ、パラメータ化され
たライブラリを含む論理回路データを論理シミュレーシ
ョンするために、階層とパラメータ化されたライブラリ
を展開し、階層がない回路データに展開する論理回路の
回路階層展開装置に関する。
【０００２】
【従来の技術】近年の論理回路の大規模化と複雑化にと
もない、トップダウン設計による回路を階層的に設計し
ていく手法が導入されてきた。また、大規模回路を効率
よく開発するために、より有用なライブラリを多数揃え
ることと、多数のライブラリのメンテナンスが問題にな
ってきた。そこで、必要とされるビット幅ごとにライブ
ラリを作成するのではなく、ビット幅をパラメータ化し
ておき、ライブラリは１つであるがパラメータであるビ
ット幅を変えることによって、任意のビット幅のライブ
ラリが得られるようにすることが試みられている。ま
た、回路設計には、論理ゲートの接続として記述するゲ
ートレベルと、動作に注目して、プログラミング的にハ
ードウェアの動作を記述する動作レベルの２つがあり、
この２つの記述レベルが混在して１つの回路設計データ
になっている場合もある。
もない、トップダウン設計による回路を階層的に設計し
ていく手法が導入されてきた。また、大規模回路を効率
よく開発するために、より有用なライブラリを多数揃え
ることと、多数のライブラリのメンテナンスが問題にな
ってきた。そこで、必要とされるビット幅ごとにライブ
ラリを作成するのではなく、ビット幅をパラメータ化し
ておき、ライブラリは１つであるがパラメータであるビ
ット幅を変えることによって、任意のビット幅のライブ
ラリが得られるようにすることが試みられている。ま
た、回路設計には、論理ゲートの接続として記述するゲ
ートレベルと、動作に注目して、プログラミング的にハ
ードウェアの動作を記述する動作レベルの２つがあり、
この２つの記述レベルが混在して１つの回路設計データ
になっている場合もある。
【０００３】以上述べた、これらの技術の下で使用され
ている従来の回路階層展開装置は、パラメータの値とし
て数値のみの指定を可能としていた。
ている従来の回路階層展開装置は、パラメータの値とし
て数値のみの指定を可能としていた。
【０００４】
【発明が解決しようとする課題】上述した従来の論理回
路の回路階層展開装置は、パラメータの値として数値の
みしか使用を許されていなかった。そのため、上位階層
のパラメータ値と、これを参照している下位階層のパラ
メータ値が密接な関係で結ばれていても、その関係を定
義できなかった。従って、パラメータ化されたライブラ
リを用いて、パラメータ化されたライブラリを作成した
場合、ライブラリの利用者は、直接使っているライブラ
リのパラメータ値に加えて、更に、直接には使っていな
い、使用中のライブラリ内で参照している子供のライブ
ラリのパラメータ値も与えなければ使用することができ
ないという問題点がある。
路の回路階層展開装置は、パラメータの値として数値の
みしか使用を許されていなかった。そのため、上位階層
のパラメータ値と、これを参照している下位階層のパラ
メータ値が密接な関係で結ばれていても、その関係を定
義できなかった。従って、パラメータ化されたライブラ
リを用いて、パラメータ化されたライブラリを作成した
場合、ライブラリの利用者は、直接使っているライブラ
リのパラメータ値に加えて、更に、直接には使っていな
い、使用中のライブラリ内で参照している子供のライブ
ラリのパラメータ値も与えなければ使用することができ
ないという問題点がある。
【０００５】本発明の目的は、パラメータ化したライブ
ラリをさらにパラメータ化したライブラリで定義し、上
位のパラメータ値と下位のパラメータ値の関係をパラメ
ータを用いた変数式で定義することができ階層化したデ
ータの扱いが簡単になる論理回路の回路階層展開装置を
提供することにある。
ラリをさらにパラメータ化したライブラリで定義し、上
位のパラメータ値と下位のパラメータ値の関係をパラメ
ータを用いた変数式で定義することができ階層化したデ
ータの扱いが簡単になる論理回路の回路階層展開装置を
提供することにある。
【０００６】
【課題を解決するための手段】本発明の論理回路の回路
階層展開装置は、階層を持つと共にパラメータ化された
ライブラリを参照している論理回路データを論理シミュ
レーション用の階層がない回路データに展開する論理回
路の回路階層展開装置において、パラメータ化したライ
ブラリのパラメータ値として外部から入力する変数式を
解析しパラメータデータを作成するパラメータ値生成手
段と、パラメータ化したゲートレベル記述ライブラリに
対して前記パラメータデータを参照しながらゲートレベ
ル記述の一階層分のシミュレータ用の回路データを生成
するゲートレベル一階層データ生成手段と、このゲート
レベル一階層データ生成手段の生成したゲートレベル記
述一階層分の回路データと該当する階層が参照している
ゲートレベル記述の階層展開後の回路データとを接続し
一階層間では階層がない回路データに展開するゲートレ
ベル一階層接続手段と、回路階層データを入力として回
路階層を展開するために前記パラメータ値生成手段と前
記ゲートレベル一階層データ生成手段と前記ゲートレベ
ル一階層接続手段との制御を行う展開接続処理制御手段
とを含む構成である。
階層展開装置は、階層を持つと共にパラメータ化された
ライブラリを参照している論理回路データを論理シミュ
レーション用の階層がない回路データに展開する論理回
路の回路階層展開装置において、パラメータ化したライ
ブラリのパラメータ値として外部から入力する変数式を
解析しパラメータデータを作成するパラメータ値生成手
段と、パラメータ化したゲートレベル記述ライブラリに
対して前記パラメータデータを参照しながらゲートレベ
ル記述の一階層分のシミュレータ用の回路データを生成
するゲートレベル一階層データ生成手段と、このゲート
レベル一階層データ生成手段の生成したゲートレベル記
述一階層分の回路データと該当する階層が参照している
ゲートレベル記述の階層展開後の回路データとを接続し
一階層間では階層がない回路データに展開するゲートレ
ベル一階層接続手段と、回路階層データを入力として回
路階層を展開するために前記パラメータ値生成手段と前
記ゲートレベル一階層データ生成手段と前記ゲートレベ
ル一階層接続手段との制御を行う展開接続処理制御手段
とを含む構成である。
【０００７】本発明の論理回路の回路階層展開装置は、
パラメータ化された動作レベル記述ライブラリに対して
はパラメータデータを参照しながら動作レベル記述の一
階層分のシミュレータ用の回路データを生成する動作レ
ベル一階層データ生成手段と、この動作レベル一階層デ
ータ生成手段の生成した動作レベル記述一階層分の回路
データと該当する階層が参照している動作レベル素子の
階層展開後の回路データとを接続すると共に、動作レベ
ル記述一階層分の回路データとこの階層が参照している
動作レベル記述の階層展開後の回路データとを接続し一
階層間では階層がない回路データに展開する動作レベル
一階層接続手段と、ゲートレベル記述と動作レベル記述
との間の回路データを接続する混在レベル一階層接続手
段とを含み、展開接続処理制御手段が回路階層データを
入力として回路階層を展開するためにパラメータ値生成
手段とゲートレベル一階層データ生成手段と前記動作レ
ベル一階層データ生成手段とゲートレベル一階層接続手
段と前記動作レベル一階層接続手段と前記混在レベル一
階層接続手段の制御を行ってもよい。
パラメータ化された動作レベル記述ライブラリに対して
はパラメータデータを参照しながら動作レベル記述の一
階層分のシミュレータ用の回路データを生成する動作レ
ベル一階層データ生成手段と、この動作レベル一階層デ
ータ生成手段の生成した動作レベル記述一階層分の回路
データと該当する階層が参照している動作レベル素子の
階層展開後の回路データとを接続すると共に、動作レベ
ル記述一階層分の回路データとこの階層が参照している
動作レベル記述の階層展開後の回路データとを接続し一
階層間では階層がない回路データに展開する動作レベル
一階層接続手段と、ゲートレベル記述と動作レベル記述
との間の回路データを接続する混在レベル一階層接続手
段とを含み、展開接続処理制御手段が回路階層データを
入力として回路階層を展開するためにパラメータ値生成
手段とゲートレベル一階層データ生成手段と前記動作レ
ベル一階層データ生成手段とゲートレベル一階層接続手
段と前記動作レベル一階層接続手段と前記混在レベル一
階層接続手段の制御を行ってもよい。
【０００８】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００９】図１は本発明の第１の実施例のブロック図
である。
である。
【００１０】本発明の第１の実施例の論理回路の回路階
層展開装置は、パラメータ化したライブラリのパラメー
タ値として外部から入力する変数式を解析しパラメータ
データＦを作成するパラメータ値生成手段２と、パラメ
ータデータＦを参照しながらゲートレベル記述の一階層
分のシミュレータ用の回路データＧを生成するゲートレ
ベル一階層データ生成手段３と、ゲートレベル一階層デ
ータ生成手段３の生成したゲートレベル記述一階層分の
回路データＧと該当する階層が参照しているゲートレベ
ル記述の階層展開後の回路データＨを接続し一階層間で
は階層がない回路データＪに展開するゲートレベル一階
層接続手段４と、回路階層データを入力として回路階層
を展開するためにパラメータ値生成手段２とゲートレベ
ル一階層データ生成手段３とゲートレベル一階層接続手
段４との制御を行う展開接続処理制御手段１とを含んで
構成してる。
層展開装置は、パラメータ化したライブラリのパラメー
タ値として外部から入力する変数式を解析しパラメータ
データＦを作成するパラメータ値生成手段２と、パラメ
ータデータＦを参照しながらゲートレベル記述の一階層
分のシミュレータ用の回路データＧを生成するゲートレ
ベル一階層データ生成手段３と、ゲートレベル一階層デ
ータ生成手段３の生成したゲートレベル記述一階層分の
回路データＧと該当する階層が参照しているゲートレベ
ル記述の階層展開後の回路データＨを接続し一階層間で
は階層がない回路データＪに展開するゲートレベル一階
層接続手段４と、回路階層データを入力として回路階層
を展開するためにパラメータ値生成手段２とゲートレベ
ル一階層データ生成手段３とゲートレベル一階層接続手
段４との制御を行う展開接続処理制御手段１とを含んで
構成してる。
【００１１】次に、各手段と機能の関連について述べ
る。
る。
【００１２】図２は展開接続処理制御手段の処理の流れ
図である。
図である。
【００１３】処理を開始すると、まずステップ（以下Ｓ
と記す）１１で現階層のパラメータの値を与える変数式
を解析し、パラメータデータＦに値を格納する。これ
は、パタメータ値生成手段２に指令することによって行
われる。変数式の解析では、変数の可視ルールが存在す
る。この可視ルールは、まず、対象の変数を現階層で探
し、存在していなかったら一つ上位階層に上がって探す
というものである。よって、設計階層を木で考えた場
合、葉から根にたどる経路で見つかる変数値が使われる
ことになる。この経路外で同じ変数名が存在しても、そ
の変数値は使用されない。
と記す）１１で現階層のパラメータの値を与える変数式
を解析し、パラメータデータＦに値を格納する。これ
は、パタメータ値生成手段２に指令することによって行
われる。変数式の解析では、変数の可視ルールが存在す
る。この可視ルールは、まず、対象の変数を現階層で探
し、存在していなかったら一つ上位階層に上がって探す
というものである。よって、設計階層を木で考えた場
合、葉から根にたどる経路で見つかる変数値が使われる
ことになる。この経路外で同じ変数名が存在しても、そ
の変数値は使用されない。
【００１４】次にＳ１２でパラメータデータＦを参照し
てパラメータ値を調べ、パラメータ値に基づいて現階層
の回路データＧを生成する。これは、ゲートレベル一階
層データ生成手段３に指令することにより行われる。Ｓ
１２で生成する回路データＧは、参照しているライブラ
リを含まず、プリミティブ素子の部分である。
てパラメータ値を調べ、パラメータ値に基づいて現階層
の回路データＧを生成する。これは、ゲートレベル一階
層データ生成手段３に指令することにより行われる。Ｓ
１２で生成する回路データＧは、参照しているライブラ
リを含まず、プリミティブ素子の部分である。
【００１５】Ｓ１３で処理中の現階層の一階層下が存在
するか否かを判別し、存在すればＳ１４でこの処理中の
現階層の一階層下の完全に展開された回路データＨを得
る。次にＳ１５で先にＳ１４で生成した一階層下の回路
データＨと現階層の回路データＧとをゲートレベル一階
層接続手段４に指令して接続しＳ１３に戻る。以後、現
階層の一階層下が存在する場合は、Ｓ１３からＳ１５ま
での動作を繰り返す。Ｓ１３で現階層の一階層下が存在
しないと判別すれば動作を終了する。
するか否かを判別し、存在すればＳ１４でこの処理中の
現階層の一階層下の完全に展開された回路データＨを得
る。次にＳ１５で先にＳ１４で生成した一階層下の回路
データＨと現階層の回路データＧとをゲートレベル一階
層接続手段４に指令して接続しＳ１３に戻る。以後、現
階層の一階層下が存在する場合は、Ｓ１３からＳ１５ま
での動作を繰り返す。Ｓ１３で現階層の一階層下が存在
しないと判別すれば動作を終了する。
【００１６】図３は回路データの階層化した状態を説明
する説明図である。
する説明図である。
【００１７】図３分図（Ａ）はパラメータ化されたライ
ブラリを利用して設計する回路の一例を説明する説明図
である。
ブラリを利用して設計する回路の一例を説明する説明図
である。
【００１８】今、回路１３内の、ビット幅をパラメータ
化したライブラリ１４は、ビット幅をパラメータ化した
ライブラリ１５とライブラリ１６を用いて定義してい
る。ライブラリ１４では、ビット幅はパラメータｗを用
いて、１からｗと定義している。又、ライブラリ１５
は、パラメータｍ、ｎを用いてビット幅を、ｍからｎと
定義している。また、ライブラリ１６は、パラメータ
ｓ、ｔを用いて、ｓからｔと定義している。ライブラリ
１４が参照しているライブラリ１５のパラメータは、ラ
イブラリ１４のパラメータｗを用いて、変数式ｍ＝１、
ｎ＝ｗ／２と設定している。同様に、ライブラリ１４が
参照しているライブラリ１６のパラメータは、同じくパ
ラメータｗを用いて、変数式ｓ＝ｗ／２＋１、ｔ＝ｗと
設定している。回路１３では、ライブラリ１４のパラメ
ータｗを８に設定している。
化したライブラリ１４は、ビット幅をパラメータ化した
ライブラリ１５とライブラリ１６を用いて定義してい
る。ライブラリ１４では、ビット幅はパラメータｗを用
いて、１からｗと定義している。又、ライブラリ１５
は、パラメータｍ、ｎを用いてビット幅を、ｍからｎと
定義している。また、ライブラリ１６は、パラメータ
ｓ、ｔを用いて、ｓからｔと定義している。ライブラリ
１４が参照しているライブラリ１５のパラメータは、ラ
イブラリ１４のパラメータｗを用いて、変数式ｍ＝１、
ｎ＝ｗ／２と設定している。同様に、ライブラリ１４が
参照しているライブラリ１６のパラメータは、同じくパ
ラメータｗを用いて、変数式ｓ＝ｗ／２＋１、ｔ＝ｗと
設定している。回路１３では、ライブラリ１４のパラメ
ータｗを８に設定している。
【００１９】図３分図（Ｂ）は図３分図（Ａ）の回路デ
ータの回路階層データを示したものである。
ータの回路階層データを示したものである。
【００２０】最上位の階層は回路階層１７で、回路１３
が存在している。回路階層１７の下には、回路階層１８
が存在し、ライブラリ１４がある。回路階層１８の下の
回路階層１９は、最下層であり、ライブラリ１５と１６
が存在する。
が存在している。回路階層１７の下には、回路階層１８
が存在し、ライブラリ１４がある。回路階層１８の下の
回路階層１９は、最下層であり、ライブラリ１５と１６
が存在する。
【００２１】図４は処理フローに基づいた回路データの
展開接続過程を示すブロック図である。
展開接続過程を示すブロック図である。
【００２２】展開接続処理制御手段１は、回路階層デー
タＡをもとに、処理を進めていく。まず、回路階層１７
の処理を行う。以下の処理は、図２の動作に準じている
ので同一の動作には同一のステップ番号を付与する。
タＡをもとに、処理を進めていく。まず、回路階層１７
の処理を行う。以下の処理は、図２の動作に準じている
ので同一の動作には同一のステップ番号を付与する。
【００２３】回路階層１７では、パラメータがないの
で、Ｓ１１のパラメータ値生成は何もしない。Ｓ１２で
は、ゲートレベル一階層データ生成手段３に指示Ｃを与
えて、回路階層１７に含まれるプリミティブ素子の部分
の回路データＧを生成する。次に、Ｓ１４では、回路階
層１８の処理を行う。これは、この処理フローへの再帰
呼び出しになる。回路階層１８のＳ１１’では、パラメ
ータ値生成手段２に指示Ｂを与えて、ｗ＝８としてパラ
メータデータＦに蓄える。Ｓ１２’では、ゲートレベル
一階層データ生成手段３にライブラリ１４の回路データ
を生成する指示Ｃを与える。ゲートレベル一階層データ
生成手段３は、パラメータデータＦを参照して、ｗ＝８
であることを得て、ビット幅が１から８であることを認
識し、回路階層１８のライブラリ１４のプリミティブ素
子の部分の回路データＨを生成する。Ｓ１４’でまた再
帰呼び出しになる。Ｓ１４’から起動されるＳ１１”と
Ｓ１２”では、階層１９のライブラリ１５が生成され
る。Ｓ１１”では、パラメータｍ，ｎの解釈が行われ、
階層１７でのＳ１１’が生成したｗ＝８のパラメータデ
ータを参照して、ｍ＝１、ｎ＝４としてパラメータデー
タＦに格納する。このｍ＝１、ｎ＝４を参照して、Ｓ１
２”では、ゲートレベル一階層データ生成手順３によ
り、ライブラリ１５の回路データＪが、ビット幅１から
４で生成される。ここで、階層１８のライブラリ１４の
Ｓ１５’に戻る。Ｓ１５’では、ゲートレベル一階層接
続手段４により、ライブラリ１４内のプリミティブ素子
の回路データＨと、下位階層のライブラリ１５の回路デ
ータＪの接続が行われる。次に続くＳ１４”とＳ１５”
では、ライブラリ１４のもう１つの下位階層であるライ
ブラリ１６が、ライブラリ１５と同様にビット幅５から
８で生成され、接続が行われる。これで、ライブラリ１
４の下位階層のすべての展開接続処理が終了したので、
ライブラリ１４の展開接続処理が終了する。ここで、回
路１３の階層１７に戻り、回路１３のプリミティブ素子
の部分の回路データＧと、ライブラリ１４の回路データ
の接続がＳ１５で行われる。これで、回路１３の展開接
続処理のすべてが完了する。
で、Ｓ１１のパラメータ値生成は何もしない。Ｓ１２で
は、ゲートレベル一階層データ生成手段３に指示Ｃを与
えて、回路階層１７に含まれるプリミティブ素子の部分
の回路データＧを生成する。次に、Ｓ１４では、回路階
層１８の処理を行う。これは、この処理フローへの再帰
呼び出しになる。回路階層１８のＳ１１’では、パラメ
ータ値生成手段２に指示Ｂを与えて、ｗ＝８としてパラ
メータデータＦに蓄える。Ｓ１２’では、ゲートレベル
一階層データ生成手段３にライブラリ１４の回路データ
を生成する指示Ｃを与える。ゲートレベル一階層データ
生成手段３は、パラメータデータＦを参照して、ｗ＝８
であることを得て、ビット幅が１から８であることを認
識し、回路階層１８のライブラリ１４のプリミティブ素
子の部分の回路データＨを生成する。Ｓ１４’でまた再
帰呼び出しになる。Ｓ１４’から起動されるＳ１１”と
Ｓ１２”では、階層１９のライブラリ１５が生成され
る。Ｓ１１”では、パラメータｍ，ｎの解釈が行われ、
階層１７でのＳ１１’が生成したｗ＝８のパラメータデ
ータを参照して、ｍ＝１、ｎ＝４としてパラメータデー
タＦに格納する。このｍ＝１、ｎ＝４を参照して、Ｓ１
２”では、ゲートレベル一階層データ生成手順３によ
り、ライブラリ１５の回路データＪが、ビット幅１から
４で生成される。ここで、階層１８のライブラリ１４の
Ｓ１５’に戻る。Ｓ１５’では、ゲートレベル一階層接
続手段４により、ライブラリ１４内のプリミティブ素子
の回路データＨと、下位階層のライブラリ１５の回路デ
ータＪの接続が行われる。次に続くＳ１４”とＳ１５”
では、ライブラリ１４のもう１つの下位階層であるライ
ブラリ１６が、ライブラリ１５と同様にビット幅５から
８で生成され、接続が行われる。これで、ライブラリ１
４の下位階層のすべての展開接続処理が終了したので、
ライブラリ１４の展開接続処理が終了する。ここで、回
路１３の階層１７に戻り、回路１３のプリミティブ素子
の部分の回路データＧと、ライブラリ１４の回路データ
の接続がＳ１５で行われる。これで、回路１３の展開接
続処理のすべてが完了する。
【００２４】図５は本発明の第２の実施例のブロック図
である。
である。
【００２５】本発明の第２の実施例の論理回路の回路階
層展開装置は、パラメータ化された動作レベル記述ライ
ブラリに対してはパラメータデータＦを参照しながら動
作レベル記述の一階層分のシミュレータ用の回路データ
Ｇを生成する動作レベル一階層データ生成手段２３と、
動作レベル一階層データ生成手段２３の生成した動作レ
ベル記述一階層分の回路データＧと該当する階層が参照
している動作レベル素子の階層展開後の回路データＨと
を接続すると共に、動作レベル記述一階層分の回路デー
タとこの階層が参照している動作レベル記述の階層展開
後の回路データとを接続し一階層間では階層がない回路
データＪに展開する動作レベル一階層接続手段２４と、
ゲートレベル記述と動作レベル記述との間の回路データ
Ｇ，Ｈを接続する混在レベル一階層接続手段２５と、回
路階層データＡ’を入力として回路階層を展開するため
にパラメータ値生成手段２とゲートレベル一階層データ
生成手段３と動作レベル一階層データ生成手段２３とゲ
ートレベル一階層接続手段４と動作レベル一階層接続手
段２４と混在レベル一階層接続手段２５の制御を行う展
開接続処理制御手段２１とを含んで構成してる。
層展開装置は、パラメータ化された動作レベル記述ライ
ブラリに対してはパラメータデータＦを参照しながら動
作レベル記述の一階層分のシミュレータ用の回路データ
Ｇを生成する動作レベル一階層データ生成手段２３と、
動作レベル一階層データ生成手段２３の生成した動作レ
ベル記述一階層分の回路データＧと該当する階層が参照
している動作レベル素子の階層展開後の回路データＨと
を接続すると共に、動作レベル記述一階層分の回路デー
タとこの階層が参照している動作レベル記述の階層展開
後の回路データとを接続し一階層間では階層がない回路
データＪに展開する動作レベル一階層接続手段２４と、
ゲートレベル記述と動作レベル記述との間の回路データ
Ｇ，Ｈを接続する混在レベル一階層接続手段２５と、回
路階層データＡ’を入力として回路階層を展開するため
にパラメータ値生成手段２とゲートレベル一階層データ
生成手段３と動作レベル一階層データ生成手段２３とゲ
ートレベル一階層接続手段４と動作レベル一階層接続手
段２４と混在レベル一階層接続手段２５の制御を行う展
開接続処理制御手段２１とを含んで構成してる。
【００２６】動作レベル一階層データ生成手段２３は、
動作レベルの回路データを生成し、動作レベル一階層デ
ータ接続手段２４は、動作レベル間の上位と下位階層を
接続する。又、混在レベル一階層接続手段２５は、上位
階層がゲートレベル、下位階層が動作レベル、またはそ
の逆の場合の階層間の接続を行う。
動作レベルの回路データを生成し、動作レベル一階層デ
ータ接続手段２４は、動作レベル間の上位と下位階層を
接続する。又、混在レベル一階層接続手段２５は、上位
階層がゲートレベル、下位階層が動作レベル、またはそ
の逆の場合の階層間の接続を行う。
【００２７】第２の実施例の展開接続処理制御手段の動
作は、基本的には第１の実施例の展開接続処理制御手段
の動作ほとんど同じであるが、回路の記述レベルによっ
て、Ｓ１２とＳ１５で起動する手段が異なる。Ｓ１２で
は現階層がゲートレベルであればゲートレベル一階層デ
ータ生成手段３を起動し、動作レベルであれば動作レベ
ル一階層データ生成手段２３を起動する。Ｓ１５では現
階層と下位階層がゲートレベル同士であればゲートレベ
ル一階層接続手段４を起動し、動作レベル同士であれば
動作レベル一階層接続手段２４を起動し、ゲートレベル
と動作レベルという異なったレベルの場合は混在レベル
一階層接続手段２５を起動することになる。
作は、基本的には第１の実施例の展開接続処理制御手段
の動作ほとんど同じであるが、回路の記述レベルによっ
て、Ｓ１２とＳ１５で起動する手段が異なる。Ｓ１２で
は現階層がゲートレベルであればゲートレベル一階層デ
ータ生成手段３を起動し、動作レベルであれば動作レベ
ル一階層データ生成手段２３を起動する。Ｓ１５では現
階層と下位階層がゲートレベル同士であればゲートレベ
ル一階層接続手段４を起動し、動作レベル同士であれば
動作レベル一階層接続手段２４を起動し、ゲートレベル
と動作レベルという異なったレベルの場合は混在レベル
一階層接続手段２５を起動することになる。
【００２８】
【発明の効果】以上説明したように、本発明は、パラメ
ータ化したライブラリのパラメータ値として外部から入
力する変数式を解析しパラメータデータを作成するパラ
メータ値生成手段と、パラメータ化したゲートレベル記
述ライブラリに対してパラメータデータを参照しながら
ゲートレベル記述の一階層分のシミュレータ用の回路デ
ータを生成するゲートレベル一階層データ生成手段と、
このゲートレベル一階層データ生成手段の生成したゲー
トレベル記述一階層分の回路データと該当する階層が参
照しているゲートレベル記述の階層展開後の回路データ
とを接続し一階層間では階層がない回路データに展開す
るゲートレベル一階層接続手段と、回路階層データを入
力として回路階層を展開するために前記パラメータ値生
成手段と前記ゲートレベル一階層データ生成手段とゲー
トレベル一階層接続手段との制御を行う展開接続処理制
御手段とを含むことにより、パラメータ化したライブラ
リをさらにパラメータ化したライブラリで定義し、上位
のパラメータ値と下位のパラメータ値の関係をパラメー
タを用いた変数式で定義することができるので、階層化
したデータの扱いが簡単になるという効果が有る。
ータ化したライブラリのパラメータ値として外部から入
力する変数式を解析しパラメータデータを作成するパラ
メータ値生成手段と、パラメータ化したゲートレベル記
述ライブラリに対してパラメータデータを参照しながら
ゲートレベル記述の一階層分のシミュレータ用の回路デ
ータを生成するゲートレベル一階層データ生成手段と、
このゲートレベル一階層データ生成手段の生成したゲー
トレベル記述一階層分の回路データと該当する階層が参
照しているゲートレベル記述の階層展開後の回路データ
とを接続し一階層間では階層がない回路データに展開す
るゲートレベル一階層接続手段と、回路階層データを入
力として回路階層を展開するために前記パラメータ値生
成手段と前記ゲートレベル一階層データ生成手段とゲー
トレベル一階層接続手段との制御を行う展開接続処理制
御手段とを含むことにより、パラメータ化したライブラ
リをさらにパラメータ化したライブラリで定義し、上位
のパラメータ値と下位のパラメータ値の関係をパラメー
タを用いた変数式で定義することができるので、階層化
したデータの扱いが簡単になるという効果が有る。
【図１】本発明の第１の実施例のブロック図である。
【図２】展開接続処理制御手段の処理の流れ図である。
【図３】回路データの階層化した状態を説明する説明図
である。
である。
【図４】処理フローに基づいた回路データの展開接続過
程を示すブロック図である。
程を示すブロック図である。
【図５】本発明の第２の実施例のブロック図である。
１，２１ 展開接続処理制御手段 ２ パラメータ値生成手段 ３ ゲートレベル一階層データ生成手段 ４ ゲートレベル一階層接続手段 １３ 回路 １４，１５，１６ ライブラリ １７，１８，１９ 回路階層 ２３ 動作レベル一階層データ生成手段 ２４ 動作レベル一階層接続手段 ２５ 混在レベル一階層接続手段 Ａ，Ａ’ 回路階層データ Ｆ パラメータデータ Ｇ，Ｈ，Ｊ 回路データ
Claims (2)
- 【請求項１】 階層を持つと共にパラメータ化されたラ
イブラリを参照している論理回路データを論理シミュレ
ーション用の階層がない回路データに展開する論理回路
の回路階層展開装置において、パラメータ化したライブ
ラリのパラメータ値として外部から入力する変数式を解
析しパラメータデータを作成するパラメータ値生成手段
と、パラメータ化したゲートレベル記述ライブラリに対
して前記パラメータデータを参照しながらゲートレベル
記述の一階層分のシミュレータ用の回路データを生成す
るゲートレベル一階層データ生成手段と、このゲートレ
ベル一階層データ生成手段の生成したゲートレベル記述
一階層分の回路データと該当する階層が参照しているゲ
ートレベル記述の階層展開後の回路データとを接続し一
階層間では階層がない回路データに展開するゲートレベ
ル一階層接続手段と、回路階層データを入力として回路
階層を展開するために前記パラメータ値生成手段と前記
ゲートレベル一階層データ生成手段と前記ゲートレベル
一階層接続手段との制御を行う展開接続処理制御手段と
を含むことを特徴とする論理回路の回路階層展開装置。 - 【請求項２】 パラメータ化された動作レベル記述ライ
ブラリに対してはパラメータデータを参照しながら動作
レベル記述の一階層分のシミュレータ用の回路データを
生成する動作レベル一階層データ生成手段と、この動作
レベル一階層データ生成手段の生成した動作レベル記述
一階層分の回路データと該当する階層が参照している動
作レベル素子の階層展開後の回路データとを接続すると
共に、動作レベル記述一階層分の回路データとこの階層
が参照している動作レベル記述の階層展開後の回路デー
タとを接続し一階層間では階層がない回路データに展開
する動作レベル一階層接続手段と、ゲートレベル記述と
動作レベル記述との間の回路データを接続する混在レベ
ル一階層接続手段とを含み、展開接続処理制御手段が回
路階層データを入力として回路階層を展開するためにパ
ラメータ値生成手段とゲートレベル一階層データ生成手
段と前記動作レベル一階層データ生成手段とゲートレベ
ル一階層接続手段と前記動作レベル一階層接続手段と前
記混在レベル一階層接続手段の制御を行うことを特徴と
する請求項１記載の論理回路の回路階層展開装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4102582A JPH0644337A (ja) | 1992-04-22 | 1992-04-22 | 論理回路の回路階層展開装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4102582A JPH0644337A (ja) | 1992-04-22 | 1992-04-22 | 論理回路の回路階層展開装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0644337A true JPH0644337A (ja) | 1994-02-18 |
Family
ID=14331228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4102582A Withdrawn JPH0644337A (ja) | 1992-04-22 | 1992-04-22 | 論理回路の回路階層展開装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0644337A (ja) |
-
1992
- 1992-04-22 JP JP4102582A patent/JPH0644337A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Karsai et al. | Model-integrated development of embedded software | |
| Slade et al. | Reconfigurable computing application frameworks | |
| US5920711A (en) | System for frame-based protocol, graphical capture, synthesis, analysis, and simulation | |
| EP1536325B1 (en) | Gui application development support device and method, and computer program | |
| US8584088B1 (en) | Identification of patterns in modeling environments | |
| JPH07261969A (ja) | 階層構造メニューの定義ファイル構成方法 | |
| JP5147240B2 (ja) | リバーシブルなデザイン・ツリーの変換のための方法とシステム | |
| JPH0855019A (ja) | 視覚的プログラミング方法 | |
| Jacome et al. | Design process management for CAD frameworks | |
| Marriott et al. | A tableau based constraint solving toolkit for interactive graphical applications | |
| JP2005063136A (ja) | 半導体集積回路の設計装置、設計方法、及び設計プログラム | |
| Neythalath et al. | Applying software design patterns to graph-modelled robotic workflows | |
| Gribova et al. | Implementation of a model of a metainformation-controlled editor of information units with a complex structure | |
| Labiak | From UML statecharts to FPGA-the HiCoS approach. | |
| JPH0644337A (ja) | 論理回路の回路階層展開装置 | |
| Tapken | Implementing hierarchical graph-structures | |
| JPH06131215A (ja) | ソフトウェア開発支援方法 | |
| JPWO2003036523A1 (ja) | シミュレーション方法、シミュレーションプログラム及び表示処理方法 | |
| JP2937381B2 (ja) | 集積回路の設計方法及び設計装置 | |
| JPH08166973A (ja) | イメージデータ管理システム | |
| Mezei et al. | A model transformation for automated concrete syntax definitions of metamodeled visual languages | |
| JP2002041287A (ja) | 再利用部品抽出装置、再利用部品抽出方法及びその装置での処理をコンピュータに行なわせるためのプログラムを格納した記憶媒体 | |
| Sklyarov et al. | Development system for FPGA-based digital circuits | |
| Murtagh | Artifact Configuration across Different Design Levels | |
| JPH06195412A (ja) | シミュレーションモデルのためのコンパイルメカニズム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990706 |