JPH06195412A - シミュレーションモデルのためのコンパイルメカニズム - Google Patents
シミュレーションモデルのためのコンパイルメカニズムInfo
- Publication number
- JPH06195412A JPH06195412A JP23767493A JP23767493A JPH06195412A JP H06195412 A JPH06195412 A JP H06195412A JP 23767493 A JP23767493 A JP 23767493A JP 23767493 A JP23767493 A JP 23767493A JP H06195412 A JPH06195412 A JP H06195412A
- Authority
- JP
- Japan
- Prior art keywords
- network
- design
- sub
- unit
- simulation model
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004088 simulation Methods 0.000 title claims abstract description 37
- 238000013461 design Methods 0.000 claims abstract description 53
- 238000012360 testing method Methods 0.000 abstract description 8
- 230000006399 behavior Effects 0.000 description 17
- 238000012545 processing Methods 0.000 description 8
- 230000003542 behavioural effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- XWVFVITVPYKIMH-UHFFFAOYSA-N ethyl n-[4-[benzyl(2-phenylethyl)amino]-2-(2-fluorophenyl)-1h-imidazo[4,5-c]pyridin-6-yl]carbamate Chemical compound N=1C(NC(=O)OCC)=CC=2NC(C=3C(=CC=CC=3)F)=NC=2C=1N(CC=1C=CC=CC=1)CCC1=CC=CC=C1 XWVFVITVPYKIMH-UHFFFAOYSA-N 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 241000132023 Bellis perennis Species 0.000 description 1
- 235000005633 Chrysanthemum balsamita Nutrition 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
- Stored Programmes (AREA)
Abstract
(57)【要約】
【目的】論理システムの設計において、シミュレーショ
ンを行なう際の設計ユニットのためテストパターンを抽
出する必要性を回避したコンパイルメカニズムを提供す
る。 【構成】コンパイルメカニズムは、ネットワークにおい
て相互に関係させられている複数の設計ユニットを具備
する論理システムのシミュレーションモデルを生成し、
1セットの命令を具備するステアリングファイルによっ
て制御される。各命令は、設計ユニットが、その動作仕
様に関連して示されるサブネットワークとして拡張され
るべきか、又はサブネットワークとして並行的に拡張さ
れ且つその動作仕様に関連して示されるべきかを規定す
る。CHECKコマンドが、サブネットワークからの出
力と動作シミュレーションを比較する。SUPPRES
Sコマンドが、サブネットワークの特定のポートのチェ
ックを選択的に禁止する。
ンを行なう際の設計ユニットのためテストパターンを抽
出する必要性を回避したコンパイルメカニズムを提供す
る。 【構成】コンパイルメカニズムは、ネットワークにおい
て相互に関係させられている複数の設計ユニットを具備
する論理システムのシミュレーションモデルを生成し、
1セットの命令を具備するステアリングファイルによっ
て制御される。各命令は、設計ユニットが、その動作仕
様に関連して示されるサブネットワークとして拡張され
るべきか、又はサブネットワークとして並行的に拡張さ
れ且つその動作仕様に関連して示されるべきかを規定す
る。CHECKコマンドが、サブネットワークからの出
力と動作シミュレーションを比較する。SUPPRES
Sコマンドが、サブネットワークの特定のポートのチェ
ックを選択的に禁止する。
Description
【0001】
【産業上の利用分野】本発明は、論理システムのシミュ
レーションを生成するためのコンパイル(編集)メカニ
ズム(compilation mechanism)に関するものである。
レーションを生成するためのコンパイル(編集)メカニ
ズム(compilation mechanism)に関するものである。
【0002】
【従来の技術】シミュレーションモデルは、複雑な論理
システム、例えばコンピュータシステム、の設計及び開
発において、広く設計を補助するものとして使用されて
いる。そのようなシミュレーションモデルは、通常は汎
用コンピュータのハードウェアで実行されるソフトウェ
アによって手段を与えられている。しかしながら、それ
らは概ね代わりになるべきものとして特別な目的のハー
ドウェア技術を用いて手段を与えられていた。
システム、例えばコンピュータシステム、の設計及び開
発において、広く設計を補助するものとして使用されて
いる。そのようなシミュレーションモデルは、通常は汎
用コンピュータのハードウェアで実行されるソフトウェ
アによって手段を与えられている。しかしながら、それ
らは概ね代わりになるべきものとして特別な目的のハー
ドウェア技術を用いて手段を与えられていた。
【0003】論理システムの設計は、ネットワークにお
いて特定の方法で相互に関係させられている相当数の設
計ユニット(設計項目)によって表される。各設計ユニ
ットは、動作仕様、即ち、そのユニットの動作を規定す
る1セットのルール又はアルゴリズムによって表され
る。そうでなければ、設計ユニットは、各々が交互に動
作仕様又はサブネットワークのいずれかによって表され
る低レベルの複数設計ユニットのサブネットワークによ
って表される。換言すれば、設計は分類体系的なネット
ワークとして規定され得るものである。
いて特定の方法で相互に関係させられている相当数の設
計ユニット(設計項目)によって表される。各設計ユニ
ットは、動作仕様、即ち、そのユニットの動作を規定す
る1セットのルール又はアルゴリズムによって表され
る。そうでなければ、設計ユニットは、各々が交互に動
作仕様又はサブネットワークのいずれかによって表され
る低レベルの複数設計ユニットのサブネットワークによ
って表される。換言すれば、設計は分類体系的なネット
ワークとして規定され得るものである。
【0004】そのような論理システムの設計が進展する
につれて、設計ユニットが表される方法を変更する必要
が生じてくる場合がある。特に、設計ユニットのための
サブネットワークはある動作(behaviour)によって置き
換えられ得る。そのため、そのサブネットワーク及び動
作の同等性をチェックする必要がある。一旦、同等性が
確立されると、その後の全てのシミュレーションにおい
て、その動作がサブネットワークにとって代わることが
できる。このことは、シミュレーションモデルのサイズ
を大幅に縮小化させ、シミュレーション実行時間を短縮
化させることになる。
につれて、設計ユニットが表される方法を変更する必要
が生じてくる場合がある。特に、設計ユニットのための
サブネットワークはある動作(behaviour)によって置き
換えられ得る。そのため、そのサブネットワーク及び動
作の同等性をチェックする必要がある。一旦、同等性が
確立されると、その後の全てのシミュレーションにおい
て、その動作がサブネットワークにとって代わることが
できる。このことは、シミュレーションモデルのサイズ
を大幅に縮小化させ、シミュレーション実行時間を短縮
化させることになる。
【0005】これは、設計ユニットのためテストデータ
が十分に明らかにされている場合には、容易である。し
かし、設計ユニットが高レベルのネットワークの一部で
あって、テストデータがこの高レベルネットワークのた
めにのみ存在するケースがしばしば生ずる。そのような
設計ユニットのためのテストデータを生成するために、
従来は、高レベルネットワークのシミュレーションモデ
ルを実行させ、そしてその中の問題となっているユニッ
トのためのテストパターンをそのシミュレーションモデ
ルから抽出する必要があった。しかしながら、このパタ
ーン抽出は、テストパターンのシーケンスが一般的に非
常に長いので、機械の動作時間という観点からは非常に
高価なものとなってしまうことが分かっている。
が十分に明らかにされている場合には、容易である。し
かし、設計ユニットが高レベルのネットワークの一部で
あって、テストデータがこの高レベルネットワークのた
めにのみ存在するケースがしばしば生ずる。そのような
設計ユニットのためのテストデータを生成するために、
従来は、高レベルネットワークのシミュレーションモデ
ルを実行させ、そしてその中の問題となっているユニッ
トのためのテストパターンをそのシミュレーションモデ
ルから抽出する必要があった。しかしながら、このパタ
ーン抽出は、テストパターンのシーケンスが一般的に非
常に長いので、機械の動作時間という観点からは非常に
高価なものとなってしまうことが分かっている。
【0006】
【発明が解決しようとする課題】本発明の目的は、上述
のようなパターン抽出の必要性を回避する方法を提供す
ることにある。
のようなパターン抽出の必要性を回避する方法を提供す
ることにある。
【0007】
【課題を解決するための手段】本発明によれば、論理シ
ステムのシミュレーションモデルを生成するためのコン
パイルメカニズムであって、ネットワークにおいて相互
に関係させられている複数の設計ユニットを具備するコ
ンパイルメカニズムにおいて、そのコンパイルメカニズ
ムが、それら複数の設計ユニットがシミュレーションの
間並行して実行されるように、それら複数の設計ユニッ
トの中の選択された1つをモデル内に配されたサブネッ
トワーク及び動作の両方として拡張するため選択的に動
作可能であることを特徴とするコンパイルメカニズムが
提供される。尚、この動作を並行コンパイル(concurren
t compilation)と称する。
ステムのシミュレーションモデルを生成するためのコン
パイルメカニズムであって、ネットワークにおいて相互
に関係させられている複数の設計ユニットを具備するコ
ンパイルメカニズムにおいて、そのコンパイルメカニズ
ムが、それら複数の設計ユニットがシミュレーションの
間並行して実行されるように、それら複数の設計ユニッ
トの中の選択された1つをモデル内に配されたサブネッ
トワーク及び動作の両方として拡張するため選択的に動
作可能であることを特徴とするコンパイルメカニズムが
提供される。尚、この動作を並行コンパイル(concurren
t compilation)と称する。
【0008】本発明によれば、更に、シミュレーション
時に並行にコンパイルされた設計ユニットが前記サブネ
ットワーク及び動作との間の同等性を自動的にチェック
し得ることを特徴とするコンパイルメカニズムが提供さ
れる。尚、この動作を並行比較(concurrent compariso
n)と称する。
時に並行にコンパイルされた設計ユニットが前記サブネ
ットワーク及び動作との間の同等性を自動的にチェック
し得ることを特徴とするコンパイルメカニズムが提供さ
れる。尚、この動作を並行比較(concurrent compariso
n)と称する。
【0009】
【実施例】本発明による1つのコンパイルメカニズムの
一例について、添付図面を参照しつつ説明する。
一例について、添付図面を参照しつつ説明する。
【0010】図1において、本発明によるコンパイルメ
カニズムは、シミュレーションモデル12を生成するネ
ットワークコンパイラ(編集器)10を含んでいる。ま
た、コンパイラ10は、設計データベース14、動作ラ
イブラリ16及びコンパイラステアリングファイル18
を利用している。
カニズムは、シミュレーションモデル12を生成するネ
ットワークコンパイラ(編集器)10を含んでいる。ま
た、コンパイラ10は、設計データベース14、動作ラ
イブラリ16及びコンパイラステアリングファイル18
を利用している。
【0011】設計データベース14は、各々が固有の名
称を有するデータ対象の集合から構成されている。これ
らのデータ対象は、各々がサブネットワークに関する設
計ユニットを規定する複数のネットワーク対象を含んで
いる。
称を有するデータ対象の集合から構成されている。これ
らのデータ対象は、各々がサブネットワークに関する設
計ユニットを規定する複数のネットワーク対象を含んで
いる。
【0012】動作ライブラリ16は、コンパイル(編
集)された複数の動作仕様の集合からなっており、各動
作仕様(behaviour specification)は、1セットのルー
ル又はアルゴリズムに関する設計ユニットの動作を規定
する。
集)された複数の動作仕様の集合からなっており、各動
作仕様(behaviour specification)は、1セットのルー
ル又はアルゴリズムに関する設計ユニットの動作を規定
する。
【0013】コンパイラステアリングファイル18は、
形式についての1セットの命令(ステートメント:state
ments)を具備している。
形式についての1セットの命令(ステートメント:state
ments)を具備している。
【0014】(キーワード、名称)ここで、「名称」と
は特定の設計ユニットの名称をいい、「キーワード」と
は以下のオプションの1つをいう。「ネットワーク」
は、サブネットワークに関する設計ユニットを拡張する
オプションである。「動作」は、動作シミュレーショ
ン、即ち、その動作仕様に関するシミュレーションによ
って設計ユニットをシミュレートするオプションであ
る。「並行(concurrent)」は、その動作仕様に関する設
計ユニットをシミュレートし、更に動作シミュレーショ
ンと並行してサブネットワークとして設計ユニットを拡
張するオプションである。
は特定の設計ユニットの名称をいい、「キーワード」と
は以下のオプションの1つをいう。「ネットワーク」
は、サブネットワークに関する設計ユニットを拡張する
オプションである。「動作」は、動作シミュレーショ
ン、即ち、その動作仕様に関するシミュレーションによ
って設計ユニットをシミュレートするオプションであ
る。「並行(concurrent)」は、その動作仕様に関する設
計ユニットをシミュレートし、更に動作シミュレーショ
ンと並行してサブネットワークとして設計ユニットを拡
張するオプションである。
【0015】上述のように、並行してコンパイルされた
(concurrently compiled)動作及びサブネットワークの
出力が同じであることをチェックするCHECKコマン
ドもまた提供される。
(concurrently compiled)動作及びサブネットワークの
出力が同じであることをチェックするCHECKコマン
ドもまた提供される。
【0016】図2は、シミュレーションモデルが特定の
トップレベルの設計ユニットのために生成されるべきこ
とを特定するCOMPILEコマンドに応答したコンパ
イラ10の動作を示している。
トップレベルの設計ユニットのために生成されるべきこ
とを特定するCOMPILEコマンドに応答したコンパ
イラ10の動作を示している。
【0017】(ステップ21)コンパイラは、第一に、
処理のための設計ユニットを選択する。最初に、これは
トップレベルの設計ユニットである。
処理のための設計ユニットを選択する。最初に、これは
トップレベルの設計ユニットである。
【0018】(ステップ22)コンパイラは、その後、
選択された設計ユニットに関連する命令を見いだすべ
く、コンパイラステアリングファイル18を検査する。
コンパイラは、命令中のキーワードに応じて分岐する。
選択された設計ユニットに関連する命令を見いだすべ
く、コンパイラステアリングファイル18を検査する。
コンパイラは、命令中のキーワードに応じて分岐する。
【0019】(ステップ23)キーワードが「ネットワ
ーク」の場合、コンパイラは選択された設計ユニット
を、設計データベース14から得られたサブネットワー
クと置き換えることによって拡張する。サブネットワー
ク中の全ての設計ユニットは、その後処理のため利用可
能となる。
ーク」の場合、コンパイラは選択された設計ユニット
を、設計データベース14から得られたサブネットワー
クと置き換えることによって拡張する。サブネットワー
ク中の全ての設計ユニットは、その後処理のため利用可
能となる。
【0020】(ステップ24)キーワードが「動作」の
場合、コンパイラは、設計ユニットのための動作仕様を
動作ライブラリ16からフェッチし、そしてそれに対す
る基準をシミュレーションモデル中に記録する。この仕
様は、動作をシミュレートするのに必要なシミュレーシ
ョンコードを含んでいる。
場合、コンパイラは、設計ユニットのための動作仕様を
動作ライブラリ16からフェッチし、そしてそれに対す
る基準をシミュレーションモデル中に記録する。この仕
様は、動作をシミュレートするのに必要なシミュレーシ
ョンコードを含んでいる。
【0021】(ステップ25)キーワードが「並行」の
場合、コンパイラは、「ネットワーク」及び「動作」に
ついての上述の動作を行ない、その結果、コンパイルさ
れたシミュレーションモデルは、動作表現及び設計ユニ
ットのサブネットワークの拡張の両方を並行して含むこ
とになる。
場合、コンパイラは、「ネットワーク」及び「動作」に
ついての上述の動作を行ない、その結果、コンパイルさ
れたシミュレーションモデルは、動作表現及び設計ユニ
ットのサブネットワークの拡張の両方を並行して含むこ
とになる。
【0022】(ステップ27)現時点において処理のた
めの設計ユニットがもはや存在しない場合、コンパイル
(編集:compilation)は完了する。そうでなければ、
次の処理のための設計ユニットを選択すべく、コンパイ
ラは上記の(ステップ21)に戻る。
めの設計ユニットがもはや存在しない場合、コンパイル
(編集:compilation)は完了する。そうでなければ、
次の処理のための設計ユニットを選択すべく、コンパイ
ラは上記の(ステップ21)に戻る。
【0023】シミュレーションモデルが生成された場合
には、それは適当な入力テストデータシーケンスを使用
して実行されることが可能となる。以下に説明するよう
に、シミュレーションモデルがその動作及びそのネット
ワーク拡張に関して設計ユニットの並行表現を含む場合
には、それら2つの表現の結果が、同等性をチェックす
るためCHECKコマンドを使用して比較され得る。
には、それは適当な入力テストデータシーケンスを使用
して実行されることが可能となる。以下に説明するよう
に、シミュレーションモデルがその動作及びそのネット
ワーク拡張に関して設計ユニットの並行表現を含む場合
には、それら2つの表現の結果が、同等性をチェックす
るためCHECKコマンドを使用して比較され得る。
【0024】図3はCHECKコマンドの動作を示す図
である。このコマンドは、通常は、シミュレーション実
行中、コンパイルの終了後に呼び出される。
である。このコマンドは、通常は、シミュレーション実
行中、コンパイルの終了後に呼び出される。
【0025】CHECKコマンドは2つの形式を有して
いる。第1の形式は、並行形式でコンパイルされた設計
ユニットの特定の用例(instance)を規定し、更にサブネ
ットワークからの出力及びその用例のための動作シミュ
レーションが特定の頻度で比較されるべきことを規定す
る。第2の形式は、メモリの2つの領域を規定し、更に
それら2つの領域が特定の頻度で比較されるべきことを
規定する。領域は、単一ビットでもよく、複数ビットの
範囲でもよく、データ構造におけるフィールドでもよ
く、又はメモリ全体であってもよい。
いる。第1の形式は、並行形式でコンパイルされた設計
ユニットの特定の用例(instance)を規定し、更にサブネ
ットワークからの出力及びその用例のための動作シミュ
レーションが特定の頻度で比較されるべきことを規定す
る。第2の形式は、メモリの2つの領域を規定し、更に
それら2つの領域が特定の頻度で比較されるべきことを
規定する。領域は、単一ビットでもよく、複数ビットの
範囲でもよく、データ構造におけるフィールドでもよ
く、又はメモリ全体であってもよい。
【0026】比較の頻度は、各々が特定の繰り返し頻度
を有する1セットのクロック信号に関して規定される。
各クロックは、それと関連する1セットのチェックを有
しており、それはそのクロックが発生するごとに行われ
るべき相当数の比較を含んでいる。そうでなければ、そ
の頻度は「直ちに(immediate)」又は「オフ(off)」とし
て規定されてもよい。
を有する1セットのクロック信号に関して規定される。
各クロックは、それと関連する1セットのチェックを有
しており、それはそのクロックが発生するごとに行われ
るべき相当数の比較を含んでいる。そうでなければ、そ
の頻度は「直ちに(immediate)」又は「オフ(off)」とし
て規定されてもよい。
【0027】(ステップ31)CHECKコマンドが呼
び出された場合の最初の動作は、コマンドの種類を決定
することである(用例又はメモリチェック)。
び出された場合の最初の動作は、コマンドの種類を決定
することである(用例又はメモリチェック)。
【0028】(ステップ32)用例が規定された場合、
コマンドは、規定された用例が並行形式でコンパイルさ
れているか否かチェックする。ここで、されていない場
合には、エラーメッセージが戻される。
コマンドは、規定された用例が並行形式でコンパイルさ
れているか否かチェックする。ここで、されていない場
合には、エラーメッセージが戻される。
【0029】(ステップ33)規定された用例が並行形
式でコンパイルされていると仮定した場合、CHECK
コマンドは、その後、規定された頻度のためのクロック
信号に関連するチェックのセットにエントリーを加え
る。
式でコンパイルされていると仮定した場合、CHECK
コマンドは、その後、規定された頻度のためのクロック
信号に関連するチェックのセットにエントリーを加え
る。
【0030】(ステップ34)メモリチェックが規定さ
れた場合、コマンドは、メモリの規定された領域が同じ
幅のものであるか否かをチェックする。ここで、同じ幅
ではない場合にはエラーメッセージが戻される。一方、
同じ幅である場合にはエントリーが適当なクロックのた
めのセットに加えられる。
れた場合、コマンドは、メモリの規定された領域が同じ
幅のものであるか否かをチェックする。ここで、同じ幅
ではない場合にはエラーメッセージが戻される。一方、
同じ幅である場合にはエントリーが適当なクロックのた
めのセットに加えられる。
【0031】CHECKコマンドが呼び出された場合、
使用者は、その用例からの個々の出力ポートの各々の名
称を規定するのではなく、比較が行なわれるべき用例の
名称を供給する必要があるのみであるということに注意
すべきである。出力ポートの数は非常に多くてもよく
(50以上)、従って、このことは使用者にとって生産
性において多大な改善をもたらし得るものである。
使用者は、その用例からの個々の出力ポートの各々の名
称を規定するのではなく、比較が行なわれるべき用例の
名称を供給する必要があるのみであるということに注意
すべきである。出力ポートの数は非常に多くてもよく
(50以上)、従って、このことは使用者にとって生産
性において多大な改善をもたらし得るものである。
【0032】他のコマンド(SUPPRESS)も、ま
た、使用者が用例の特定のポートのチェックをスイッチ
オフすることを可能にするため提供されている。これ
は、サブネットワークがその動作においてモデル化され
ない場合、例えば、パリティ信号の場合、に要求され
る。
た、使用者が用例の特定のポートのチェックをスイッチ
オフすることを可能にするため提供されている。これ
は、サブネットワークがその動作においてモデル化され
ない場合、例えば、パリティ信号の場合、に要求され
る。
【0033】(動作の例)以下、コンパイルメカニズム
の動作の一例について、図4及び図5を参照しつつ説明
する。
の動作の一例について、図4及び図5を参照しつつ説明
する。
【0034】図4は設計データベース14の内容を示す
図である。この例において、データベースは3つのネッ
トワーク対象41乃至43を含んでいる。対象41は、
設計ユニットAが低レベルの設計ユニットB、C及びD
からなるサブネットワークとして拡張できることを示し
ている。対象42は、ユニットCがユニットE及びFか
らなるサブネットワークとして交互に拡張できることを
示しており、一方、対象43は、ユニットDがユニット
G及びHからなるサブネットワークとして拡張できるこ
とを示している。
図である。この例において、データベースは3つのネッ
トワーク対象41乃至43を含んでいる。対象41は、
設計ユニットAが低レベルの設計ユニットB、C及びD
からなるサブネットワークとして拡張できることを示し
ている。対象42は、ユニットCがユニットE及びFか
らなるサブネットワークとして交互に拡張できることを
示しており、一方、対象43は、ユニットDがユニット
G及びHからなるサブネットワークとして拡張できるこ
とを示している。
【0035】この例において、ステアリングファイル1
8は、以下に示す命令(statement)を含むと仮定する。 ネットワーク、A 動作、B ネットワーク、C 並行、D
8は、以下に示す命令(statement)を含むと仮定する。 ネットワーク、A 動作、B ネットワーク、C 並行、D
【0036】トップレベルの設計ユニットAのためのシ
ミュレーションモデルを生成するため、ユニットAがコ
ンパイルされるべきことを規定するコンパイラ(編集
器)に対してコールがなされる。
ミュレーションモデルを生成するため、ユニットAがコ
ンパイルされるべきことを規定するコンパイラ(編集
器)に対してコールがなされる。
【0037】コンパイラは最初に処理のためユニットA
を選択し、ステアリングファイル中の対応する命令を見
いだす。これはキーワード「ネットワーク」を含んでい
るので、ユニットAはサブネットワーク41として拡張
される。
を選択し、ステアリングファイル中の対応する命令を見
いだす。これはキーワード「ネットワーク」を含んでい
るので、ユニットAはサブネットワーク41として拡張
される。
【0038】コンパイラは、次に処理のためユニットB
を選択する。この場合、このユニットのため「動作」が
規定されるので、コンパイラはユニットBのための適当
な動作仕様に対する基準をシミュレーションモデルに記
録する。
を選択する。この場合、このユニットのため「動作」が
規定されるので、コンパイラはユニットBのための適当
な動作仕様に対する基準をシミュレーションモデルに記
録する。
【0039】コンパイラは、更に処理のためユニットC
を選択する。この場合、このユニットのために「ネット
ワーク」が規定されるので、コンパイラはサブネットワ
ーク42としてユニットCを拡張する。
を選択する。この場合、このユニットのために「ネット
ワーク」が規定されるので、コンパイラはサブネットワ
ーク42としてユニットCを拡張する。
【0040】コンパイラは、次に処理のためユニットD
を選択する。この場合「並行」が規定されるので、コン
パイラはユニットDのための動作仕様に対する基準をシ
ミュレーションモデルに記録し、更にユニットDをサブ
ネットワーク43として拡張する。
を選択する。この場合「並行」が規定されるので、コン
パイラはユニットDのための動作仕様に対する基準をシ
ミュレーションモデルに記録し、更にユニットDをサブ
ネットワーク43として拡張する。
【0041】図5は、上述のステップが実行された後の
シミュレーションモデルを示す図である。ここで、シミ
ュレーションモデルはその動作及びそのネットワーク拡
張に関連してユニットDの2つの並行表現を含むことが
分かる。従って、シミュレーションモデルが実行されて
いる場合、CHECKコマンドはそれら2つの表現の結
果を比較するため使用されることが可能であり、それに
よりいかなるパターン抽出をも必要とせずに、それらが
等価であることをチェックする。
シミュレーションモデルを示す図である。ここで、シミ
ュレーションモデルはその動作及びそのネットワーク拡
張に関連してユニットDの2つの並行表現を含むことが
分かる。従って、シミュレーションモデルが実行されて
いる場合、CHECKコマンドはそれら2つの表現の結
果を比較するため使用されることが可能であり、それに
よりいかなるパターン抽出をも必要とせずに、それらが
等価であることをチェックする。
【0042】
【発明の効果】以上説明したように、本発明によれば、
論理システムの設計において、シミュレーションを行う
際に設計ユニットのためのテストパターンを抽出する必
要性を回避したコンパイルメカニズムを提供することが
可能となる。
論理システムの設計において、シミュレーションを行う
際に設計ユニットのためのテストパターンを抽出する必
要性を回避したコンパイルメカニズムを提供することが
可能となる。
【図1】シミュレーションモデルを生成するコンパイル
メカニズムのデータフロー図である。
メカニズムのデータフロー図である。
【図2】コンパイルメカニズムの動作を示すフロー図で
ある。
ある。
【図3】CHECKコマンドの動作を示すフロー図であ
る。
る。
【図4】設計データベースの内容の一例を示す概略図で
ある。
ある。
【図5】コンパイルメカニズムにより生成されたシミュ
レーションモデルの一例を示す概略図である。
レーションモデルの一例を示す概略図である。
10 ネットワークコンパイラ 12 シミュレーションモデル 14 設計データベース 16 動作ライブラリ 18 コンパイラステアリングファイル 19 CHECKコマンド
───────────────────────────────────────────────────── フロントページの続き (72)発明者 スティーヴン ホッグソン イギリス国.エム31 2エスピー マンチ ェスター,フリックストン,クランフォー ド ガーデンズ 12 (72)発明者 ザクワン シャー イギリス国.エスケー4 2デージー ス トックポート,ヒートン マーシー,ボデ ンズ ヒル ロード 7
Claims (1)
- 【請求項1】 論理システムのシミュレーションモデル
を生成するコンパイルメカニズムであって、ネットワー
クにおいて相互に関係させられている複数の設計ユニッ
トを具備するコンパイルメカニズムにおいて、 前記コンパイルメカニズムが、前記複数の設計ユニット
の選択された1つをサブネットワークとして拡張し、更
に、前記サブネットワークと平行に配された動作仕様に
よって並行にその設計ユニットを表すため選択的に動作
可能であることを特徴とするコンパイルメカニズム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB9220085.6 | 1992-09-23 | ||
GB929220085A GB9220085D0 (en) | 1992-09-23 | 1992-09-23 | Compilation mechanism for a simulation model |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06195412A true JPH06195412A (ja) | 1994-07-15 |
Family
ID=10722361
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23767493A Pending JPH06195412A (ja) | 1992-09-23 | 1993-09-24 | シミュレーションモデルのためのコンパイルメカニズム |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP0592076B1 (ja) |
JP (1) | JPH06195412A (ja) |
DE (1) | DE69329174T2 (ja) |
GB (1) | GB9220085D0 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9406931D0 (en) * | 1994-04-07 | 1994-06-01 | Philips Electronics Uk Ltd | Data processing apparatus |
-
1992
- 1992-09-23 GB GB929220085A patent/GB9220085D0/en active Pending
-
1993
- 1993-07-20 EP EP93305709A patent/EP0592076B1/en not_active Expired - Lifetime
- 1993-07-20 DE DE69329174T patent/DE69329174T2/de not_active Expired - Fee Related
- 1993-09-24 JP JP23767493A patent/JPH06195412A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
EP0592076A3 (en) | 1995-02-15 |
EP0592076A2 (en) | 1994-04-13 |
EP0592076B1 (en) | 2000-08-09 |
DE69329174D1 (de) | 2000-09-14 |
GB9220085D0 (en) | 1992-11-04 |
DE69329174T2 (de) | 2001-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4988758B2 (ja) | マルチサイクル・クロック・ゲーティングのための方法および装置 | |
JP2007510223A (ja) | ダイアグラミング環境言語のための単純化データ信号サポート | |
US20210365253A1 (en) | Heterogeneity-agnostic and topology-agnostic data plane programming | |
JPH11513512A (ja) | ディジタル信号プロセッサの製造方法 | |
JPH07160744A (ja) | 自律進化型ハードウェア設計システム | |
US6453450B1 (en) | Timing diagram compiler and runtime environment for interactive generation of executable test programs for logic verification | |
Fauth et al. | Automated generation of DSP program development tools using a machine description formalism | |
CN113268227A (zh) | 一种零代码可视化的软件开发平台及开发方法 | |
US6333999B1 (en) | Systematic enumerating of strings using patterns and rules | |
JPH05101141A (ja) | 高位合成装置 | |
US5854926A (en) | Method and apparatus for identifying flip-flops in HDL descriptions of circuits without specific templates | |
Mellor et al. | Softwareplatform-independent, precise action specifications for UML | |
EP0598476B1 (en) | Compilation mechanism for a simulation model | |
Gonçalves et al. | ReFlO: An interactive tool for pipe-and-filter domain specification and program generation | |
JPH06195412A (ja) | シミュレーションモデルのためのコンパイルメカニズム | |
CN111722597B (zh) | 准备用于工业控制系统的工程数据的方法和系统 | |
US6161081A (en) | Simulation model for a digital system | |
Chu et al. | Three decades of HDLs. I. CDL through TI-HDL | |
Hattori et al. | MPGS: a high-level language for microprogram generating system | |
JP2000057188A (ja) | ハードウェア・ソフトウェア協調評価装置 | |
US5910901A (en) | Logic simulator | |
Barbacci et al. | Durra: an integrated approach to software specification, modeling and rapid prototyping. | |
Lu et al. | Linking Higher Order Logic to a VLSI CAD system | |
JP2009140028A (ja) | ハードウェア検証用プログラミング記述生成装置、ハードウェア検証用プログラミング記述生成方法、制御プログラムおよび可読記録媒体 | |
JP2001022808A (ja) | 論理回路削減装置ならびに論理シミュレーション方法および装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020206 |