JP2020160754A - 回路設計装置および回路設計方法 - Google Patents

回路設計装置および回路設計方法 Download PDF

Info

Publication number
JP2020160754A
JP2020160754A JP2019058982A JP2019058982A JP2020160754A JP 2020160754 A JP2020160754 A JP 2020160754A JP 2019058982 A JP2019058982 A JP 2019058982A JP 2019058982 A JP2019058982 A JP 2019058982A JP 2020160754 A JP2020160754 A JP 2020160754A
Authority
JP
Japan
Prior art keywords
circuit
stage
candidate
topology
simulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019058982A
Other languages
English (en)
Other versions
JP7269564B2 (ja
Inventor
山本 昭夫
Akio Yamamoto
昭夫 山本
李 ウェン
Uen Ri
ウェン 李
広生 佐藤
Hiroki Sato
広生 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Tokyo Institute of Technology NUC
Original Assignee
Hitachi Ltd
Tokyo Institute of Technology NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Tokyo Institute of Technology NUC filed Critical Hitachi Ltd
Priority to JP2019058982A priority Critical patent/JP7269564B2/ja
Publication of JP2020160754A publication Critical patent/JP2020160754A/ja
Application granted granted Critical
Publication of JP7269564B2 publication Critical patent/JP7269564B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】効率的にDBを構築し、ユーザインタフェースの改善により設計効率を向上する。【解決手段】回路設計装置100は、回路資産より、回路トポロジを抽出して、含まれる回路部品の配置位置を穴あき箇所として登録した回路トポロジDBと、穴あき箇所に置き換え可能なピンの割り当てに互換性があり機能が同じである各部品を登録した回路部品DBと、設計対象回路の要求仕様を入力、回路トポロジ、回路部品及びシミュレーション解析法を選択し、指示した情報を受付けるユーザインタフェースと、各情報により2つのDBを検索して、該当する回路トポロジデータ及び回路部品データを読み出して、組合せ回路データを生成する組合せ回路生成部と、生成された各組合せ回路のシミュレーションを実行するシミュレーション実行部と、シミュレーション結果と要求仕様とを比較して、要求仕様を満たす組合せ回路を設計対象の候補回路とする結果比較部とを備える。【選択図】図2

Description

本発明は、既存の回路資産を効率的にデータベース化し、回路を高効率に設計する回路設計装置及びそれを用いた回路設計方法に関する。
近年、マスカスタマイゼーション対応による多品種化と製品サイクルの短期化に伴い、回路設計・検証の短TAT・高効率化が求められている。一方、回路設計者、特に熟練者の不足により上記ニーズに対応できない場合が発生している。そのため、高度な回路設計支援システムや設計自動化への要求は高まっている。
これに対して、特許文献1には、CADにより回路設計を行う際に、設計者による回路絞り込み条件の入力を受付け、該回路絞り込み条件に基づいて、設計する回路の回路トポロジを変更する場合の推奨回路を、部品データ及び回路データを格納したデータベース部を検索することで求め、推奨回路一覧をディスプレイに表示する回路設計支援システムが記載されている。
また、特許文献2には、二律背反性があるアナログ回路の歩留りと性能とを適切に評価しつつ回路設計を行うアナログ回路の自動設計支援技術が開示されている。その自動設計支援方法は、所定の設計変数について1又は複数の設計変数値セットを生成し、各設計変数値セットについて製造又は環境による変動が想定されるパラメータの複数のパラメータ値セットを生成し、それらの組み合わせ毎に、回路構成について回路シミュレーションを実施させ、当該回路シミュレーション結果として所定の性能項目の性能項目値セットを取得し、各設計変数値セットについてパラメータ値セット毎に、それらの組み合わせについての性能項目値より優れている又は同一である性能項目値を全ての所定の性能項目について有する、当該設計変数値セットとパラメータ値セットとの組み合わせを特定し、当該設計変数値セットについて生成されたパラメータ値セットの数に対する、特定された組み合わせの数の比により歩留り率を算出すると記載されている。
特開2009−122718号公報 特開2011−180866号公報
特許文献1、2において、設計支援システムによる過去設計資産の活用で設計効率を向上する方法が開示されている。これらの方法は、過去資産を共有するため、回路図や部品性能・コストなどをデータベース化し、設計者がアクセスしやすい方法・ツールとシステムを提供している。
一般的に回路をデータベース化する場合、過去資産の回路ごとにデータベースに登録するため、構成が同じでも異なった部品を用いた回路は別回路として登録する必要があり、特に回路規模が大きい場合は登録作業が煩雑になるとともにデータベースも膨大化するという課題がある。
例えば図20(A)と図20(B)はオペアンプを用いた簡単な増幅回路図であって双方とも非反転増幅、反転増幅、非反転増幅の同じ構成であるが、左側の第1段目の非反転増幅の部品はピンの割り当てに互換性があり仕様、機能が同じ部品であるが、メーカーが異なり、種々の性能にも差異があることから異なる部品と判定されて、両回路は別回路として一元的にデータベースに登録される。
一方、設計者が回路設計を行う場合にデータベースから要求仕様に適合した過去資産の回路を抽出する場合、所望の回路が登録されていない場合は、最適な回路が得られないといった課題がある。例えば、図20(C)に示すように入力がシングル入力で出力を差動出力としたいが、データベースに入力がシングルで出力が差動出力の回路が登録されていないなどの場合がこれに相当する。
またデータベースが複雑化するほどGUI(Graphical User Interface)上での設計者の操作も煩雑になるといった課題もある。
ここでは課題を簡単に説明するため、単純化した例を示しているが、実際の回路設計においては、これより複雑かつ膨大な量の回路がある。
このような複雑かつ膨大な量の回路を使用部品の違いも含めてデータベース化することは大変な作業であり、また新たに設計する回路構成がデータベースに含まれているとは限らないことから設計効率の向上に大きな障害となる。
従って、既存の設計資産を活用して設計効率を向上させるためには、回路データベースの効率的な構成方法と、新たな回路設計時にも活用できるデータベースのフレキシビリティ、設計者に使いやすいユーザインタフェース(GUI)が重要である。
これに対して、特許文献1及び2の何れにも、設計者に大きな負担をかけることなくデータベースを構築し、新たな設計に際して参考になりそうな既存の資産を効率よく探しだせるようにすることについては配慮されていない。
本発明は、上記した従来技術の課題を解決して、既存の回路資産を高効率に活用できるようにして、与えられた回路要求仕様に対して最適な回路構成案を自動又は半自動生成できるようにし、設計・検証の短TAT(Turn Around Time)・高効率化を実現する回路設計装置及びそれを用いた回路設計方法を提供することを目的とする。
上記課題を解決するために、本発明の回路設計装置の好ましい例では、従来回路資産より、プリミティブな機能を有する回路単位である回路トポロジを抽出して、その中に含まれる回路部品の配置位置を穴あき箇所とする回路トポロジデータを登録した回路トポロジDBと、前記回路トポロジの穴あき箇所に置き換え可能なピンの割り当てに互換性があり機能が同じである各回路部品を登録した回路部品DBと、ユーザが設計対象回路の要求仕様を入力、及び、回路トポロジ、回路部品、シミュレーション解析法を選択、指示した情報を受付けるユーザインタフェースと、ユーザが選択、指示した回路トポロジ、回路部品の各情報より前記回路トポロジDB、および前記回路部品DBを検索して、該当する回路トポロジデータ、回路部品データを読み出し、それらのデータより組合せ回路データを生成する組合せ回路生成部と、前記生成された各組合せ回路のシミュレーションを実行するシミュレーション実行部と、前記シミュレーション結果と前記要求仕様とを比較して、前記要求仕様を満たす組合せ回路を設計対象の候補回路とする結果比較部とを備えて構成する。
また、上記課題を解決するために本発明の回路設計装置において、前記ユーザインタフェースが、設計対象回路が複数段数の回路トポロジで構成される場合に、設計対象回路の要求仕様と、各段の回路仕様に分けてユーザ入力を受付け、及び各段の回路トポロジ、回路部品を選択、指示する画面構成を表示して、ユーザの選択、指示入力を受付け、候補回路生成部が各段の回路トポロジ対応に複数個生成され、各段対応の候補回路生成部の中の組合せ回路生成部が、ユーザが選択、指示した各段の回路トポロジ、回路部品の各データより各段の組合せ回路データを生成し、各段対応の候補回路生成部の中のシミュレーション実行部が、各段対応に生成された各組合せ回路のシミュレーションを実行し、各段対応の候補回路生成部の中の結果比較部が、各段対応に実行されたシミュレーション結果と各段の回路仕様とを比較して、前記回路仕様を満たす各段対応の組合せ回路を設計対象の各段の候補回路として出力し、前記各候補回路生成部から出力された各段の候補回路を入力して、多段組合せ回路を生成する多段組合せ回路生成部と、前記生成された各多段組合せ回路のシミュレーションを実行し、前記各多段組合せ回路のシミュレーション結果と前記要求仕様とを比較して、前記要求仕様を満たす多段組合せ回路を設計対象の候補回路とする演算部とを更に備えて構成する。
また、上記課題を解決するために、本発明の回路設計方法の好ましい例では、従来回路資産より、プリミティブな機能を有する回路単位である回路トポロジを抽出して、その中に含まれる回路部品の配置位置を穴あき箇所とする回路トポロジデータを登録した回路トポロジDBと、及び前記回路トポロジの穴あき箇所に置き換え可能なピンの割り当てに互換性があり機能が同じである各回路部品を登録した回路部品DBとを備え、ユーザにユーザインタフェースを提示して、ユーザから設計対象回路の要求仕様の入力、及び、回路トポロジ、回路部品、シミュレーション解析法を選択、指示する情報を受付ける工程と、ユーザが選択、指示した回路トポロジ、回路部品の各情報より前記回路トポロジDB、および前記回路部品DBを検索して、該当する回路トポロジデータ、回路部品データを読み出し、それらのデータより組合せ可能な全ての組合せ回路データを生成する工程と、前記生成された各組合せ回路のシミュレーションを実行する工程と、前記シミュレーション結果と前記要求仕様とを比較して、前記要求仕様を満たす組合せ回路を設計対象の候補回路とする工程とを有するように実施する。
本発明によれば、既存の回路資産を効率的にデータベース化することで、高効率に活用できるようになり、与えられた回路仕様に対して最適な回路構成案を自動・半自動生成でき、設計・検証の短TAT・高効率化を実現できる。
また、本発明によれば、既存の回路設計資産からDBを容易に作成し、ユーザインタフェース上で回路トポロジと回路部品を組み合わせて最適な回路構成案を自動又は半自動で生成するので、設計者の習熟度に拘わらずに最適な回路構成案を生成することができる。
本発明の実施例1に係る回路設計装置の全体の概略構成を示すブロック図である。 本発明の実施例1に係る回路設計装置の詳細な構成を示すブロック図である。 本発明の各実施例の回路設計装置の物理的な構成を示す図である。 従来回路資産から回路トポロジ、回路部品を抽出して、回路トポロジDB、回路部品DBへ登録する説明図である。 本発明の実施例1の回路設計装置を使用して回路設計を実施するフローチャートである。 本発明の実施例1に係る回路トポロジDB、回路部品DB、組合せ回路生成部の実施例を説明する図である。 (a)回路トポロジ、(b)穴埋め部品、(c)追加部品のSPICEのネットリスト表現の例を説明する図である。 本発明の実施例1に係る回路トポロジDB、回路部品DB、シミュレーションセットアップ生成部の実施例を説明する図である。 本発明の実施例1に係るユーザインタフェースの画面構成を示すイメージ図である。 本発明の実施例1に係る設計結果を示すイメージ図である。 本発明の実施例2に係る回路設計装置の全体の概略構成を示すブロック図である。 本発明の実施例2に係る回路設計装置の詳細な構成を示すブロック図である。 本発明の実施例2の回路設計装置を使用して回路設計を実施するフローチャートである。 本発明の実施例3に係る回路設計装置の詳細な構成を示すブロック図である。 本発明の実施例3の回路設計装置を使用して回路設計を実施するフローチャートである。 本発明の実施例2、3に係るユーザインタフェースの画面構成を示すイメージ図である。 本発明の実施例2に係る候補回路生成部1〜4、多段組合せ回路生成部の実施例を説明する図である。 本発明の実施例2に係る多段組合せ回路DBにおいて、候補回路出力を得るまでの過程を説明する図である。 本発明の実施例2に係る候補回路のシミュレーション結果を示す参考図である。 従来の回路データベースの回路データ例を説明するための参考図である。
本実施例は、従来回路資産を用いた回路の高効率設計と回路の自動設計方法とシステムに関して、回路データベースの高効率構築方法、回路データベースを用いたシミュレーション方法、ユーザインタフェースの使い勝手の良い表示方法、回路仕様を満足する回路を絞り込む方法を備えた回路の高効率設計と回路の自動設計方法とその装置を提供するものである。
以下、図面に基づき、本発明の実施の形態を詳細に説明する。なお実施の形態を説明するための全図において同一部には原則として同一符号を付しその繰り返しの説明は省略する。
図1乃至図10を用いて、本発明の第1の実施例における既存の回路資産を用いて高効率に回路を設計する回路設計方法とその装置100について説明する。
[回路データベース]
本実施例で特徴的なことは、従来回路資産(回路図)401を予め、図2に示す回路DB302に登録しておくことである。その登録処理は、例えば図4に示すように、従来回路を構成する既知であって、プリミティブな機能を有する回路単位として切り出した回路構成である回路トポロジを抽出して、回路トポロジDB303に登録する。ここで、抽出した各回路トポロジは、そこに含まれる各回路部品が他の回路部品(ピンの割り当てに互換性があり機能が同じである他部品)と置き換えられるように、回路トポロジ内の回路部品配置位置が空欄(穴あき箇所)としてあるデータとして、抽出した回路トポロジに、識別IDと、名称が付加されて、回路トポロジDB303に登録する。例えば、回路トポロジとしては、反転増幅器、非反転増幅器、I/V変換増幅器、3次アクティブLPFなどである。
回路トポロジの登録と並行して、図4に示す通り、抽出した回路トポロジに含まれる各回路部品は、または、既に回路トポロジは回路トポロジDB303に登録されているのだけれど、その回路トポロジ内の回路部品として置き換え可能と見なせる従来回路中の各回路部品は、ピンの割り当てに互換性があり機能が同じである部品として、更にメーカー等が異なることによって生じる各種性能値の相違によって区分して、それぞれ区分上異なる各回路部品(穴埋め部品)を、識別IDと、名称が付加されて、回路部品DB304に登録する。例えば、回路部品(穴埋め部品)としては、オペアンプIC、差動アンプIC、スイッチ、抵抗などである。
回路トポロジDB303に登録する回路トポロジ、及び回路部品DB304に登録する回路部品(穴埋め部品)はそれぞれ固有の識別IDが付与されるごとく、異なった回路データが登録される。本実施例では、その登録手段は特に特定はしない。予め、従来回路資産(回路図)401から回路トポロジデータ、回路部品データを作成して、回路トポロジDB303、回路部品DB304へダウンロードしておく。
[回路設計装置構成]
図1は、本実施例に係るデータベースを用いて高効率に回路を設計する回路設計装置100の全体の概略構成を示すブロック図である。本実施例による回路設計装置100は、ユーザインタフェース(GUI:Graphical User Interface)101、回路シミュレーション等を実行する演算部201、従来回路資産401から登録された回路DBを保持するオブジェクトデータベース(DB)301、回路DBから候補回路となる組合せ回路を生成する候補回路生成部601から構成される。ユーザインタフェース101からオブジェクトDB301には回路トポロジ・部品選択制御データ502が送られ、反対にオブジェクトDB301からユーザインタフェース101には回路図データ511が送付される。ユーザインタフェース101から演算部201には要求仕様データ501が送られ、反対に演算部201からユーザインタフェース101にはシミュレーション結果504、候補回路シミュレーション結果503が送付される。演算部201からオブジェクトDB301にはシミュレーション結果504が送られ、反対にオブジェクトDB301から演算部201には組合せ回路データ505が送付される。オブジェクトDB301と演算部201で候補回路生成部601を構成する。
図2は図1の概略構成をより詳細に説明する図である。ユーザインタフェース(GUI)101は、要求仕様入力部102、回路トポロジ・部品・解析選択部103、回路トポロジと部品の組合せシミュレーション結果表示部107、最適候補回路およびシミュレーション結果表示部108とから構成される。要求仕様入力部102は、ユーザによって設計する回路の利得や帯域幅などの要求仕様501や解析後にGUIに表示する候補回路数Pなどが入力されるのを受け付ける。回路トポロジ・部品・解析選択部103は、回路トポロジ選択部104と回路部品選択部105とシミュレーション解析選択部106から構成され、回路トポロジ選択部104にて設計する回路の回路トポロジのユーザ選択を受付け、回路部品選択部105にて設計する回路に用いる部品のユーザ選択を受付け、シミュレーション解析選択部106にて設計する回路のシミュレーション解析法(例えばAC解析、DC解析、トランジェント解析、歪解析、ノイズ解析など)のユーザ選択を受付け、回路トポロジ・部品・解析制御信号502を出力する。回路トポロジと部品の組合せシミュレーション結果表示部107は、設計された回路に用いた回路トポロジ・部品・解析502およびシミュレーション結果504を表示する機能を持つ。最適候補回路およびシミュレーション結果表示部108は、設計された回路の中で要求仕様501を満たす回路を指定された候補回路数分と、シミュレーション結果を表示する機能を持つ。
オブジェクトDB301は、回路DB302と組合せ回路DB307から構成され、組合せ回路DB307は、組合せ回路生成部305、シミュレーション結果蓄積部306、シミュレーションセットアップ生成部308より構成される。
回路DB302は、前記したように、従来回路資産(回路図)401を登録した回路トポロジDB303と回路部品DB304から構成される。回路トポロジDB303に登録された回路トポロジデータ、および回路部品DB304に登録された回路部品データは、共に例えばSPICEのネットリスト形式や伝達関数形式等にてデータベース化されている。
ユーザインタフェース101の回路トポロジ・部品・解析選択部103からの回路トポロジ・部品・解析の制御信号502により回路DB302内の回路トポロジと回路部品が選択されて回路トポロジ・部品506のデータ(例えばSPICEのネットリスト)として組合せ回路生成部305に入力される。組合せ回路生成部305では、回路トポロジ・部品506の全組合せの回路を生成して、組合せ回路505のデータ(例えば組合せ回路のSPICEネットリスト)として出力する。シミュレーション結果蓄積部306は組合せ回路305のシミュレーション結果504(例えばAC解析、DC解析、トランジェント解析、歪解析、ノイズ解析など)を組合せ回路505に紐付けて蓄積保存する。
演算部201は、シミュレーション実行部202と結果比較部203から構成される。シミュレーション実行部202では、組合せ回路生成部305から送られてくる組合せ回路505と、あらかじめ設定されているシミュレーションセットアップ(例えばAC解析、DC解析、トランジェント解析、歪解析、ノイズ解析用のセットアップなど)に基づいてシミュレーションを実行し、シミュレーション結果504をそれぞれオブジェクトDB301のシミュレーション結果蓄積部306、ユーザインタフェース101の回路トポロジと部品の組合せシミュレーション結果表示部107、及び演算部201の結果比較部203に送付する。結果比較部203では、ユーザインタフェース101の要求仕様入力部102から受け取った要求仕様501とシミュレーション結果504とを演算比較し、要求仕様501を満たし、要求仕様501に対する余裕度(マージン)が大きいものを候補回路数Pだけ選択して、候補回路シミュレーション結果503として最適候補回路およびシミュレーション結果表示部108に送付して結果表示する。また候補回路のデータ512を回路DB302に送付して記録する。
図3は、図1、2で示した回路設計装置100の物理的な構成を示す図である。本実施例では回路設計装置100には、プロセッサ(CPU)121、メモリ122、補助記憶装置123、及び通信インターフェース(通信I/F)124を有する計算機120が用いられる。この計算機は一例として、パーソナルコンピュータ(PC)等の汎用的な計算機でよい。
プロセッサ121は、メモリ122に格納されたプログラムを実行する。計算機120は複数のプロセッサ121を有していてもよい。メモリ122は、不揮発性の記憶素子であるROM及び揮発性の記憶素子であるRAMを含む。ROMは、不変のプログラム(例えば、BIOS)などを格納する。RAMは、DRAM(Dynamic Random Access Memory)のような高速かつ揮発性の記憶素子であり、プロセッサ121が実行するプログラム及びプログラムの実行時に使用されるデータを一時的に格納する。
補助記憶装置123は、例えば、磁気記憶装置(HDD)、フラッシュメモリ(SSD)等の大容量かつ不揮発性の記憶装置であり、プロセッサ121が実行するプログラム及びプログラムの実行時に使用されるデータを格納する。本実施例では、回路設計支援プログラムが、補助記憶装置123から読み出されて、メモリ122にロードされて、プロセッサ121によって実行されて、各機能部が実現される。
通信インターフェース124は、所定のプロトコルに従って、他の装置との通信を制御するネットワークインターフェース装置である。
計算機120はまた、入力インターフェース(入力I/F)125及び出力インターフェース(出力I/F)128を有する。入力インターフェース125は、キーボード126やマウス127などが接続され、オペレータからの入力を受けるインターフェースである。出力インターフェース128は、ディスプレイ装置129やプリンタなどが接続され、プログラムの実行結果をオペレータが視認可能な形式で出力するインターフェースである。
また、プロセッサ121が実行する回路設計支援プログラム、及び従来回路資産(回路図)401から作成された回路トポロジデータ、回路部品データは、計算機が読み取り可能な記憶メディア又はネットワークを介して計算機120に提供され、非一時的記憶媒体である補助記憶装置123に格納される。計算機が読み取り可能な記憶メディアとは、非一時的なコンピュータ可読媒体で、たとえばCD−ROMやフラッシュメモリなどの、不揮発性のリムーバブルメディアである。このため計算機120は、リムーバブルメディアからデータを読み込むインターフェースを有するとよい。
また、別の実施形態として、各機能部の一部またはすべては、FPGAやASICなどのハードウェアを用いて実装されていてもよい。
図5に回路設計装置100を使用して回路設計を実施するフローチャートを示す。
ステップS101において、設計回路の要求仕様のユーザ入力を受付ける。
ステップS102において、回路トポロジ・回路部品・シミュレーション解析法のユーザ選択を受付ける。
ステップS103において、選択された回路トポロジと回路部品に対する回路ネットリストを回路DB302から選択する。
ステップS104において、回路トポロジと回路部品の組合せ回路を生成する。
ステップS105において、S102で解析法を指定したシミュレーションのセットアップを生成する。
ステップS106において、S104で生成した組合せ回路をS105で生成したシミュレーションセットアップにいれて組合せシミュレーションを実施する。
ステップS108において、シミュレーション結果をオブジェクトDB301に保存する。
ステップS111において、ユーザインタフェース上にシミュレーション結果と組合せ回路を表示する。
ステップS107において、要求仕様とシミュレーション結果を比較し、ステップS109において、要求仕様を満たす候補回路を抽出する。
ステップS110において、オブジェクトDB301に候補回路をDB化する。
ステップS112において、GUI上に候補回路とシミュレーション結果を表示する。
[回路データベースと組合せ回路生成部の構成]
図6は、回路トポロジDB303、回路部品DB304、組合せ回路生成部305の一実施例を示す。回路トポロジDB303は、反転増幅器と非反転増幅器の回路トポロジを記憶していることを図示している。回路トポロジDB303は、増幅器トポロジを例えば図7(a)に示すようなSPICEのネットリストとして記憶しており、オペアンプ部品が繋がる箇所は入出力端子のみで部品が接続されておらず(穴あき箇所:X_U5 1 2 3 VP VN OPA_open)、周辺回路のみにより構成されている。入力端子は例としてネットリスト上で反転入力を1、非反転入力を2、出力を3、+電源をVP、-電源をVNとし、回路トポロジの入力端子はin、出力端子はoutとしている。
回路部品DB304は、穴あき箇所に挿入する穴埋め部品と回路トポロジに追加する追加部品を例えばSPICEのネットリストを例えば図7(b)、図7(c)に示すように記憶している。穴埋め部品はオペアンプICのOPA aとOPA bの2個であり、それぞれ回路トポロジの端子番号に合わせて、例えばネットリスト上で反転入力を1、非反転入力を2、出力を3としている。追加部品は抵抗Rcの1個を例として示しており、回路トポロジの出力端子outに接続するため例えば図7(c)に示すネットリストの抵抗の一方の端子をout、他方の端子を4としている。
ユーザインタフェース(GUI)101から、ユーザが選択した上記2種類の回路トポロジと、2種類の穴埋め部品と、1個の追加部品の選択情報が回路DB部302へ送られ、回路トポロジDB303、および回路部品DB304から読み出されたネットリストが組合せ回路生成部305へ送られて、以下の組合せ回路生成処理が実行される。
組合せ回路生成部305では、2種類の回路トポロジのそれぞれの穴あき箇所に端子番号をそろえて2種類の穴埋め部品を挿入した組合せの回路4種類(2×2=4)と、さらにその4種類の回路に追加部品である出力抵抗Rcを端子番号をそろえて挿入した回路4種類の計8種類(2×2+2×2×1=8)の回路を生成する。なお、追加部品は回路トポロジの出力部に接続されるため、接続後に例えばネットリスト上で回路トポロジの出力となる端子4を端子outに変更する。
このように回路トポロジDB303の回路トポロジにL個、回路部品DB304の穴埋め部品にM個、追加部品にN個ある場合、生成される組合せ回路数は(L×M+L×M×N)個となる。但し、追加部品として回路トポロジのin端子に追加される入力抵抗などの部品がO個ある場合は生成される組合せ回路数は(L×M+L×M×N+L×M×O+L×M×N×O)個となるなど、追加部品の数や接続箇所によって生成される組合せ回路数は変わってくる。いずれにしても本実施例(図6)で示したように全組合せについて回路図および例えばSPICEのネットリストを生成する。
図8には、回路トポロジDB303、回路部品DB304のその他の実施例とシミュレーションセットアップ生成部308の実施例を示す。図6の実施例では回路トポロジDB303の回路トポロジは増幅回路の1段回路であったが、回路トポロジは多段回路であっても良いし、増幅回路と機能の異なる回路が入ってもよい。図8の例では4段回路であり、増幅器に加えて機能の異なるフィルタ(LPF)が入っており、使用する部品はそれぞれ穴あきとなっている。
回路部品DB304は、穴埋め部品として増幅器に加えてフィルタ部品を記憶していてもよいし、追加部品は例えば非反転OPAMPのように、増幅回路があっても良い。また本実施例では回路トポロジは増幅器とフィルタだけであったがこれに限るものではなく、スイッチや減衰器、加算器など様々な回路であっても良い。
シミュレーションセットアップ生成部308は、組合せ回路の構成やユーザインタフェースで指定した解析法の種類により自動的に生成されるものであり、信号源と駆動電源と負荷と、及び電流や電圧を測定するプローブから少なくとも構成され、本実施例ではSingle出力の場合(セットアップA)と、差動出力の場合(セットアップB)とを例として記載しているが、シミュレーションセットアップはこれに限るものではない。
[回路トポロジ・部品・解析選択部103と回路トポロジと部品の組合せシミュレーション結果表示部107の構成]
図9に、GUI上の回路トポロジ・部品・解析選択部103がディスプレイ装置129画面上に表示する画面の構成例を示す。
回路トポロジ選択部104が表示する画面は、増幅器トポロジを選択する画面例を示しており、反転増幅器、非反転増幅器、I/V(電流電圧)変換増幅器、差動増幅器などがGUI上にて選択できるようになっている。
回路部品選択部105が表示する画面は、回路トポロジの穴あき箇所に挿入する穴埋め部品と回路トポロジに追加する追加部品を選択する画面例を示しており、穴埋め部品はOPAa、OPAb、OPAc、OPAdの4種類が、追加部品は出力抵抗50Ω,100Ω,入力抵抗50Ω,100Ω,が選択できる構成となっている。
シミュレーション解析選択部106が表示する画面は、DC解析、AC解析などの解析法選択とともに、シミュレーションの詳細設定(例えば駆動電源電圧範囲、周波数範囲、負荷インピーダンス、電圧電流を観察するプローブ位置など)も可能としている。
それぞれ回路トポロジや部品や解析を選択する場合は、選択する回路トポロジや部品の箇所にチェックマークを入れるなど、ユーザに分かり易い表示とする。図9に示す一例として、回路トポロジ選択部104では、反転増幅器と非反転増幅器を選択し、回路部品選択部105では穴埋め部品としてOPAa、OPAb、OPAc、OPAdと追加部品としてダンピング抵抗(dump R)用の出力抵抗50Ωを選択する。この場合、全部で(回路トポロジ種類2×OPAMP種類4+トポロジ種類2×OPAMP種類4×出力抵抗種類1)=16種類の組合せ回路が生成され、それぞれAC解析とDC解析を行うと32種類のシミュレーション結果が得られることになる。
回路トポロジ・部品・解析選択部103は、GUI上でユーザの選択、設定入力を受付けて、回路トポロジ・部品・解析情報502を、オブジェクトDB301の回路DB302へ送る。
図10に、GUI上の回路トポロジと部品の組合せシミュレーション結果表示部107がディスプレイ装置129画面上にシミュレーション結果を表示する表示例として、サブバーストチャートを用いた例を示す。最内周に回路トポロジとして反転増幅器と非反転増幅器を配置し、外側に向かって使用するOPAMP4種類を配置し、次に出力抵抗(dump R)の有り/無しを配置し、最外周に解析結果としてAC解析とDC解析を配置することで、全32種類のシミュレーション結果が最外周に配置される。これをカーソルにて例えば非反転増幅、OPAd、出力抵抗(dump R)有り、AC解析とたどり、AC解析のところにカーソルを止めるとシミュレーション結果が表示される。このような表示とすることで、回路構成ごとの特性をユーザが容易に見ることが出来て、どの特性が良いかを素早く判断することが可能となり、設計時間の短縮の効果がある。本実施例はGUIの一例であり、例えばサブバーストチャートの回路トポロジや部品の配置はこれに限るものではない。
なお、本実施例では回路トポロジと回路部品は予めユーザインタフェース上にて指定し、指定した組合せのみについて組合せ回路生成とシミュレーションを実施したが、回路DB302にある回路トポロジと回路部品の全組合せについて、電源起動時などに自動的にシミュレーションを実施して組合せ回路DB307に結果と組合せ回路を保存しておき、ユーザが設計時にユーザインタフェースで指定した組合せについて、組合せ回路DB307から該当する組合せ回路とシミュレーション結果を読み出す手法でも良い。
以上、本実施例によれば、既存の回路資産を効率的にデータベース化することで、高効率に活用できるようになり、与えられた回路仕様に対して最適な回路構成案を自動・半自動生成でき、設計・検証の短TAT・高効率化を実現できる。
また、本実施例によれば、既存の回路設計資産からDBを容易に作成し、ユーザインタフェース上で回路トポロジと部品を組み合わせて最適な回路構成案を自動又は半自動で生成するので、設計者の習熟度に拘わらずに最適な回路構成案を生成することができる。
図11乃至図13、図16乃至図19を用いて、本発明の第2の実施形態における既存の回路資産を用いて高効率に回路を設計する回路設計方法とその装置について説明する。
[装置構成]
図11は、本実施例に係るデータベースを用いて高効率に回路を設計する回路設計装置150の全体の概略構成を示すブロック図である。本実施例による回路設計装置150は、回路段数が多く、回路種類も多い多段回路の設計にも容易に対応するための回路設計装置である。ユーザインタフェース(GUI:Graphical User Interface)101、候補回路生成ブロック602、多段組合せ回路DB701から構成される。
候補回路生成ブロック602は、実施例1(図1)における候補回路生成部601に相当するN段の候補回路生成部601−1〜601−Nにより構成される。ユーザインタフェース101(GUI)から送られるN段の回路トポロジ・部品選択制御データ502はそれぞれN段の候補回路生成部601−1〜601−Nに入力され、同じくユーザインタフェース101から送られるN段の回路仕様データ507−1〜507−NはそれぞれN段の候補回路生成部601−1〜601−Nに入力される。それぞれの候補回路生成部ではシミュレーションを実行して1個あるいは複数個の候補回路を抽出して、これらの候補回路は候補回路データ512として多段組合せ回路DB701に送られる。各候補回路生成部のシミュレーション結果504はユーザインタフェース101に送られて表示される。
実施例として、段数N=4、1段目回路は4個、2〜4段目回路はそれぞれ1個の候補回路を生成した場合は、候補回路データ512は4+1+1+1=7個の回路データとなる。多段組合せ回路DB701では、1段目から4段目までの組合せ回路を生成する。上記の例の場合は、4×1×1×1=4種類の組合せ回路が生成され、その4種類の回路のシミュレーションを実行し、シミュレーション結果とユーザインタフェース101より送られる要求仕様501を比較する。比較結果から性能の良い順にあらかじめ指定された候補回路数Pの組合せ回路を選択し、候補回路・Sim結果・回路図データ510としてユーザインタフェース101に送付し、ユーザインタフェース上にて表示する。
図12は図11の概略構成をより詳細に説明する図である。本実施例では説明のため、N=4の4段構成の回路を例として説明する。GUI101は、要求仕様入力部102、4段構成のため要求仕様を単段の回路仕様に分けて入力する回路仕様入力部109−1〜109−4、回路トポロジ・部品・解析選択部103−1〜103−4のそれぞれ4つ、最適候補回路およびシミュレーション結果表示部108からなる。なおN段構成の場合は回路仕様入力部と回路トポロジ・部品・解析選択部はそれぞれN個となる。
要求仕様入力部102は、ユーザによって入力される設計する回路の利得や帯域幅などの要求仕様501を受付ける。回路仕様入力部109−1〜109−4は、要求仕様入力部102が受付けた要求仕様501を4段構成とする場合の各段の回路の利得や帯域幅などの回路仕様507−1〜507−4に分けて受付ける。
回路トポロジ・部品・解析選択部103−1〜103−4は、設計する各段の回路の回路トポロジと、設計する回路に用いる部品、及び設計する回路のシミュレーション解析法をユーザが選択するのを受付け、各段の回路トポロジ・部品・解析選択の制御信号502−1〜502−4を出力する。
回路トポロジと部品の組合せシミュレーション結果表示部107は、それぞれ設計された4段の回路に用いた回路トポロジ・部品502−1〜4およびシミュレーション結果504−1〜4を表示する機能を持ち、最適候補回路およびシミュレーション結果表示部108は、後述する4段の個別回路を組み合わせて設計された回路の中で、要求仕様501を満たす回路およびシミュレーション結果を表示する機能を持つ。
候補回路生成ブロック602は、設計回路の段数(N=4)個構成された候補回路生成部601−1〜601−4から構成される。候補回路生成部601−1〜601−4は、それぞれ実施例1(図2)に示したオブジェクトDB301と演算部201から構成され、図2で説明した候補回路生成部601と同様の動作をする。
回路DB302−1〜302−4は、例えば増幅器データベース、フィルタDB、スイッチDB、減衰器データベースのように、記憶する回路トポロジの機能が異なったDB構成(例えば例として、回路DB302−1、302−2、302−4は増幅器データベース、回路DB302−3はフィルタデータベースなど。)であっても良いし、様々な回路機能が入った同じデータベースであっても良い。
候補回路生成部601−1〜601−4には、各段の回路仕様データ507−1〜507−4が入力され、内部でのシミュレーション結果504と比較して候補回路512−1〜512−4を出力(例えば実施例として、1段目候補回路は4個、2〜4段目候補回路はそれぞれ1個の候補回路を生成した場合は、候補回路データ512−1〜512−4はそれぞれ4個、1個、1個、1個の回路データとなる。)し、多段組合せ回路DB701にそれぞれ入力される。
多段組合せ回路DB701は、多段組合せ回路生成部702、演算部703、及び候補回路DB704から構成される。
多段組合せ回路生成部702は、候補回路512−1〜512−4のそれぞれの回路の組合せ回路を生成する。上記の実施例の場合は、4×1×1×1=4種類の組合せ回路が生成され、多段組合せ回路データ509として演算部703に入力される。
演算部703は、入力された4種類の回路のシミュレーションを実行し、シミュレーション結果とユーザインタフェース101より送られる要求仕様501を比較する。比較結果から要求仕様を満たし性能の良い順に予め指定された候補回路数Pの多段組合せ回路の候補回路を抽出し、候補回路513を候補回路DB704に記憶して、候補回路・Sim結果・回路図データ510としてユーザインタフェース101に送付し、ユーザインタフェース上にて表示する。
図13に回路設計装置150を使用して回路設計を実施するフローチャートを示す。
ステップS201において、設計回路の要求仕様、回路の段数N、候補回路数Pのユーザ入力を受付ける。
ステップS202において、要求仕様をN段の回路仕様に分けてユーザ入力を受付ける。
ステップS203において、各段ごとの回路トポロジ・部品・シミュレーション解析法のユーザ選択を受付ける。
ステップS204において、各段ごとの回路仕様を満たす候補回路を生成する。候補回路生成部での処理は、図5のS103〜S107,S109にて示した処理内容と同一である。
ステップS205において、各段で生成した候補回路からN段の組合せ回路を生成する。
ステップS206において、S203で解析法を指定したシミュレーションセットアップを生成する。
ステップS207において、N段の組合せ回路のシミュレーションを実施する。
ステップS209において、シミュレーション結果を保存する。
ステップS208において、要求仕様とシミュレーション結果を比較する。
ステップS210において、要求仕様を満たし性能の良い順に予め指定された候補回路数Pの候補回路を抽出する。
ステップS211において、抽出した候補回路をデータベース化する。
ステップS212において、GUI上で候補回路とシミュレーション結果を表示する。なお、GUI上で、S204で得られる各段の候補回路とシミュレーション結果や、S209のN段組合せのシミュレーション結果やN段回路を合わせて表示することもできる。
図14に第2の実施形態の派生実施例である第3の実施形態を示す。基本構成は第2の実施例の図12の構成と同じであるが、候補回路生成ブロック602を単一の候補回路生成部としており、N段の回路トポロジ・部品選択データ502−1〜502−4を全て候補回路生成ブロック602に入力する。回路トポロジ・部品選択データ502−1〜502−4を同時に処理しても良いし、時分割で回路トポロジ・部品選択データ502−1から502−4まで順次処理しても良い。その他の構成、動作は図12の第2の実施例と同一である。
図15に本実施例のフローチャートを示す。第2の実施例の図13のフローチャートと比べて、ステップS204をステップS213と変えた以外は同一である。ステップS213において、各段ごとの候補回路を時分割動作にて生成する。内部の動作は、1段目から4段目まで各段において順次第1の実施例の図5のフローチャートのS103〜S107,S109にて示した処理内容と同一処理を繰り返し行い、S205にて各段で生成した候補回路からN段の組合せ回路を生成する。
[GUIの要求仕様、候補回路数、回路トポロジ・部品・解析法の選択入力画面例]
図16に、実施例2、及び実施例3におけるGUI101上の要求仕様入力部102が表示する画面例、候補回路数入力画面例、回路仕様入力部109−1〜109−4が表示する画面例、回路トポロジ・部品・解析選択部103−1〜103−4が表示する画面例を示す。
要求仕様は設計全体回路の要求仕様、例えばノイズ、帯域幅、利得などとともに、これを実現するための回路段数を入力する。また、結果としてGUIに表示する候補回路数P=1を入力する。指定した回路段数(例として4段)分の回路仕様を入力するとともに、各段にて使用する回路トポロジと穴埋め部品、追加部品の指定を行う。例として、1段目は回路トポロジは増幅器DBから非反転増幅器を選び、穴埋め部品としてはOPAa、OPAb、OPAc、OPAdを選択し、2段目は回路トポロジは増幅器DBから非反転増幅器を選び、穴埋め部品としてはOPAb、OPAcを選択し、3段目は回路トポロジはフィルタDBからLPF(低域通過フィルタ)を選び、穴埋め部品としてはLPFa、LPFbを選択し、4段目は回路トポロジは増幅器DBから差動増幅器を選び、穴埋め部品としてはOPABa、OPABbを選択している。シミュレーション解析法はAC解析とノイズ解析を選択している。それぞれ回路トポロジや部品や解析法を選択する場合は、選択する解析トポロジや部品の箇所にチェックマークを入れるなど、ユーザに分かり易い表示とする。
図17に、以上の設定を行った場合の実施例2の候補回路生成部601−1〜601−4の実施例を示す。候補回路生成部1(601−1)は、回路トポロジは非反転増幅器、穴埋め部品は4種類のOPAMPのそれぞれのネットリストを組み合わせて4種類の組合せ回路を構成する。候補回路生成部2(601−2)は、回路トポロジは非反転増幅器、穴埋め部品は2種類のOPAMPのそれぞれのネットリストを組み合わせて2種類の組合せ回路を構成する。候補回路生成部3(601−3)は、回路トポロジはフィルタ、穴埋め部品は2種類のLPFのそれぞれのネットリストを組み合わせて2種類の組合せ回路を構成する。候補回路生成部4(601−4)は、回路トポロジは差動増幅器、穴埋め部品は2種類のOPAMPのそれぞれのネットリストを組み合わせて2種類の組合せ回路を構成する。
各候補回路生成部601−1〜601−4における各組合せ回路のシミュレーションにより、回路仕様507−1〜507−4を満たす回路トポロジ+穴埋め部品の組合せ回路は、候補回路生成部1(601−1)は4種類を出力し、候補回路生成部601−2〜4は1種類を出力すると本実施例では想定する。
各候補回路生成部601−1〜601−4から出力された候補回路データ512−1〜512−4を入力した多段組合せ回路生成部702が生成する多段組合せ回路は、図17に示す4種類(1段目のOPAMPのみがOPAa,OPAb,OPAc,OPAdの4種類)となる。
それぞれ組合せ回路A1,A2,A3,A4として演算部703にてシミュレーションを行った例を図18に示す。組合せ回路A3はノイズと帯域で要求仕様未達であり、組合せ回路A2は利得で要求仕様未達であるため、組合せ回路A1とA4から候補1つを選択する。ここでは回路案Akの評価指標E(Ak)を以下の数1式を用いて計算する。
(数1) E(Ak)= ΣWx・|Ak(x)-O(x))|
ここで、Wx:各性能の重み(ΣWx=1.0, ユーザが指定可)、x=1はノイズ、X=2は帯域幅、X=3は利得を表しており、Ak(x)は回路案の性能、O(x)は要求仕様を示す。
評価指標E(Ak)が大きいほど回路マージンが大きいことを表しており、E(Ak)の大小を組合せ回路A1とA4で比較した。この結果、組合せ回路A1のマージンが大きく、回路案(多段組合せ回路の候補回路)出力として組合せ回路A1の回路図とシミュレーション結果をユーザインタフェース101上の最適候補回路およびシミュレーション結果表示部108に表示する。
図19に、組合せ回路A1,A2,A3,A4のノイズと帯域と利得のSPICEを用いたシミュレーション結果を示す。
以上、本実施例によれば、既存の回路資産を効率的にデータベース化することで、高効率に活用できるようになり、与えられた回路仕様に対して最適な回路構成案を自動・半自動生成でき、設計・検証の短TAT・高効率化を実現できる。
また、本実施例によれば、既存の回路設計資産からDBを容易に作成し、ユーザインタフェース上で回路トポロジと部品を組み合わせて最適な回路構成案を自動又は半自動で生成するので、設計者の習熟度に拘わらずに最適な回路構成案を生成することができる。
以上、本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
100・・回路設計装置
101・・ユーザインタフェース(GUI:Graphical User Interface)
102・・要求仕様入力部
103・・回路トポロジ・部品・解析選択部
104・・回路トポロジ選択部
105・・回路部品選択部
106・・シミュレーション解析選択部
107・・回路トポロジと部品の組合せシミュレーション結果表示部
108・・最適候補回路およびシミュレーション結果表示部
109−1〜4・・回路仕様入力部1〜4
150・・実施例2、3の回路設計装置
201・・演算部
202・・シミュレーション実行部
203・・結果比較部
301・・オブジェクトデータベース
302・・回路DB
303・・回路トポロジDB
304・・回路部品DB
305・・組合せ回路生成部
306・・シミュレーション結果蓄積部
307・・組合せ回路DB
308・・シミュレーションセットアップ生成部
401・・従来回路資産
501・・要求仕様
502・・回路トポロジ・部品・解析(制御信号)
503・・候補回路シミュレーション結果
504・・シミュレーション結果
505・・組合せ回路
506・・回路トポロジ・部品
507−1〜N・・回路仕様
509・・多段組合せ回路
510・・候補回路・Sim結果・回路図
511・・回路図
512・・候補回路
513・・候補回路
601・・候補回路生成部
601−1〜4・・候補回路生成部1〜4
602・・候補回路生成ブロック
701・・多段組合せ回路DB
702・・多段組合せ回路生成部
703・・演算部
704・・候補回路DB

Claims (11)

  1. 従来回路資産より、プリミティブな機能を有する回路単位である回路トポロジを抽出して、その中に含まれる回路部品の配置位置を穴あき箇所とする回路トポロジデータを登録した回路トポロジDBと、
    前記回路トポロジの穴あき箇所に置き換え可能なピンの割り当てに互換性があり機能が同じである各回路部品を登録した回路部品DBと、
    ユーザが設計対象回路の要求仕様を入力、及び、回路トポロジ、回路部品、シミュレーション解析法を選択、指示した情報を受付けるユーザインタフェースと、
    ユーザが選択、指示した回路トポロジ、回路部品の各情報より前記回路トポロジDB、および前記回路部品DBを検索して、該当する回路トポロジデータ、回路部品データを読み出し、それらのデータより組合せ回路データを生成する組合せ回路生成部と、
    前記生成された各組合せ回路のシミュレーションを実行するシミュレーション実行部と、
    前記シミュレーション結果と前記要求仕様とを比較して、前記要求仕様を満たす組合せ回路を設計対象の候補回路とする結果比較部と、
    を備えたことを特徴とする回路設計装置。
  2. 前記結果比較部は、各組合せ回路のシミュレーション結果と前記要求仕様とを比較して、前記要求仕様を満たし、かつ前記要求仕様に対する余裕度が大きい組合せ回路をユーザが指定した候補回路数だけ選択して、設計対象の候補回路となし、
    前記ユーザインタフェースは、前記結果比較部が選択した候補回路とシミュレーション結果をユーザインタフェース上に表示することを特徴とする請求項1に記載の回路設計装置。
  3. 前記組合せ回路生成部は、読み出された回路トポロジデータに対して、その穴あき箇所に置き換え可能な全ての読み出された回路部品データの組合せにおいて、互いに異なる全ての組合せ通りに従って、全ての組合せ回路データを生成することを特徴とする請求項1に記載の回路設計装置。
  4. 前記回路トポロジDBは、各回路トポロジデータを、識別ID、名称、及び回路が穴あき箇所の回路部品が接続されていないネットリスト形式、または伝達関数形式のデータにより構成して登録していることを特徴とする請求項1に記載の回路設計装置。
  5. 前記回路部品DBは、各回路部品データを、識別ID、名称、及び回路部品がネットリスト形式、または伝達関数形式のデータにより構成して登録していることを特徴とする請求項1に記載の回路設計装置。
  6. 前記ユーザインタフェースが、設計対象回路が複数段数の回路トポロジで構成される場合に、設計対象回路の要求仕様と、各段の回路仕様に分けてユーザ入力を受付け、及び各段の回路トポロジ、回路部品を選択、指示する画面構成を表示して、ユーザの選択、指示入力を受付け、
    候補回路生成部が各段の回路トポロジ対応に複数個生成され、
    各段対応の候補回路生成部の中の組合せ回路生成部が、ユーザが選択、指示した各段の回路トポロジ、回路部品の各データより各段の組合せ回路データを生成し、
    各段対応の候補回路生成部の中のシミュレーション実行部が、各段対応に生成された各組合せ回路のシミュレーションを実行し、
    各段対応の候補回路生成部の中の結果比較部が、各段対応に実行されたシミュレーション結果と各段の回路仕様とを比較して、前記回路仕様を満たす各段対応の組合せ回路を設計対象の各段の候補回路として出力し、
    前記各候補回路生成部から出力された各段の候補回路を入力して、多段組合せ回路を生成する多段組合せ回路生成部と、
    前記生成された各多段組合せ回路のシミュレーションを実行し、前記各多段組合せ回路のシミュレーション結果と前記要求仕様とを比較して、前記要求仕様を満たす多段組合せ回路を設計対象の候補回路とする演算部と、
    を更に備えたことを特徴とする請求項1に記載の回路設計装置。
  7. 前記ユーザインタフェースが、設計対象回路が複数段数の回路トポロジで構成される場合に、設計対象回路の要求仕様と、各段の回路仕様に分けてユーザ入力を受付け、及び各段の回路トポロジ、回路部品を選択、指示する画面構成を表示して、ユーザの選択、指示入力を受付け、
    各段の回路トポロジ、回路部品の選択データより各段の候補回路を生成する単一の候補回路生成部が生成され、
    前記候補回路生成部の中の組合せ回路生成部が、ユーザが選択、指示した各段の回路トポロジ、回路部品の各データより各段の組合せ回路データを生成し、
    前記候補回路生成部の中のシミュレーション実行部が、前記生成された各段の各組合せ回路のシミュレーションを実行し、
    前記候補回路生成部の中の結果比較部が、各段の各組合せ回路のシミュレーション結果と前記各段の回路仕様とを比較して、前記各段の回路仕様を満たす組合せ回路を設計対象の各段の候補回路として出力し、
    前記候補回路生成部から出力された各段の候補回路を入力して、多段組合せ回路を生成する多段組合せ回路生成部と、
    前記生成された各多段組合せ回路のシミュレーションを実行し、前記各多段組合せ回路のシミュレーション結果と前記要求仕様とを比較して、前記要求仕様を満たす多段組合せ回路を設計対象の候補回路とする演算部と、
    を更に備えたことを特徴とする請求項1に記載の回路設計装置。
  8. 従来回路資産より、プリミティブな機能を有する回路単位である回路トポロジを抽出して、その中に含まれる回路部品の配置位置を穴あき箇所とする回路トポロジデータを登録した回路トポロジDBと、及び
    前記回路トポロジの穴あき箇所に置き換え可能なピンの割り当てに互換性があり機能が同じである各回路部品を登録した回路部品DBとを備え、
    ユーザにユーザインタフェースを提示して、ユーザから設計対象回路の要求仕様の入力、及び、回路トポロジ、回路部品、シミュレーション解析法を選択、指示する情報を受付ける工程と、
    ユーザが選択、指示した回路トポロジ、回路部品の各情報より前記回路トポロジDB、および前記回路部品DBを検索して、該当する回路トポロジデータ、回路部品データを読み出し、それらのデータより組合せ可能な全ての組合せ回路データを生成する工程と、
    前記生成された各組合せ回路のシミュレーションを実行する工程と、
    前記シミュレーション結果と前記要求仕様とを比較して、前記要求仕様を満たす組合せ回路を設計対象の候補回路とする工程と、
    を有することを特徴とする回路設計方法。
  9. 請求項8に記載の回路設計方法において、
    前記要求仕様を満たす組合せ回路を設計対象の候補回路とする工程は、各組合せ回路のシミュレーション結果と前記要求仕様とを比較して、前記要求仕様を満たし、かつ前記要求仕様に対する余裕度が大きい組合せ回路をユーザが指定した候補回路数だけ選択して、設計対象の候補回路とする工程であり、
    前記選択した候補回路とシミュレーション結果をユーザインタフェース上に表示する工程を更に有することを特徴とする回路設計方法。
  10. ユーザインタフェースが、設計対象回路が複数段数の回路トポロジで構成される場合に、設計対象回路の要求仕様と、各段の回路仕様に分けてユーザ入力を受付け、及び各段の回路トポロジ、回路部品を選択、指示する画面構成を表示して、ユーザの選択、指示入力を受付ける工程と、
    候補回路生成部を各段の回路トポロジ対応に複数個生成する工程と、
    各段対応の候補回路生成部の中の組合せ回路生成部が、ユーザが選択、指示した各段の回路トポロジ、回路部品の各データより各段の組合せ回路データを生成する工程と、
    各段対応の候補回路生成部の中のシミュレーション実行部が、各段対応に生成された各組合せ回路のシミュレーションを実行する工程と、
    各段対応の候補回路生成部の中の結果比較部が、各段対応に実行されたシミュレーション結果と各段の回路仕様とを比較して、前記回路仕様を満たす各段対応の組合せ回路を設計対象の各段の候補回路として出力する工程と、
    多段組合せ回路生成部が、前記各候補回路生成部から出力された各段の候補回路を入力して、多段組合せ回路を生成する工程と、
    演算部が、前記生成された各多段組合せ回路のシミュレーションを実行し、前記各多段組合せ回路のシミュレーション結果と前記要求仕様とを比較して、前記要求仕様を満たす多段組合せ回路を設計対象の候補回路とする工程と、
    を更に有することを特徴とする請求項8に記載の回路設計方法。
  11. ユーザインタフェースが、設計対象回路が複数段数の回路トポロジで構成される場合に、設計対象回路の要求仕様と、各段の回路仕様に分けてユーザ入力を受付け、及び各段の回路トポロジ、回路部品を選択、指示する画面構成を表示して、ユーザの選択、指示入力を受付ける工程と、
    各段の回路トポロジ、回路部品の選択データより各段の候補回路を生成する単一の候補回路生成部を生成する工程と、
    前記候補回路生成部の中の組合せ回路生成部が、ユーザが選択、指示した各段の回路トポロジ、回路部品の各データより各段の組合せ回路データを生成する工程と、
    前記候補回路生成部の中のシミュレーション実行部が、前記生成された各段の各組合せ回路のシミュレーションを実行する工程と、
    前記候補回路生成部の中の結果比較部が、各段の各組合せ回路のシミュレーション結果と前記各段の回路仕様とを比較して、前記各段の回路仕様を満たす組合せ回路を設計対象の各段の候補回路として出力する工程と、
    多段組合せ回路生成部が、前記候補回路生成部から出力された各段の候補回路を入力して、多段組合せ回路を生成する工程と、
    演算部が、前記生成された各多段組合せ回路のシミュレーションを実行し、前記各多段組合せ回路のシミュレーション結果と前記要求仕様とを比較して、前記要求仕様を満たす多段組合せ回路を設計対象の候補回路とする工程と、
    を更に有することを特徴とする請求項8に記載の回路設計方法。
JP2019058982A 2019-03-26 2019-03-26 回路設計装置および回路設計方法 Active JP7269564B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019058982A JP7269564B2 (ja) 2019-03-26 2019-03-26 回路設計装置および回路設計方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019058982A JP7269564B2 (ja) 2019-03-26 2019-03-26 回路設計装置および回路設計方法

Publications (2)

Publication Number Publication Date
JP2020160754A true JP2020160754A (ja) 2020-10-01
JP7269564B2 JP7269564B2 (ja) 2023-05-09

Family

ID=72643452

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019058982A Active JP7269564B2 (ja) 2019-03-26 2019-03-26 回路設計装置および回路設計方法

Country Status (1)

Country Link
JP (1) JP7269564B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08137928A (ja) * 1994-11-07 1996-05-31 Toshiba Corp 電子回路設計支援装置
JP2009122718A (ja) * 2007-11-09 2009-06-04 Fujitsu Ltd Cadシステム及びプログラム
JP2018005436A (ja) * 2016-06-30 2018-01-11 株式会社日立製作所 回路設計装置及びそれを用いた回路設計方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08137928A (ja) * 1994-11-07 1996-05-31 Toshiba Corp 電子回路設計支援装置
JP2009122718A (ja) * 2007-11-09 2009-06-04 Fujitsu Ltd Cadシステム及びプログラム
JP2018005436A (ja) * 2016-06-30 2018-01-11 株式会社日立製作所 回路設計装置及びそれを用いた回路設計方法

Also Published As

Publication number Publication date
JP7269564B2 (ja) 2023-05-09

Similar Documents

Publication Publication Date Title
US7533358B2 (en) Integrated sizing, layout, and extractor tool for circuit design
CN106295983A (zh) 电力营销数据可视化统计分析方法及系统
JP2006209590A (ja) 電磁界解析装置および解析方法、ならびに解析プログラム
JP6668182B2 (ja) 回路設計装置及びそれを用いた回路設計方法
US7424690B2 (en) Interconnect integrity verification
CN104834759B (zh) 电子设计的实现方法和装置
US20010044928A1 (en) Method and apparatus for building a simulator
WO2020095362A1 (ja) 設計支援装置、設計支援方法および機械学習装置
CN111652468A (zh) 业务流程的生成方法、装置、存储介质及计算机设备
WO2022267010A1 (zh) 一种电路设计方法以及相关设备
JP4648386B2 (ja) 設計支援装置、設計支援方法、設計支援プログラム
US8924871B2 (en) GUI evaluation system, GUI evaluation method, and GUI evaluation program
WO2001084407A1 (fr) Systeme, dispositif et procede de simulation d'informations environnementales et support enregistre
JP7269564B2 (ja) 回路設計装置および回路設計方法
US9317638B1 (en) Polymorphic circuit simulation system
KUBAŘ et al. A Powerful Optimization Tool for Analog Integrated Circuits Design.
CN114116449B (zh) 一种自动化测试用例的参数化方法、装置及电子设备
JP5239970B2 (ja) リーク電流算出プログラム、リーク電流算出装置及びリーク電流算出方法
JP6639749B1 (ja) 検索装置、検索方法および機械学習装置
US8131521B1 (en) Block specific harmonic balance analysis system
US20160224700A1 (en) Method for Determining the Sizing of the Transistors of an Analog Circuit
JP5500882B2 (ja) 交流回路シミュレーション装置、交流回路シミュレーション方法、およびプログラム
JP2019219812A (ja) 情報処理装置、部品選定方法および部品選定プログラム
US11301612B1 (en) Method and apparatus for predicting electrical values in electronic circuits
JP2014191540A (ja) 設計支援装置、設計支援方法および設計支援プログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230410

R150 Certificate of patent or registration of utility model

Ref document number: 7269564

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150