JP2020160754A - 回路設計装置および回路設計方法 - Google Patents
回路設計装置および回路設計方法 Download PDFInfo
- Publication number
- JP2020160754A JP2020160754A JP2019058982A JP2019058982A JP2020160754A JP 2020160754 A JP2020160754 A JP 2020160754A JP 2019058982 A JP2019058982 A JP 2019058982A JP 2019058982 A JP2019058982 A JP 2019058982A JP 2020160754 A JP2020160754 A JP 2020160754A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- stage
- candidate
- topology
- simulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 44
- 238000004088 simulation Methods 0.000 claims abstract description 136
- 238000013461 design Methods 0.000 claims abstract description 110
- 238000004458 analytical method Methods 0.000 claims abstract description 66
- 238000004364 calculation method Methods 0.000 claims description 18
- 238000012546 transfer Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 25
- 230000006870 function Effects 0.000 description 17
- 238000003860 storage Methods 0.000 description 16
- 235000013599 spices Nutrition 0.000 description 8
- 238000012795 verification Methods 0.000 description 5
- 230000003321 amplification Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000001052 transient effect Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Images
Abstract
Description
例えば図20(A)と図20(B)はオペアンプを用いた簡単な増幅回路図であって双方とも非反転増幅、反転増幅、非反転増幅の同じ構成であるが、左側の第1段目の非反転増幅の部品はピンの割り当てに互換性があり仕様、機能が同じ部品であるが、メーカーが異なり、種々の性能にも差異があることから異なる部品と判定されて、両回路は別回路として一元的にデータベースに登録される。
ここでは課題を簡単に説明するため、単純化した例を示しているが、実際の回路設計においては、これより複雑かつ膨大な量の回路がある。
本実施例で特徴的なことは、従来回路資産(回路図)401を予め、図2に示す回路DB302に登録しておくことである。その登録処理は、例えば図4に示すように、従来回路を構成する既知であって、プリミティブな機能を有する回路単位として切り出した回路構成である回路トポロジを抽出して、回路トポロジDB303に登録する。ここで、抽出した各回路トポロジは、そこに含まれる各回路部品が他の回路部品(ピンの割り当てに互換性があり機能が同じである他部品)と置き換えられるように、回路トポロジ内の回路部品配置位置が空欄(穴あき箇所)としてあるデータとして、抽出した回路トポロジに、識別IDと、名称が付加されて、回路トポロジDB303に登録する。例えば、回路トポロジとしては、反転増幅器、非反転増幅器、I/V変換増幅器、3次アクティブLPFなどである。
図1は、本実施例に係るデータベースを用いて高効率に回路を設計する回路設計装置100の全体の概略構成を示すブロック図である。本実施例による回路設計装置100は、ユーザインタフェース(GUI:Graphical User Interface)101、回路シミュレーション等を実行する演算部201、従来回路資産401から登録された回路DBを保持するオブジェクトデータベース(DB)301、回路DBから候補回路となる組合せ回路を生成する候補回路生成部601から構成される。ユーザインタフェース101からオブジェクトDB301には回路トポロジ・部品選択制御データ502が送られ、反対にオブジェクトDB301からユーザインタフェース101には回路図データ511が送付される。ユーザインタフェース101から演算部201には要求仕様データ501が送られ、反対に演算部201からユーザインタフェース101にはシミュレーション結果504、候補回路シミュレーション結果503が送付される。演算部201からオブジェクトDB301にはシミュレーション結果504が送られ、反対にオブジェクトDB301から演算部201には組合せ回路データ505が送付される。オブジェクトDB301と演算部201で候補回路生成部601を構成する。
ステップS101において、設計回路の要求仕様のユーザ入力を受付ける。
ステップS102において、回路トポロジ・回路部品・シミュレーション解析法のユーザ選択を受付ける。
ステップS103において、選択された回路トポロジと回路部品に対する回路ネットリストを回路DB302から選択する。
ステップS104において、回路トポロジと回路部品の組合せ回路を生成する。
ステップS105において、S102で解析法を指定したシミュレーションのセットアップを生成する。
ステップS106において、S104で生成した組合せ回路をS105で生成したシミュレーションセットアップにいれて組合せシミュレーションを実施する。
ステップS108において、シミュレーション結果をオブジェクトDB301に保存する。
ステップS111において、ユーザインタフェース上にシミュレーション結果と組合せ回路を表示する。
ステップS107において、要求仕様とシミュレーション結果を比較し、ステップS109において、要求仕様を満たす候補回路を抽出する。
ステップS110において、オブジェクトDB301に候補回路をDB化する。
ステップS112において、GUI上に候補回路とシミュレーション結果を表示する。
図6は、回路トポロジDB303、回路部品DB304、組合せ回路生成部305の一実施例を示す。回路トポロジDB303は、反転増幅器と非反転増幅器の回路トポロジを記憶していることを図示している。回路トポロジDB303は、増幅器トポロジを例えば図7(a)に示すようなSPICEのネットリストとして記憶しており、オペアンプ部品が繋がる箇所は入出力端子のみで部品が接続されておらず(穴あき箇所:X_U5 1 2 3 VP VN OPA_open)、周辺回路のみにより構成されている。入力端子は例としてネットリスト上で反転入力を1、非反転入力を2、出力を3、+電源をVP、-電源をVNとし、回路トポロジの入力端子はin、出力端子はoutとしている。
図9に、GUI上の回路トポロジ・部品・解析選択部103がディスプレイ装置129画面上に表示する画面の構成例を示す。
回路トポロジ選択部104が表示する画面は、増幅器トポロジを選択する画面例を示しており、反転増幅器、非反転増幅器、I/V(電流電圧)変換増幅器、差動増幅器などがGUI上にて選択できるようになっている。
回路部品選択部105が表示する画面は、回路トポロジの穴あき箇所に挿入する穴埋め部品と回路トポロジに追加する追加部品を選択する画面例を示しており、穴埋め部品はOPAa、OPAb、OPAc、OPAdの4種類が、追加部品は出力抵抗50Ω,100Ω,入力抵抗50Ω,100Ω,が選択できる構成となっている。
シミュレーション解析選択部106が表示する画面は、DC解析、AC解析などの解析法選択とともに、シミュレーションの詳細設定(例えば駆動電源電圧範囲、周波数範囲、負荷インピーダンス、電圧電流を観察するプローブ位置など)も可能としている。
図11は、本実施例に係るデータベースを用いて高効率に回路を設計する回路設計装置150の全体の概略構成を示すブロック図である。本実施例による回路設計装置150は、回路段数が多く、回路種類も多い多段回路の設計にも容易に対応するための回路設計装置である。ユーザインタフェース(GUI:Graphical User Interface)101、候補回路生成ブロック602、多段組合せ回路DB701から構成される。
回路トポロジと部品の組合せシミュレーション結果表示部107は、それぞれ設計された4段の回路に用いた回路トポロジ・部品502−1〜4およびシミュレーション結果504−1〜4を表示する機能を持ち、最適候補回路およびシミュレーション結果表示部108は、後述する4段の個別回路を組み合わせて設計された回路の中で、要求仕様501を満たす回路およびシミュレーション結果を表示する機能を持つ。
回路DB302−1〜302−4は、例えば増幅器データベース、フィルタDB、スイッチDB、減衰器データベースのように、記憶する回路トポロジの機能が異なったDB構成(例えば例として、回路DB302−1、302−2、302−4は増幅器データベース、回路DB302−3はフィルタデータベースなど。)であっても良いし、様々な回路機能が入った同じデータベースであっても良い。
候補回路生成部601−1〜601−4には、各段の回路仕様データ507−1〜507−4が入力され、内部でのシミュレーション結果504と比較して候補回路512−1〜512−4を出力(例えば実施例として、1段目候補回路は4個、2〜4段目候補回路はそれぞれ1個の候補回路を生成した場合は、候補回路データ512−1〜512−4はそれぞれ4個、1個、1個、1個の回路データとなる。)し、多段組合せ回路DB701にそれぞれ入力される。
多段組合せ回路生成部702は、候補回路512−1〜512−4のそれぞれの回路の組合せ回路を生成する。上記の実施例の場合は、4×1×1×1=4種類の組合せ回路が生成され、多段組合せ回路データ509として演算部703に入力される。
演算部703は、入力された4種類の回路のシミュレーションを実行し、シミュレーション結果とユーザインタフェース101より送られる要求仕様501を比較する。比較結果から要求仕様を満たし性能の良い順に予め指定された候補回路数Pの多段組合せ回路の候補回路を抽出し、候補回路513を候補回路DB704に記憶して、候補回路・Sim結果・回路図データ510としてユーザインタフェース101に送付し、ユーザインタフェース上にて表示する。
ステップS201において、設計回路の要求仕様、回路の段数N、候補回路数Pのユーザ入力を受付ける。
ステップS202において、要求仕様をN段の回路仕様に分けてユーザ入力を受付ける。
ステップS203において、各段ごとの回路トポロジ・部品・シミュレーション解析法のユーザ選択を受付ける。
ステップS204において、各段ごとの回路仕様を満たす候補回路を生成する。候補回路生成部での処理は、図5のS103〜S107,S109にて示した処理内容と同一である。
ステップS205において、各段で生成した候補回路からN段の組合せ回路を生成する。
ステップS206において、S203で解析法を指定したシミュレーションセットアップを生成する。
ステップS207において、N段の組合せ回路のシミュレーションを実施する。
ステップS209において、シミュレーション結果を保存する。
ステップS208において、要求仕様とシミュレーション結果を比較する。
ステップS210において、要求仕様を満たし性能の良い順に予め指定された候補回路数Pの候補回路を抽出する。
ステップS211において、抽出した候補回路をデータベース化する。
ステップS212において、GUI上で候補回路とシミュレーション結果を表示する。なお、GUI上で、S204で得られる各段の候補回路とシミュレーション結果や、S209のN段組合せのシミュレーション結果やN段回路を合わせて表示することもできる。
図16に、実施例2、及び実施例3におけるGUI101上の要求仕様入力部102が表示する画面例、候補回路数入力画面例、回路仕様入力部109−1〜109−4が表示する画面例、回路トポロジ・部品・解析選択部103−1〜103−4が表示する画面例を示す。
(数1) E(Ak)= ΣWx・|Ak(x)-O(x))|
ここで、Wx:各性能の重み(ΣWx=1.0, ユーザが指定可)、x=1はノイズ、X=2は帯域幅、X=3は利得を表しており、Ak(x)は回路案の性能、O(x)は要求仕様を示す。
図19に、組合せ回路A1,A2,A3,A4のノイズと帯域と利得のSPICEを用いたシミュレーション結果を示す。
101・・ユーザインタフェース(GUI:Graphical User Interface)
102・・要求仕様入力部
103・・回路トポロジ・部品・解析選択部
104・・回路トポロジ選択部
105・・回路部品選択部
106・・シミュレーション解析選択部
107・・回路トポロジと部品の組合せシミュレーション結果表示部
108・・最適候補回路およびシミュレーション結果表示部
109−1〜4・・回路仕様入力部1〜4
150・・実施例2、3の回路設計装置
201・・演算部
202・・シミュレーション実行部
203・・結果比較部
301・・オブジェクトデータベース
302・・回路DB
303・・回路トポロジDB
304・・回路部品DB
305・・組合せ回路生成部
306・・シミュレーション結果蓄積部
307・・組合せ回路DB
308・・シミュレーションセットアップ生成部
401・・従来回路資産
501・・要求仕様
502・・回路トポロジ・部品・解析(制御信号)
503・・候補回路シミュレーション結果
504・・シミュレーション結果
505・・組合せ回路
506・・回路トポロジ・部品
507−1〜N・・回路仕様
509・・多段組合せ回路
510・・候補回路・Sim結果・回路図
511・・回路図
512・・候補回路
513・・候補回路
601・・候補回路生成部
601−1〜4・・候補回路生成部1〜4
602・・候補回路生成ブロック
701・・多段組合せ回路DB
702・・多段組合せ回路生成部
703・・演算部
704・・候補回路DB
Claims (11)
- 従来回路資産より、プリミティブな機能を有する回路単位である回路トポロジを抽出して、その中に含まれる回路部品の配置位置を穴あき箇所とする回路トポロジデータを登録した回路トポロジDBと、
前記回路トポロジの穴あき箇所に置き換え可能なピンの割り当てに互換性があり機能が同じである各回路部品を登録した回路部品DBと、
ユーザが設計対象回路の要求仕様を入力、及び、回路トポロジ、回路部品、シミュレーション解析法を選択、指示した情報を受付けるユーザインタフェースと、
ユーザが選択、指示した回路トポロジ、回路部品の各情報より前記回路トポロジDB、および前記回路部品DBを検索して、該当する回路トポロジデータ、回路部品データを読み出し、それらのデータより組合せ回路データを生成する組合せ回路生成部と、
前記生成された各組合せ回路のシミュレーションを実行するシミュレーション実行部と、
前記シミュレーション結果と前記要求仕様とを比較して、前記要求仕様を満たす組合せ回路を設計対象の候補回路とする結果比較部と、
を備えたことを特徴とする回路設計装置。 - 前記結果比較部は、各組合せ回路のシミュレーション結果と前記要求仕様とを比較して、前記要求仕様を満たし、かつ前記要求仕様に対する余裕度が大きい組合せ回路をユーザが指定した候補回路数だけ選択して、設計対象の候補回路となし、
前記ユーザインタフェースは、前記結果比較部が選択した候補回路とシミュレーション結果をユーザインタフェース上に表示することを特徴とする請求項1に記載の回路設計装置。 - 前記組合せ回路生成部は、読み出された回路トポロジデータに対して、その穴あき箇所に置き換え可能な全ての読み出された回路部品データの組合せにおいて、互いに異なる全ての組合せ通りに従って、全ての組合せ回路データを生成することを特徴とする請求項1に記載の回路設計装置。
- 前記回路トポロジDBは、各回路トポロジデータを、識別ID、名称、及び回路が穴あき箇所の回路部品が接続されていないネットリスト形式、または伝達関数形式のデータにより構成して登録していることを特徴とする請求項1に記載の回路設計装置。
- 前記回路部品DBは、各回路部品データを、識別ID、名称、及び回路部品がネットリスト形式、または伝達関数形式のデータにより構成して登録していることを特徴とする請求項1に記載の回路設計装置。
- 前記ユーザインタフェースが、設計対象回路が複数段数の回路トポロジで構成される場合に、設計対象回路の要求仕様と、各段の回路仕様に分けてユーザ入力を受付け、及び各段の回路トポロジ、回路部品を選択、指示する画面構成を表示して、ユーザの選択、指示入力を受付け、
候補回路生成部が各段の回路トポロジ対応に複数個生成され、
各段対応の候補回路生成部の中の組合せ回路生成部が、ユーザが選択、指示した各段の回路トポロジ、回路部品の各データより各段の組合せ回路データを生成し、
各段対応の候補回路生成部の中のシミュレーション実行部が、各段対応に生成された各組合せ回路のシミュレーションを実行し、
各段対応の候補回路生成部の中の結果比較部が、各段対応に実行されたシミュレーション結果と各段の回路仕様とを比較して、前記回路仕様を満たす各段対応の組合せ回路を設計対象の各段の候補回路として出力し、
前記各候補回路生成部から出力された各段の候補回路を入力して、多段組合せ回路を生成する多段組合せ回路生成部と、
前記生成された各多段組合せ回路のシミュレーションを実行し、前記各多段組合せ回路のシミュレーション結果と前記要求仕様とを比較して、前記要求仕様を満たす多段組合せ回路を設計対象の候補回路とする演算部と、
を更に備えたことを特徴とする請求項1に記載の回路設計装置。 - 前記ユーザインタフェースが、設計対象回路が複数段数の回路トポロジで構成される場合に、設計対象回路の要求仕様と、各段の回路仕様に分けてユーザ入力を受付け、及び各段の回路トポロジ、回路部品を選択、指示する画面構成を表示して、ユーザの選択、指示入力を受付け、
各段の回路トポロジ、回路部品の選択データより各段の候補回路を生成する単一の候補回路生成部が生成され、
前記候補回路生成部の中の組合せ回路生成部が、ユーザが選択、指示した各段の回路トポロジ、回路部品の各データより各段の組合せ回路データを生成し、
前記候補回路生成部の中のシミュレーション実行部が、前記生成された各段の各組合せ回路のシミュレーションを実行し、
前記候補回路生成部の中の結果比較部が、各段の各組合せ回路のシミュレーション結果と前記各段の回路仕様とを比較して、前記各段の回路仕様を満たす組合せ回路を設計対象の各段の候補回路として出力し、
前記候補回路生成部から出力された各段の候補回路を入力して、多段組合せ回路を生成する多段組合せ回路生成部と、
前記生成された各多段組合せ回路のシミュレーションを実行し、前記各多段組合せ回路のシミュレーション結果と前記要求仕様とを比較して、前記要求仕様を満たす多段組合せ回路を設計対象の候補回路とする演算部と、
を更に備えたことを特徴とする請求項1に記載の回路設計装置。 - 従来回路資産より、プリミティブな機能を有する回路単位である回路トポロジを抽出して、その中に含まれる回路部品の配置位置を穴あき箇所とする回路トポロジデータを登録した回路トポロジDBと、及び
前記回路トポロジの穴あき箇所に置き換え可能なピンの割り当てに互換性があり機能が同じである各回路部品を登録した回路部品DBとを備え、
ユーザにユーザインタフェースを提示して、ユーザから設計対象回路の要求仕様の入力、及び、回路トポロジ、回路部品、シミュレーション解析法を選択、指示する情報を受付ける工程と、
ユーザが選択、指示した回路トポロジ、回路部品の各情報より前記回路トポロジDB、および前記回路部品DBを検索して、該当する回路トポロジデータ、回路部品データを読み出し、それらのデータより組合せ可能な全ての組合せ回路データを生成する工程と、
前記生成された各組合せ回路のシミュレーションを実行する工程と、
前記シミュレーション結果と前記要求仕様とを比較して、前記要求仕様を満たす組合せ回路を設計対象の候補回路とする工程と、
を有することを特徴とする回路設計方法。 - 請求項8に記載の回路設計方法において、
前記要求仕様を満たす組合せ回路を設計対象の候補回路とする工程は、各組合せ回路のシミュレーション結果と前記要求仕様とを比較して、前記要求仕様を満たし、かつ前記要求仕様に対する余裕度が大きい組合せ回路をユーザが指定した候補回路数だけ選択して、設計対象の候補回路とする工程であり、
前記選択した候補回路とシミュレーション結果をユーザインタフェース上に表示する工程を更に有することを特徴とする回路設計方法。 - ユーザインタフェースが、設計対象回路が複数段数の回路トポロジで構成される場合に、設計対象回路の要求仕様と、各段の回路仕様に分けてユーザ入力を受付け、及び各段の回路トポロジ、回路部品を選択、指示する画面構成を表示して、ユーザの選択、指示入力を受付ける工程と、
候補回路生成部を各段の回路トポロジ対応に複数個生成する工程と、
各段対応の候補回路生成部の中の組合せ回路生成部が、ユーザが選択、指示した各段の回路トポロジ、回路部品の各データより各段の組合せ回路データを生成する工程と、
各段対応の候補回路生成部の中のシミュレーション実行部が、各段対応に生成された各組合せ回路のシミュレーションを実行する工程と、
各段対応の候補回路生成部の中の結果比較部が、各段対応に実行されたシミュレーション結果と各段の回路仕様とを比較して、前記回路仕様を満たす各段対応の組合せ回路を設計対象の各段の候補回路として出力する工程と、
多段組合せ回路生成部が、前記各候補回路生成部から出力された各段の候補回路を入力して、多段組合せ回路を生成する工程と、
演算部が、前記生成された各多段組合せ回路のシミュレーションを実行し、前記各多段組合せ回路のシミュレーション結果と前記要求仕様とを比較して、前記要求仕様を満たす多段組合せ回路を設計対象の候補回路とする工程と、
を更に有することを特徴とする請求項8に記載の回路設計方法。 - ユーザインタフェースが、設計対象回路が複数段数の回路トポロジで構成される場合に、設計対象回路の要求仕様と、各段の回路仕様に分けてユーザ入力を受付け、及び各段の回路トポロジ、回路部品を選択、指示する画面構成を表示して、ユーザの選択、指示入力を受付ける工程と、
各段の回路トポロジ、回路部品の選択データより各段の候補回路を生成する単一の候補回路生成部を生成する工程と、
前記候補回路生成部の中の組合せ回路生成部が、ユーザが選択、指示した各段の回路トポロジ、回路部品の各データより各段の組合せ回路データを生成する工程と、
前記候補回路生成部の中のシミュレーション実行部が、前記生成された各段の各組合せ回路のシミュレーションを実行する工程と、
前記候補回路生成部の中の結果比較部が、各段の各組合せ回路のシミュレーション結果と前記各段の回路仕様とを比較して、前記各段の回路仕様を満たす組合せ回路を設計対象の各段の候補回路として出力する工程と、
多段組合せ回路生成部が、前記候補回路生成部から出力された各段の候補回路を入力して、多段組合せ回路を生成する工程と、
演算部が、前記生成された各多段組合せ回路のシミュレーションを実行し、前記各多段組合せ回路のシミュレーション結果と前記要求仕様とを比較して、前記要求仕様を満たす多段組合せ回路を設計対象の候補回路とする工程と、
を更に有することを特徴とする請求項8に記載の回路設計方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019058982A JP7269564B2 (ja) | 2019-03-26 | 2019-03-26 | 回路設計装置および回路設計方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019058982A JP7269564B2 (ja) | 2019-03-26 | 2019-03-26 | 回路設計装置および回路設計方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020160754A true JP2020160754A (ja) | 2020-10-01 |
JP7269564B2 JP7269564B2 (ja) | 2023-05-09 |
Family
ID=72643452
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019058982A Active JP7269564B2 (ja) | 2019-03-26 | 2019-03-26 | 回路設計装置および回路設計方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7269564B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08137928A (ja) * | 1994-11-07 | 1996-05-31 | Toshiba Corp | 電子回路設計支援装置 |
JP2009122718A (ja) * | 2007-11-09 | 2009-06-04 | Fujitsu Ltd | Cadシステム及びプログラム |
JP2018005436A (ja) * | 2016-06-30 | 2018-01-11 | 株式会社日立製作所 | 回路設計装置及びそれを用いた回路設計方法 |
-
2019
- 2019-03-26 JP JP2019058982A patent/JP7269564B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08137928A (ja) * | 1994-11-07 | 1996-05-31 | Toshiba Corp | 電子回路設計支援装置 |
JP2009122718A (ja) * | 2007-11-09 | 2009-06-04 | Fujitsu Ltd | Cadシステム及びプログラム |
JP2018005436A (ja) * | 2016-06-30 | 2018-01-11 | 株式会社日立製作所 | 回路設計装置及びそれを用いた回路設計方法 |
Also Published As
Publication number | Publication date |
---|---|
JP7269564B2 (ja) | 2023-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7533358B2 (en) | Integrated sizing, layout, and extractor tool for circuit design | |
CN106295983A (zh) | 电力营销数据可视化统计分析方法及系统 | |
JP2006209590A (ja) | 電磁界解析装置および解析方法、ならびに解析プログラム | |
JP6668182B2 (ja) | 回路設計装置及びそれを用いた回路設計方法 | |
US7424690B2 (en) | Interconnect integrity verification | |
CN104834759B (zh) | 电子设计的实现方法和装置 | |
US20010044928A1 (en) | Method and apparatus for building a simulator | |
WO2020095362A1 (ja) | 設計支援装置、設計支援方法および機械学習装置 | |
CN111652468A (zh) | 业务流程的生成方法、装置、存储介质及计算机设备 | |
WO2022267010A1 (zh) | 一种电路设计方法以及相关设备 | |
JP4648386B2 (ja) | 設計支援装置、設計支援方法、設計支援プログラム | |
US8924871B2 (en) | GUI evaluation system, GUI evaluation method, and GUI evaluation program | |
WO2001084407A1 (fr) | Systeme, dispositif et procede de simulation d'informations environnementales et support enregistre | |
JP7269564B2 (ja) | 回路設計装置および回路設計方法 | |
US9317638B1 (en) | Polymorphic circuit simulation system | |
KUBAŘ et al. | A Powerful Optimization Tool for Analog Integrated Circuits Design. | |
CN114116449B (zh) | 一种自动化测试用例的参数化方法、装置及电子设备 | |
JP5239970B2 (ja) | リーク電流算出プログラム、リーク電流算出装置及びリーク電流算出方法 | |
JP6639749B1 (ja) | 検索装置、検索方法および機械学習装置 | |
US8131521B1 (en) | Block specific harmonic balance analysis system | |
US20160224700A1 (en) | Method for Determining the Sizing of the Transistors of an Analog Circuit | |
JP5500882B2 (ja) | 交流回路シミュレーション装置、交流回路シミュレーション方法、およびプログラム | |
JP2019219812A (ja) | 情報処理装置、部品選定方法および部品選定プログラム | |
US11301612B1 (en) | Method and apparatus for predicting electrical values in electronic circuits | |
JP2014191540A (ja) | 設計支援装置、設計支援方法および設計支援プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220209 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230316 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230404 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230410 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7269564 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |