JPH08137223A

JPH08137223A - 画像形成装置

Info

Publication number: JPH08137223A
Application number: JP6340211A
Authority: JP
Inventors: Kuniharu Nanba; 邦治難波
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1994-09-12
Filing date: 1994-12-31
Publication date: 1996-05-31

Abstract

(57)【要約】【目的】現像バイアス電圧印加専用の電圧可変型イン
バータ方式の電源等に比較してより低コスト且つ簡易な
構成の電圧可変型の現像バイアス電圧印加手段を備えた
画像形成装置を提供する。【構成】帯電チャージャ２に負の高電圧を印加する帯
電用高電圧電源５の出力端子５１を、該出力端子５１側
の電圧降下用抵抗素子６とＰＮＰ型トランジスタ７とを
この順に直列に介して接地し、トランジスタ７の抵抗素
子６側のコレクタを現像ローラ３に接続し、トランジス
タ７のベースに負の制御信号を与えてトランジスタ７の
エミッタ−コレクタ間の抵抗値を変化させる制御部９を
設けたことを特徴とする画像形成装置。帯電用高電圧電
源５の代わりに、転写チャージャ４に負の高電圧を印加
する転写用高電圧電源８を用いても良い。トランジスタ
７のエミッタを接地する代わりにＶｃｃ（＋５Ｖ）接続
し、トランジスタ７のベースに正の制御信号を与えても
よい。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複写機、ファクシミ
リ、プリンター等の画像形成装置に係り、詳しくは、表
面に担持した現像剤を像担持体上に形成された潜像に供
給して該潜像を現像する現像剤担持体と、該現像剤担持
体に現像バイアス電圧を印加する現像バイアス電圧印加
手段とを備えた画像形成装置に関するものである。

【０００２】

【従来の技術】複写機、ファクシミリ、プリンター等の
電子写真方式の画像形成装置において画像濃度の調整を
行なう場合、一般的には、露光ランプの光量、現像バイ
アス電圧等を可変することで濃度調整を行なっている。
そのため、現像バイアス電圧を印加するための現像バイ
アス電源はその出力電圧を可変できる仕様が要求される
場合が多い。この現像バイアス電源の出力電圧の可変方
法としては、操作パネルからの「濃く」、「薄く」等の
命令を受けて装置本体の制御部から現像バイアス電源に
制御信号を送って出力電圧を変化させる場合や、ユーザ
が現像バイアス電源にある電圧可変用のボリューム等を
直接操作して出力電圧を変化させる場合がある。また、
画像濃度を検知し、その検知結果に基づいて現像バイア
ス電圧を自動的に変化させる場合もある。

【０００３】従来は、上記現像バイアス電圧の出力電圧
のいずれの可変方法の場合においても、低電圧（２４Ｖ
等）を電圧可変型インバータ方式の電源を用いて昇圧し
て現像バイアス電圧を得るものがあった。そして、この
電圧可変型インバータ方式の電源を制御することで、現
像バイアス電圧を変化させていた。例えば、図８の従来
の電源回路においては、帯電チャージャ用の高電圧電源
部１００及び現像バイアス電圧印加用の電源部２００を
備え、高電圧電源部１００はスイッチング制御部１０１
及び昇圧・整流回路部１０２等から構成され、現像バイ
アス電圧印加用の電源部２００もスイッチング制御部２
０１及び昇圧・整流回路部２０２等から構成されてい
る。各昇圧・整流回路部１０２，２０２の出力端子は、
短絡電流制限用の抵抗を介して帯電チャージャ２、現像
ローラ３のそれぞれに接続されている。また、各スイッ
チング制御部１０１，２０１には、制御部３００からド
ライバーＩＣ３０１，３０２を介して制御信号が入力さ
れ、各出力電圧の設定値を変更できるようになってい
る。

【０００４】また、従来より、現像バイアス電圧印加専
用の電源を設けずに、現像バイアス電圧よりも絶対値で
大きい直流電圧を出力する他の高電圧電源の出力電圧、
例えば帯電装置用の高圧電源の出力電圧を、定電圧素子
等からなる分圧回路で分圧するという構成で、一定の現
像バイアス電圧を得るものが知られている。例えば、図
９の従来の電源回路においては、帯電チャージャ用の高
電圧電源部１００の出力電圧を、電圧降下用抵抗素子１
０４の抵抗と定電圧素子であるツェナーダイオード１０
５及び微調整用ボリューム１０６の合成抵抗とにより分
圧し、ツェナーダイオード１０５の電圧降下用抵抗素子
１０４側の電圧を現像ローラ３に印加する。ここで、微
調整用ボリューム１０６はツェナーダイオード１０５の
電圧公差（最大±５％程度）を±２０Ｖ程度の範囲で調
整する可変抵抗である。

【０００５】

【発明が解決しようとする課題】しかしながら、上記電
圧可変型インバータ方式の電源は、電圧可変のための回
路を設ける必要があるため複雑な構成となり、かつ高額
部品である高電圧用のトランス（例えば図８のトランス
２０３）やスイッチングトランジスタ（例えば図８のス
イッチング制御部２０１内のトランジスタ）等を用いて
いるためコストも高かった。更に、図８の従来例に示す
ように現像バイアス電圧印加専用の電圧可変型インバー
タ方式の電源を帯電装置等の電源とは独立に設けたので
は、装置全体のコストが上昇してしまう。

【０００６】また、上記定電圧素子等からなる分圧回路
を有する電源は、単一の現像バイアス電圧を出力する場
合には、構成が簡単で、低コスト化を図ることができ
る。しかしながら、この種の電源で複数の現像バイアス
電圧を得るためには、例えば実開昭６１−１３０９５２
号公報で提案されているように、抵抗素子とロータリス
イッチとを直列に接続し、そのロータリスイッチの各切
り換え端子を特性の異なる複数個の定電圧素子を介して
接地することにより、上記分圧回路を構成する。この構
成の場合には、ロータリスイッチで複数個の定電圧素子
の中から１つを選択して上記抵抗素子と直列接続するこ
とにより、複数の現像バイアス電圧を得ることができる
が、ロータリスイッチ及び複数個の定電圧素子が必要と
なり、コストが高くついてしまう。

【０００７】本発明は以上の問題点に鑑みなされたもの
であり、その目的とするところは、現像バイアス電圧印
加専用の電圧可変型インバータ方式の電源や抵抗素子、
ロータリスイッチ及び複数個の定電圧素子からなる分圧
回路を有する電源に比較してより低コストかつ簡易な構
成の電圧可変型の現像バイアス電圧印加手段を備えた画
像形成装置を提供することである。

【０００８】

【課題を解決するための手段】上記目的を達成するため
に、請求項１の発明は、導電性基体が接地された像担持
体と、表面に担持した現像剤を該像担持体上に形成され
た潜像に供給して該潜像を現像する現像剤担持体と、該
現像剤担持体に現像バイアス電圧を印加する現像バイア
ス電圧印加手段とを備えた画像形成装置において、該現
像バイアス電圧印加手段を、該現像バイアス電圧よりも
絶対値で大きい直流高電圧を出力する高電圧電源と、該
高電圧電源の出力端子を電圧降下用抵抗素子と抵抗可変
用制御信号が与えられる制御用端子を備えた可変抵抗素
子とをこの順に直列に介して接地し、該可変抵抗素子の
該電圧降下用抵抗素子側を該現像剤担持体に接続した分
圧回路とにより構成し、現像バイアス電圧の設定変更の
制御データに基づいて、該可変抵抗素子の制御用端子に
抵抗可変用制御信号を与えて該可変抵抗素子の抵抗値を
変化させる制御手段を設けたことを特徴とするものであ
る。

【０００９】また、請求項２の発明は、導電性基体が接
地された像担持体と、表面に担持した現像剤を該像担持
体上に形成された潜像に供給して該潜像を現像する現像
剤担持体と、該現像剤担持体に現像バイアス電圧を印加
する現像バイアス電圧印加手段とを備えた画像形成装置
において、該現像バイアス電圧印加手段を、該現像バイ
アス電圧よりも絶対値で大きい直流高電圧を出力する高
電圧電源と、該高電圧電源の出力端子を電圧降下用抵抗
素子と抵抗可変用制御信号が与えられる制御用端子を備
えた可変抵抗素子とをこの順に直列に介して接地し、該
可変抵抗素子の該電圧降下用抵抗素子側を該現像剤担持
体に接続した分圧回路と、該可変抵抗素子の該電圧降下
用抵抗素子側の電圧に比例した検出電圧を発生させる検
出電圧発生回路と、基準電圧を発生させる基準電圧発生
回路と、該検出電圧発生回路の検出電圧及び該基準電圧
発生回路の基準電圧に基づいて、該可変抵抗素子の該電
圧降下用抵抗素子側の電圧が所定電圧から変化した場合
に該所定電圧に戻るような抵抗可変用制御信号を発生さ
せる抵抗可変用制御信号発生回路とにより構成したこと
を特徴とするものである。

【００１０】特に、請求項３の発明は、負極性の直流高
電圧を出力する高電圧電源を有し、上記現像剤担持体に
負極性の現像バイアス電圧を印加する現像バイアス電圧
印加手段を備え、上記可変抵抗素子の接地側を基準にし
た上記抵抗可変用制御信号の極性が負極性である請求項
１の画像形成装置において、該可変抵抗素子の接地側を
基準にした該抵抗可変用制御信号の電圧値よりも絶対値
で大きい正極性の直流低電圧を出力する低電圧電源を備
え、該高電圧電源の出力端子を、上記電圧降下用抵抗素
子と該可変抵抗素子とをこの順に直列に介して、接地す
る代りに該低電圧電源の出力端子に接続したことを特徴
とするものである。

【００１１】特に、請求項４の発明は、負極性の直流高
電圧を出力する高電圧電源を有し、上記現像剤担持体に
負極性の現像バイアス電圧を印加する現像バイアス電圧
印加手段を備え、上記可変抵抗素子の接地側を基準にし
た上記抵抗可変用制御信号の極性が負極性であり、上記
検出電圧発生回路の検出電圧の極性が負極性である請求
項２の画像形成装置において、該可変抵抗素子の接地側
を基準にした該抵抗可変用制御信号の電圧値よりも絶対
値で大きい正極性の直流低電圧を出力する低電圧電源を
備え、該高電圧電源の出力端子を、上記電圧降下用抵抗
素子と該可変抵抗素子とをこの順に直列に介して、接地
する代りに該低電圧電源の出力端子に接続し、該検出電
圧発生回路の出力端子を、２つの抵抗素子を介して該低
電圧電源の出力端子に接続し、該２つの抵抗素子の間の
接続部を上記抵抗可変用制御信号発生回路の入力端子に
接続し、該接続部の電圧が正極性になるように該２つの
抵抗素子の抵抗値の比を設定したことを特徴とするもの
である。

【００１２】特に、請求項５の発明は、請求項２の画像
形成装置において、上記基準電圧発生回路に、基準電圧
可変用制御信号が与えられる制御用端子を設け、現像バ
イアス電圧の設定変更の制御データに基づいて、該基準
電圧発生回路の制御用端子に基準電圧可変用制御信号を
与えて基準電圧を変化させる制御手段を設けたことを特
徴とするものである。

【００１３】特に、請求項６の発明は、請求項１又は２
の画像形成装置において、上記可変抵抗素子としてトラ
ンジスタを用いたことを特徴とするものである。

【００１４】特に、請求項７の発明は、上記像担持体を
一様帯電する帯電装置と、該帯電装置に高電圧を印加す
る帯電用高電圧電源とを備えた請求項１又は２の画像形
成装置において、上記高電圧電源として該帯電用高電圧
電源を兼用したことを特徴とするものである。

【００１５】特に、請求項８の発明は、上記像担持体上
の顕像を転写材に転写する転写装置と、該転写装置に高
電圧を印加する転写用高電圧電源とを備えたことを特徴
とする請求項１又は２の画像形成装置において、上記高
電圧電源として該転写用高電圧電源を兼用したことを特
徴とするものである。

【００１６】特に、請求項９の発明は、請求項１又は２
の画像形成装置において、上記電圧降下用抵抗素子を上
記高電圧電源の高電圧回路の構成部品とともにケーシン
グに収容し、該ケーシング内の空隙に絶縁性樹脂を充填
したことを特徴とするものである。

【００１７】

【作用】請求項１の発明においては、現像バイアス電圧
印加手段の高電圧電源の出力端子に出力された現像バイ
アス電圧よりも絶対値で大きい直流高電圧が、分圧回路
の電圧降下用抵抗素子と可変抵抗素子とにより分圧され
る。そして、可変抵抗素子の電圧降下用抵抗素子側の分
圧された電圧が、現像バイアス電圧として現像剤担持体
に印加される。そして、現像バイアス電圧の設定を変更
する場合は、制御手段によって、現像バイアス電圧の設
定変更の制御データに基づいて可変抵抗素子の制御用端
子に抵抗可変用制御信号を与えて可変抵抗素子の抵抗値
を変化させることにより、電圧降下用抵抗素子と可変抵
抗素子とによる分圧比が変化し、可変抵抗素子の電圧降
下用抵抗素子側から現像剤担持体に印加される現像バイ
アス電圧の大きさが変化する。なお、上記現像バイアス
電圧の設定変更の制御データは各種方法で発生させるこ
とができ、例えば画像形成装置の操作部からのユーザの
入力で発生させても良く、また画像濃度等の検知結果か
ら自動的に発生させても良い。

【００１８】また、請求項２の発明においては、現像バ
イアス電圧印加手段の高電圧電源の出力端子に出力され
た現像バイアス電圧よりも絶対値で大きい直流高電圧
が、分圧回路の電圧降下用抵抗素子と可変抵抗素子とに
より分圧される。そして、可変抵抗素子の電圧降下用抵
抗素子側の分圧された電圧が、現像バイアス電圧として
現像剤担持体に印加される。ここで、高電圧電源の出力
端子の直流高電圧が所定高電圧から変化し、その変化に
伴って現像バイアス電圧が予め決められた所定電圧から
変化した場合は、その変化した現像バイアス電圧に比例
した検出電圧を検出電圧発生回路で発生させる。この検
出電圧及び基準電圧発生回路から出力された基準電圧に
基づいて、抵抗可変用制御信号発生回路では現像バイア
ス電圧を所定電圧に戻るような抵抗可変用制御信号を発
生させる。この抵抗可変用制御信号を可変抵抗素子の制
御用端子に与えて可変抵抗素子の抵抗値を変化させるこ
とにより、電圧降下用抵抗素子と可変抵抗素子とによる
分圧比が変化し、可変抵抗素子の電圧降下用抵抗素子側
から現像剤担持体に印加される現像バイアス電圧を所定
電圧に戻す。そして、上記現像バイアス電圧の設定の変
更は、例えば上記検出電圧及び基準電圧とそれらに基づ
いて発生される抵抗可変用制御信号との対応関係を変更
したり、上記基準電圧の設定自体を変更したり、上記現
像バイアス電圧とそれに比例して発生される検出電圧と
の比例関係の設定を変更したりすることによって行うこ
とができる。

【００１９】特に、請求項３の発明においては、現像バ
イアス電圧印加手段により、高電圧電源の出力端子の負
極性の直流高電圧と、低電圧電源の出力端子の正極性の
直流低電圧との間の電圧差が分圧され、現像剤担持体に
負極性の現像バイアス電圧が印加される。ここで、低電
圧電源から出力される直流低電圧が、上記可変抵抗素子
の接地側を基準にした抵抗可変用制御信号の電圧値より
も絶対値で大きい正極性の直流低電圧であることによ
り、可変抵抗素子の接地側を基準にした抵抗可変用制御
信号の極性が負極性である場合でも、抵抗可変用制御信
号の電圧の接地を基準とした極性を正極性とすることが
できる。

【００２０】また特に、請求項４の発明においては、上
記請求項３の発明と同様に、低電圧電源から出力される
直流低電圧が、上記可変抵抗素子の接地側を基準にした
抵抗可変用制御信号の電圧値よりも絶対値で大きい正極
性の直流低電圧を出力することにより、可変抵抗素子の
接地側を基準にした抵抗可変用制御信号の極性が負極性
である場合でも、抵抗可変用制御信号の電圧の接地を基
準とした極性を正極性とすることができる。また、低電
圧電源から出力される正極性の直流低電圧と検出電圧発
生回路で発生された負極性の検出電圧との間の電圧差が
２つの抵抗素子で分圧されて抵抗可変用制御信号発生回
路に与えられる。ここで、抵抗可変用制御信号発生回路
の入力端子に与える入力電圧の接地を基準とした極性が
正極性になるように、該２つの抵抗素子の抵抗値の比を
設定することにより、検出電圧発生回路の検出電圧の極
性が負極性であっても、抵抗可変用制御信号発生回路の
入力端子に与える入力電圧の接地を基準とした極性を正
極性とすることができる。

【００２１】また特に、請求項５の発明においては、現
像バイアス電圧の設定を変更する場合、制御手段によっ
て、現像バイアス電圧の設定変更の制御データに基づい
て、基準電圧発生回路の制御用端子に基準電圧可変用制
御信号を与えて基準電圧を変化させる。この基準電圧の
変化に伴って、抵抗可変用制御信号発生回路から出力さ
れる抵抗可変用制御信号が変化し、可変抵抗素子の抵抗
値が変化する。この可変抵抗素子の抵抗値の変化によ
り、電圧降下用抵抗素子と可変抵抗素子とによる分圧比
が変化し、可変抵抗素子の電圧降下用抵抗素子側から現
像剤担持体に印加される現像バイアス電圧の設定を変更
することができる。なお、上記現像バイアス電圧の設定
変更の制御データは各種方法で発生させることができ、
例えば画像形成装置の操作部からのユーザの入力で発生
させても良く、また画像濃度等の検知結果から自動的に
発生させても良い。

【００２２】また特に、請求項６の発明においては、現
像バイアス電圧を所定電圧に戻す制御や現像バイアス電
圧の設定を変更する制御の際に現像バイアス電圧を変化
させる場合、上記制御手段又は上記抵抗可変用制御信号
発生回路によってトランジスタの制御用端子、例えばバ
イポーラトランジスタのベースやユニポーラトランジス
タである電界効果トランジスタのゲートに抵抗可変用制
御信号を与えてそのベース又はゲートの電位を変化させ
る。このベース又はゲート等の電位が変化すると、バイ
ポーラトランジスタのエミッタ−コレクタ間や電界効果
トランジスタのソース−ドレイン間の電流電圧特性が変
化してそこの抵抗値が変化する。このトランジスタの抵
抗値が変化すると、電圧降下用抵抗素子とトランジスタ
とによる分圧比が変化し、トランジスタの電圧降下用抵
抗素子側から現像剤担持体に印加される現像バイアス電
圧の大きさが変化する。

【００２３】また特に、請求項７の発明においては、帯
電装置に高電圧を印加する帯電用高電圧電源から出力さ
れる高電圧を分圧した電圧を、現像バイアス電圧として
現像剤担持体に印加することができる。

【００２４】また特に、請求項８の発明においては、転
写装置に高電圧を印加する転写用高電圧電源から出力さ
れる高電圧を分圧した電圧を、現像バイアス電圧として
現像剤担持体に印加することができる。

【００２５】また特に、請求項９の発明においては、電
圧降下用抵抗素子を高電圧電源の高電圧回路の構成部品
とともにケーシングに収容し、該ケーシング内の空隙に
絶縁性樹脂を充填することにより、高電圧回路の構成部
品及び電圧降下用抵抗素子の高電位部と接地位置等の低
電位部との間が絶縁性樹脂を介して隔離され、高電圧電
源の高電圧回路のみならず、それに接続された電圧降下
用抵抗素子においても高電圧がリークしないようにな
る。

【００２６】

【実施例】以下、本発明を複写機、プリンターなどの電
子写真方式の画像形成装置に適用した実施例について説
明する。〔実施例１〕図１は本実施例に係る画像形成装置の概略
構成図である。導電性基体が接地された像担持体として
のドラム状の感光体１の周りに、感光体１を一様帯電す
る帯電装置としての帯電チャージャ２、画像に対応した
光を感光体１表面に照射して静電潜像を形成する図示し
ない露光装置、表面に担持した現像剤としてトナーを感
光体１上に形成された静電潜像に供給して現像する現像
剤担持体としての現像ローラ３を備えた現像装置、現像
装置で感光体１上に形成されたトナー像を図示しない転
写紙に転写する転写装置としての転写チャージャ４、転
写後の感光体１の表面をクリーニングするクリーニング
装置等が配設されている。

【００２７】上記帯電チャージャ２のケーシング２ａの
内部には、感光体１の回転軸に沿ってコロナ放電ワイヤ
２ｂが張設され、ケーシング２ａの感光体１側の開口に
はグリッド２ｃが設けられている。コロナ放電ワイヤ２
ｂには、一様帯電動作時に、帯電用高電圧電源５の出力
端子５１から所定の負極性の放電電圧である直流高電
圧、例えば−４ｋＶ〜−７ｋＶが印加される。また、上
記転写チャージャ４のケーシング４ａの内部には、感光
体１の回転軸に沿ってコロナ放電ワイヤ４ｂが張設さ
れ、このコロナ放電ワイヤ４ｂには、転写時に転写用高
電圧電源８の出力端子８１から所定の放電電圧である直
流高電圧が印加される。（以下、余白）

【００２８】上記構成の画像形成装置において、感光体
１は矢印時計方向に回転し、帯電チャージャ２で一様に
帯電された後、画像に対応した光が照射されて静電潜像
が形成される。この静電潜像は、所定の現像バイアス電
圧が印加された現像ローラ３で供給されたトナーによっ
て現像されてトナー像となり、転写チャージャ４によっ
て転写紙に転写される。トナー像が転写された転写紙
は、図示しない定着装置を通った後、排紙される。転写
後の感光体１の表面は、図示しないクリーニング装置で
クリーニングされ、次の画像形成に備えられる。

【００２９】上記画像形成時には現像ローラ３に所定の
現像バイアス電圧を印加しているが、本実施例の画像形
成装置では、上記高電圧電源５の出力電圧を利用して可
変の現像バイアス電圧を得ることができる次のような現
像バイアス電圧印加手段としての現像バイアス電圧発生
回路を設けている。すなわち、上記高電圧電源５の出力
端子５１を、電圧降下用抵抗素子６と可変抵抗素子とし
てのＰＮＰ型トランジスタ７とをこの順に直列に介して
接地し、トランジスタ７の電圧降下用抵抗素子６側を現
像ローラ３に接続することにより、分圧回路を構成して
いる。ここで、トランジスタ７のコレクタが電圧降下用
抵抗素子６に接続され、エミッタが接地され、トランジ
スタ７の制御用端子としてのベースがベース電圧・ベー
ス電流設定用の制御用回路を介して、制御手段としての
制御部９に接続されている。この制御部９としては、Ｃ
ＰＵ，ＲＯＭ，ＲＡＭ，Ｉ／Ｏインターフェース等から
なる画像形成装置本体のマイクロコンピュータを用いる
ことができる。

【００３０】上記電圧降下用抵抗素子６としては、抵抗
値Ｒ₆が１００〜３００ＭΩ程度のものを用いることが
できる。また、上記トランジスタ７としては、現像バイ
アス電圧０〜−５００Ｖ程度の場合、エミッタ−コレク
タ間の最大許容電圧が−６００Ｖ程度のものを選択して
用いることができる。このようなトランジスタ７として
は、例えば市販のＰＮＰ型トランジスタ２ＳＡ１９２０
を使用することができる。

【００３１】上記トランジスタ７のベース電圧・ベース
電流設定用の制御用回路は、ベースと制御部９との間に
接続された抵抗素子１０、及びベースとエミッタとの間
に接続された抵抗素子１１により構成される。この制御
用回路は、制御部９から出力される制御出力電圧を分圧
して所定の電圧値になったベース電圧をトランジスタ７
のベースに印加してベース電流を流すものである。抵抗
素子１０，１１としては、抵抗値Ｒ₁₀，Ｒ₁₁が数ｋΩ〜
数十ｋΩ程度のものを用いる。また、本実施例では、制
御部９から出力される抵抗可変用制御信号としての制御
出力電圧が０〜−１０Ｖ程度で、ベース電圧が０〜−１
Ｖ程度であり、抵抗素子１０，１１の抵抗値の比Ｒ₁₀：
Ｒ₁₁を９：１に設定した。なお、制御部９からトランジ
スタ７のベースに制御出力電圧を直接印加してベース電
流を流す場合には、上記抵抗素子１０，１１からなる制
御用回路は設けなくても良い。

【００３２】上記構成の現像バイアス電圧発生回路にお
いて、制御部９から出力される制御信号電圧を０Ｖに設
定すると、トランジスタ７のベース電圧が０Ｖになり、
エミッタからコレクタへはほとんど電流が流れず、トラ
ンジスタ７のエミッタ−コレクタ間の抵抗値が、例えば
数十ＭΩと高くなる。これにより、トランジスタ７のコ
レクタの電位が上限値、例えば−５００Ｖとなり、この
電圧が現像バイアス電圧として現像ローラ３に印加され
る。

【００３３】一方、制御部９から出力される制御信号電
圧を−１０Ｖに設定すると、トランジスタ７のベース電
圧が−１Ｖになり、エミッタからコレクタへ上限に近い
電流が流れ、トランジスタ７のエミッタ−コレクタ間の
抵抗値が略ゼロになる。これにより、トランジスタ７の
コレクタの電位が下限値の０Ｖとなり、現像ローラ３へ
印加される現像バイアス電圧も略０Ｖとなる。

【００３４】また、現像バイアス電圧を０Ｖと上限値
（例えば−５００Ｖ）との間に設定する場合には、制御
部９から出力される制御信号電圧を０Ｖと−１０Ｖとの
間の電圧に設定すればよい。

【００３５】以上、本実施例によれば、制御部９によっ
てトランジスタ７の制御用端子であるベースに制御信号
を与えてトランジスタ７の抵抗値を変化させることによ
り、帯電用高電圧電源５から出力される直流高電圧に対
する電圧降下用抵抗素子６とトランジスタ７とによる分
圧比が変化し、トランジスタ７の電圧降下用抵抗素子６
側から現像ローラ３に印加される現像バイアス電圧の大
きさを変化させることができるので、従来の出力電圧可
変のインバータ方式の電源や抵抗素子、ロータリスイッ
チ及び複数個の定電圧素子からなる分圧回路を有する電
源を備えるものに比較して、より簡単かつ低コストな構
成の現像バイアス電圧発生回路で、現像バイアス電圧を
変化させることができる。また、現像バイアス電圧発生
回路の高電圧電源として帯電用高電圧電源５を兼用して
いるので、現像バイアス電圧発生回路用の独立の高電圧
電源を設ける必要がなくなり、さらに簡単かつ低コスト
な構成となっている。

【００３６】なお、上記実施例では現像バイアス電圧を
得るために帯電用高電圧電源５を兼用しているが、図２
に示すように転写用高電圧電源８を兼用してもよい。こ
の場合には、帯電チャージャ２による帯電動作が停止し
た状態でも現像ローラ３に複数の現像バイアス電圧を設
定できるようになるので、帯電トナーが感光体１の非帯
電領域に不必要に付着するのを防止することができる。
このような帯電トナーの不必要な付着は接触現像方式を
採用した場合に発生しやすく、かかる現像方式の場合に
特に効果的である。また、上記感光体１への不必要なト
ナー付着がクリーニング装置で除去され、クリーニング
性能に大きなダメージを与えるということも未然に防止
される。

【００３７】また、上記実施例では制御部９から負極性
の制御信号（０〜−１０Ｖ）を出力しているが、制御部
９が正極性の制御信号しか出力できない場合でも、図３
の構成を採用すれば、複数の現像バイアス電圧を設定で
きるようになる。図３において、トランジスタ７のエミ
ッタを接地する代わりに、画像形成装置で用いるＩＣへ
の供給電圧である直流低電圧（＋５Ｖ）を供給する図示
しない低電圧電源からの電源ラインＶｃｃに接続してい
る。そして、トランジスタ７のベースには、エミッタを
基準にした電位が０〜−１Ｖになるように正極性の電圧
を印加する。例えば、ベース電圧・ベース電流設定用の
抵抗素子１０，１１の抵抗値の比Ｒ₁₀：Ｒ₁₁を１：１に
した場合、制御部９から出力される制御信号の電圧を＋
８〜＋１０Ｖに設定する。なお、上記トランジスタ７の
エミッタは上記Ｖｃｃ（＋５Ｖ）に限定されることな
く、トランジスタ７のエミッタ側を基準にしたベースに
与えられる抵抗可変用制御信号の電圧値よりも絶対値で
大きい正極性の直流低電圧に接続すれば良く、例えば画
像形成装置内で用いるモータ等の駆動用の直流低電圧
（＋５〜３０Ｖ）に接続してもよい。

【００３８】また、上記実施例における電圧降下用抵抗
素子６は上記帯電用高電圧電源５などの高電圧電源の高
電圧回路とともにケーシング内に収容し、該ケーシング
内の空隙に絶縁性樹脂を充填するのが好ましい。図４は
この場合の高電圧電源の一構成例を示す回路図であり、
図５は同高電圧電源の内部を示す斜視図である。図４に
おいて、画像形成装置本体の直流電源１２から供給され
た直流電圧をスイッチング制御部１３で交流電圧に変換
した後、高圧トランス１４で所定の交流高電圧に昇圧す
る。この交流電圧は、整流ダイオード１５及び整流コン
デンサ１６によって直流高電圧となる。この直流高電圧
は、出力抵抗素子１７、放電抵抗素子１８、及び電圧降
下用抵抗素子６を介して高電圧用出力端子１９及び現像
バイアス電圧用の出力端子２０に出力される。

【００３９】そして、図５に示すように、上記図４の破
線内の整流ダイオード１５、整流コンデンサ１６、出力
抵抗素子１７、放電抵抗素子１８、及び電圧降下用抵抗
素子６を同じプリント基板２１上に取り付け、このプリ
ント基板２１を高圧トランス１４とともにケーシング２
２内に収容し、その空隙にシリコーンやエポキシの樹脂
等の絶縁性樹脂を充填する。このように電圧降下用抵抗
素子６を高電圧電源の高電圧回路の構成部品とともにプ
リント基板２１上に取り付けてケーシング２２に収容
し、ケーシング２２内の空隙に絶縁性樹脂を充填するこ
とにより、高電圧回路の出力抵抗素子１７などの構成部
品及び電圧降下用抵抗素子６の高電位部と接地位置等の
低電位部との間が絶縁性樹脂を介して隔離され、高電圧
電源の高電圧回路のみならず、それに接続された電圧降
下用抵抗素子においても高電圧がリークしないようにな
るので、プリント基板に沿面距離、空間距離をかせぐた
めのスリットやバリアを設ける等の高電圧リークを防止
するための対策が必要なくなる。

【００４０】〔実施例２〕図６は本発明の他の実施例に
係る画像形成装置の電源の概略回路図である。この回路
図において、上記実施例の図１と同様な部分には同一符
号を付して示したあり、それらの機能についても同様で
あるので、それらについての説明は省略する。

【００４１】図６の電源は帯電用高電圧電源５及び現像
バイアス電圧発生回路を備えている。帯電用高電圧電源
５は、スイッチング制御部５２及び昇圧・整流回路５３
により構成されている。スイッチング制御部５２は、直
流低電圧電源の出力電圧Ｖｃｃ（例えば＋５Ｖ，１２Ｖ
又は２４Ｖ）が印加され、制御部９からドライバーＩＣ
９１（例えば７４ＬＳ０７）を介して送られてきたＯＮ
／ＯＦＦ制御信号に基づいて、出力端子５２ａから交流
電圧を出力する。ここで、ＯＮ制御時のドライバーＩＣ
９１の出力電圧はローレベル（１Ｖ以下）であり、ＯＦ
Ｆ制御時の出力電圧はハイレベル（Ｖｃｃレベル、）で
ある。

【００４２】上記昇圧・整流回路５３では、スイッチン
グ制御部５２の出力端子５２ａから出力された交流電圧
（Ｖｃｃ電圧の２倍程度）を高圧フライバックトランス
５４で数ｋＶまで昇圧される。この昇圧された交流電圧
は高圧整流ダイオード５５ａ，ｂ（例えばサンケン電気
製のＳＨＶシリーズ）及びコンデンサ５６ａ，ｂ（数百
〜数千ｐＦ）で整流され、出力端子５１がＧＮＤ等に短
絡した場合に流れる電流を制限するための電流制限抵抗
素子５８を介して出力端子５１に接続されている。この
出力端子５１からは、一定電流（例えば５００μＡ）で
４〜５ｋＶの高電圧を出力することができる。

【００４３】また、上記整流された直流高電圧部は電圧
検出用抵抗素子５７及びスイッチング制御部５２内の図
示しない抵抗素子を介して接地され、それら抵抗素子で
分圧された検出電圧は、本実施例のように定電流制御の
場合に出力電圧がある一定以上に上がらないようにする
ための安全回路（電圧リミッタ回路）で使用される。な
お、本実施例とは異なる定電圧制御の場合には、この検
出電圧に基づいて定電圧制御を行う。

【００４４】上記現像バイアス電圧発生回路は、電圧降
下用抵抗素子６とＰＮＰトランジスタ７とをこの順に直
列に介して接地し、ＰＮＰトランジスタ７の抵抗素子６
側のコレクタを現像ローラ３に接続した分圧回路と、Ｐ
ＮＰトランジスタ７のコレクタの電圧すなわち現像バイ
アス電圧に比例した検出電圧を発生させる検出電圧発生
回路と、基準電圧を発生させる基準電圧発生回路と、該
検出電圧及び基準電圧に基づいて現像バイアス電圧が所
定電圧から変化した場合に該所定電圧に戻るような抵抗
可変用制御信号を発生させる抵抗可変用制御信号発生回
路とにより構成されている。上記電圧降下用抵抗素子６
とＰＮＰトランジスタ７とによって分圧して得た現像バ
イアス電圧は、コンデンサ（数百〜数千ｐＦ）を介して
接地された出力端子から現像ローラ３に出力される。

【００４５】上記検出電圧発生回路は、ＰＮＰトランジ
スタ７のコレクタを高抵抗素子２３と抵抗素子２４と調
整用ボリューム２５とをこの順に直列に介して接地して
構成している。上記高抵抗素子２３の抵抗値は数ＭΩで
あり、抵抗素子２４の抵抗値及び調整用ボリューム２５
の最大抵抗値は数百〜数十kΩである。この回路によ
り、現像バイアス電圧が高抵抗素子２３と抵抗素子２４
及び調整用ボリューム２５の合成抵抗とによって分圧さ
れ、抵抗素子２４の高抵抗素子２３側に−数Ｖ程度の検
出電圧が発生する。

【００４６】上記基準電圧発生回路は、制御部９からド
ライバＩＣ９２を介して送られてきたディジタル制御信
号（ＰＷＭ信号）をそのハイレベルのＤＵＴＹに比例し
たアナログ信号（基準電圧）に変換するＣＲフィルタ回
路を含むＤ−Ａ変換回路であり、抵抗素子２６〜２９
（数百〜数十ｋΩ）及びコンデンサ３０（０．０１〜数
μＦ）で構成されている。この回路では、低電圧電源の
出力電圧Ｖｃｃが抵抗素子２７，２８で分圧された直流
電圧に上記ＰＷＭ信号が重畳したものが、抵抗素子２９
及びコンデンサ３０等からなるＣＲフィルタで平滑さ
れ、＋数Ｖ程度の基準電圧が発生する。

【００４７】ここで、上記基準電圧発生回路の出力部と
上記検出電圧発生回路の出力部との間に接続されている
抵抗素子３１は、両出力部の間のインピーダンスマッチ
ングを取るために設けられている。また、現像バイアス
電圧の所定電圧のときに上記基準電圧発生回路から出力
される基準電圧と上記検出電圧発生回路から出力される
検出電圧が等しくなるように、各回路の抵抗値等が設定
されている。

【００４８】上記抵抗可変用信号発生回路は、演算素子
としてのオペアンプ３２を用いた比較演算回路で構成さ
れている。オペアンプ３２の一方の入力端子（−）に
は、上記基準電圧発生回路から出力される基準電圧と上
記検出電圧発生回路から出力される検出電圧との和が印
加される。そして、オペアンプ３２の出力電圧が前述の
ように抵抗素子１０，１１で分圧されてトランジスタ７
のベースに印加される。このオペアンプ３２には、図示
しない低電圧電源から正負両極の低電圧Ｖｃｃ，−Ｖｃ
ｃが供給されている。なお、オペアンプ３２の電源ライ
ン等に接続されているコンデンサとしては０．０１〜数
μＦのものを用いる。

【００４９】ここで、上記構成の帯電用高電圧電源５及
び現像バイアス電圧発生回路において、帯電用高電圧電
源５から帯電チャージャ２への出力電流が５００μＡ、
出力高電圧（図中Ａ点の電圧）が−４．５ｋＶであり、
現像バイアス電圧（図中Ｂ点の電圧）を−５００Ｖに制
御する場合の回路動作について説明する。

【００５０】上記帯電用高電圧電源５の出力電圧（図中
Ａ点の電圧）が所定電圧（−４．５ｋＶ）となっている
場合には、現像バイアス電圧（図中Ｂ点の電圧）は−５
００Ｖであり、上記検出電圧発生回路の図中Ｃ点の検出
電圧は−数Ｖとなる。また、上記基準電圧発生回路の基
準電圧は＋数Ｖとなり、図中Ｄ点のオペアンプ３２の一
方の入力端子（−）の電位は、検出電圧と基準電圧との
和の０Ｖ（ＧＮＤ電位）になっている。このときオペア
ンプ３２の出力電圧（図中Ｅ点）は、トランジスタ７の
ベースに所定の電圧が印加されるように、−数Ｖとなっ
ている。

【００５１】この状態で、気圧の変化や帯電チャージャ
２の汚れ等が原因で負荷が変動し、上記帯電用高電圧電
源５の出力電圧（図中Ａ点の電圧）が−５ｋＶに変化し
た場合は、現像バイアス電圧（図中Ｂ点の電圧）も同様
にマイナス方向に増加しようとする。この現像バイアス
電圧の増加に伴って上記Ｃ点の検出電圧もマイナス方向
に増加しようとするため、オペアンプ３２の一方の入力
端子（図中Ｄ点）の電位は０Ｖ（ＧＮＤ電位）からマイ
ナス側に増加しようとする。オペアンプ３２等からなる
比較演算回路のＥ点の出力電圧は、上記Ｄ点の電位が０
Ｖ（ＧＮＤ電位）に戻るように変化する。具体的には、
トランジスタ７のベース電流が増加し、トランジスタ７
のエミッタ−コレクタ間の抵抗値が小さくなり、トラン
ジスタ７のコレクタの電位が下がり、Ｂ点の現像バイア
ス電圧が所定電圧（−５００Ｖ）に戻るように、Ｅ点の
出力電圧が変化する。

【００５２】逆に、上記帯電用高電圧電源５の出力電圧
（図中Ａ点の電圧）が−４ｋＶに変化した場合は、Ｂ点
の現像バイアス電圧及びＣ点の検出電圧の絶対値が小さ
くなり、オペアンプ３２の入力端子（図中Ｄ点）の電位
は０Ｖ（ＧＮＤ電位）からプラス側に増加しようとす
る。オペアンプ３２等からなる比較演算回路のＥ点の出
力電圧は、上記Ｄ点の電位が０Ｖ（ＧＮＤ電位）に戻る
ように変化する。具体的には、トランジスタ７のベース
電流が減少し、トランジスタ７のエミッタ−コレクタ間
の抵抗値が大きくなり、トランジスタ７のコレクタの電
位が上がり、Ｂ点の現像バイアス電圧が所定電圧（−５
００Ｖ）に戻るように、Ｅ点の出力電圧が変化する。

【００５３】また、上記Ｂ点の現像バイアス電圧の設定
を変更するためには、制御部９からドライバー９２を介
して出力するＰＷＭ信号のＤＵＴＹを変化させ、上記基
準電圧発生回路から出力される基準電圧の値を変化させ
る。この新しい基準電圧と上記検出電圧との和が０Ｖ
（ＧＮＤ電位）になるように制御されるので、上記Ｂ点
には新しく設定された現像バイアス電圧が出力される。

【００５４】以上、本実施例によれば、現像バイアス電
圧印加用に独立に設けた出力電圧可変のインバータ方式
の電源や抵抗素子、ロータリスイッチ及び複数個の定電
圧素子による分圧回路を有する電源を備えるものに比較
して、より低コストかつ簡易な構成の上記現像バイアス
電圧発生回路で、現像バイアス電圧を変化させることが
できる。

【００５５】また、本実施例によれば、帯電用高電圧電
源５の出力端子５１の直流高電圧が±１０〜１５％程度
変化した場合でも、現像バイアス電圧を所定電圧に維持
することができる。

【００５６】なお、上記図６の現像バイアス電圧発生回
路では、負極性の低電圧（−Ｖｃｃ）を出力する低電圧
電源が必要であるが、図７に示すように現像バイアス電
圧の制御回路の各部電圧が正極性なるようにして、負極
性の低電圧（−Ｖｃｃ）を出力する低電圧電源を必要と
しないように構成してもよい。

【００５７】図７の現像バイアス電圧発生回路において
は、検出電圧発生回路からの出力部（図中Ｃ点）を抵抗
素子３１，３３（数ｋΩ〜数十ｋΩ）を直列に介して正
極性の直流低電圧からの電源ラインＶｃｃ（５Ｖ）に接
続している。この抵抗素子３１，３３の抵抗比で決まる
Ｖｃｃと負極性の検出電圧との間の電位がオペアンプ３
２の入力端子（＋）に入力される。この入力電圧が正極
性になるように、上記抵抗素子３１，３３の抵抗比が設
定されている。

【００５８】また、前述の図３の回路と同様に、トラン
ジスタ７のエミッタを接地する代わりに、低電圧電源か
らの電源ラインＶｃｃ（５Ｖ）に接続し、Ｖｃｃとオペ
アンプ３２のＥ点の出力電圧（＋数Ｖ）との間の電位差
をベース電圧・ベース電流設定用の抵抗素子１０，１１
で分圧し、その分圧した電圧がトランジスタ７のベース
に印加されるように構成されている。ここで、Ｅ点の出
力電圧の大きさはＶｃｃよりも小さく、トランジスタ７
のエミッタを基準にした電位が０〜−１Ｖになるよう
に、上記抵抗素子１０，１１の抵抗比とともに設定され
る。なお、上記トランジスタ７のエミッタは上記Ｖｃｃ
（＋５Ｖ）に限定されることなく、トランジスタ７のエ
ミッタ側を基準にしたベースに与えられる抵抗可変用制
御信号の電圧値よりも絶対値で大きい正極性の直流低電
圧に接続すれば良く、例えば画像形成装置内で用いるモ
ータ等の駆動用の直流低電圧（＋５〜３０Ｖ）に接続し
てもよい。

【００５９】上記図７の現像バイアス電圧発生回路にお
ける現像バイアス電圧の制御動作は、図６の回路と同様
であるが、オペアンプ３２の一方の入力端子（−）に入
力された基準電圧と他方の入力端子（＋）に入力された
正極性の検出電圧が同じになるように、オペアンプ３２
等からなる比較演算回路が動作する。また、オペアンプ
３２の２つの電源端子の一方は接地され、他方は電源ラ
インＶｃｃが接続され、オペアンプ３２の出力電圧も正
極性となっている。

【００６０】特に図７の現像バイアス電圧発生回路によ
れば、オペアンプ３２の入出力がすべて正極性になるの
で、負極性の直流低電圧電源が不要となる。

【００６１】また、上記図６の現像バイアス電圧発生回
路では、制御部９からのＰＷＭ信号に基づいて基準電圧
発生回路により基準電圧を発生させているが、これに代
え、ユーザが直接操作できる位置に可変抵抗器を設け、
この可変抵抗器で低電圧電源の出力電圧を分圧して基準
電圧を発生させるようにしてもよい。

【００６２】また、図６及び図７の現像バイアス電圧発
生回路は帯電用高電圧電源５の出力電圧を利用している
が、これに代え、転写用高電圧電源８の出力電圧を利用
しても良い。この場合には、前述のように帯電チャージ
ャ２による帯電動作が停止した状態でも現像ローラ３に
複数の現像バイアス電圧を設定できるようになるので、
帯電トナーが感光体１の非帯電領域に不必要に付着する
のを防止することができる。

【００６３】また、図６及び図７に示す電源の破線で示
す電圧降下用抵抗素子６を含めた高電圧回路は、前述の
ようにケーシング内に収容し、該ケーシング内の空隙に
絶縁性樹脂を充填するのが好ましい。このように絶縁正
樹脂を充填することにより、高電圧回路の構成部品と接
地位置等の低電位部との間が絶縁性樹脂を介して隔離さ
れ、高電圧がリークしないようになるので、構成部品を
取り付けたプリント基板に沿面距離、空間距離をかせぐ
ためのスリットやバリアを設ける等の高電圧リークを防
止するための対策が必要なくなる。

【００６４】また、上記各実施例では高電圧電源の出力
電圧が負極性であり、現像バイアス電圧が負極性の場合
を示しているが、本発明は高電圧電源の出力電圧が正極
性であり、現像バイアス電圧が正極性の場合にも適用で
き、同様な効果が得られるものである。その場合は、上
記トランジスタ７としてＰＮＰ型に代え、ＮＰＮ型のも
のを用いる。また、本発明は、正規現像及び反転現像の
現像方式の種類を問わず適用できるものである。

【００６５】また、上記各実施例では、可変抵抗素子と
してバイポーラタイプのトランジスタ７を用いている
が、これに代え、電界効果トランジスタ等のユニポーラ
タイプのトランジスタも用いることができる。例えば、
電界効果トランジスタを用いた場合、電界効果トランジ
スタの制御用端子としてゲートを用い、ドレインを電圧
降下用抵抗素子６に接続し、ソースを接地または所定の
低電圧に接続する。（以下、余白）

【００６６】

【発明の効果】請求項１の発明によれば、制御手段によ
って可変抵抗素子の制御用端子に抵抗可変用制御信号を
与えて可変抵抗素子の抵抗値を変化させることにより、
高電圧電源の直流高電圧に対する電圧降下用抵抗素子と
可変抵抗素子とによる分圧比が変化し、可変抵抗素子の
電圧降下用抵抗素子側から現像剤担持体に印加される現
像バイアス電圧の大きさを変化させることができるの
で、従来の出力電圧可変のインバータ方式の電源や抵抗
素子、ロータリスイッチ及び複数個の定電圧素子による
分圧回路を有する電源を備えるものに比較して、より低
コストかつ簡易な構成の現像バイアス電圧印加手段で、
現像バイアス電圧を変化させることができるという効果
がある。

【００６７】また、請求項２の発明によれば、上記現像
バイアス電圧の設定を変更する場合、例えば上記検出電
圧及び基準電圧とそれらに基づいて発生される抵抗可変
用制御信号との対応関係を変更したり、上記基準電圧の
設定自体を変更したり、上記現像バイアス電圧とそれに
比例して発生される検出電圧との比例関係の設定を変更
したりすることにより、抵抗可変用制御信号発生回路に
よって発生させる抵抗可変用制御信号を変化させる。そ
して、この抵抗可変用制御信号を可変抵抗素子の制御用
端子に与えて可変抵抗素子の抵抗値を変化させることに
より、高電圧電源の直流高電圧に対する電圧降下用抵抗
素子と可変抵抗素子とによる分圧比が変化し、可変抵抗
素子の電圧降下用抵抗素子側から現像剤担持体に印加さ
れる現像バイアス電圧の大きさを変化させることができ
るので、現像バイアス電圧印加用に独立に設けた出力電
圧可変のインバータ方式の電源や抵抗素子、ロータリス
イッチ及び複数個の定電圧素子による分圧回路を有する
電源を備えるものに比較して、より低コストかつ簡易な
構成の現像バイアス電圧印加手段で、現像バイアス電圧
を変化させることができるという効果がある。

【００６８】更に、高電圧電源の出力端子の直流高電圧
が所定高電圧から変化し、その変化に伴って現像バイア
ス電圧が予め決められた所定電圧から変化した場合、検
出電圧発生回路で発生させた該現像バイアス電圧に比例
する検出電圧及び基準電圧発生回路で発生させた基準電
圧に基づいて、抵抗可変用制御信号発生回路により現像
バイアス電圧を所定電圧に戻すような抵抗可変用制御信
号を発生させる。この抵抗可変用制御信号を可変抵抗素
子の制御用端子に与えて可変抵抗素子の抵抗値を変化さ
せることにより、電圧降下用抵抗素子と可変抵抗素子と
による分圧比が変化し、可変抵抗素子の電圧降下用抵抗
素子側から現像剤担持体に印加される現像バイアス電圧
が所定電圧に戻るので、高電圧電源の出力端子の直流高
電圧が変化した場合でも、現像バイアス電圧を所定電圧
に維持することができるという効果がある。

【００６９】特に、請求項３の発明によれば、低電圧電
源から出力される直流低電圧が、上記可変抵抗素子の接
地側を基準にした抵抗可変用制御信号の電圧値よりも絶
対値で大きい正極性の直流低電圧であることにより、可
変抵抗素子の接地側を基準にした抵抗可変用制御信号の
極性が負極性である場合でも、抵抗可変用制御信号の電
圧の接地を基準とした極性を正極性とすることができる
ので、制御手段から出力される制御信号の極性が正極性
でも、複数の負極性の現像バイアス電圧に設定できると
いう効果がある。

【００７０】また特に、請求項４の発明によれば、低電
圧電源から出力される直流低電圧が、上記可変抵抗素子
の接地側を基準にした抵抗可変用制御信号の電圧値より
も絶対値で大きい正極性の直流低電圧を出力することに
より、可変抵抗素子の接地側を基準にした抵抗可変用制
御信号の極性が負極性である場合でも、抵抗可変用制御
信号の電圧の接地を基準とした極性を正極性とすること
ができる。そして、抵抗可変用制御信号発生回路の入力
端子に与える入力電圧の接地を基準とした極性が正極性
になるように、該２つの抵抗素子の抵抗値の比を設定す
ることにより、検出電圧発生回路の出力電圧の極性が負
極性であっても、抵抗可変用制御信号発生回路の入力端
子に与える入力電圧の接地を基準とした極性を正極性と
することができる。このように抵抗可変用制御信号発生
回路の入出力の電圧の接地を基準とした極性を正極性に
することができるので、抵抗可変用制御信号発生回路用
の電源として負極性電源を用いる必要がなくなるという
効果がある。

【００７１】また特に、請求項５の発明によれば、制御
手段によって、現像バイアス電圧の設定変更の制御デー
タに基づいて、基準電圧発生回路の制御用端子に基準電
圧可変用制御信号を与えて基準電圧を変化させる。この
基準電圧の変化に伴って、抵抗可変用制御信号発生回路
から出力される抵抗可変用制御信号が変化し、可変抵抗
素子の抵抗値が変化する。この可変抵抗素子の抵抗値の
変化により、電圧降下用抵抗素子と可変抵抗素子とによ
る分圧比が変化するので、高電圧電源の直流高電圧の変
動にかかわらずに一定に維持される現像バイアス電圧の
設定を簡単に変更することができるという効果がある。

【００７２】また特に、請求項６の発明によれば、可変
抵抗素子としてトランジスタを用い、トランジスタの制
御用端子（ベースやゲート等）に抵抗可変用制御信号を
与えてトランジスタの抵抗値（エミッタ−コレクタ間や
ソース−ドレイン間の抵抗値等）を変化させることによ
り、高電圧電源の直流高電圧に対する電圧降下用抵抗素
子とトランジスタとによる分圧比が変化し、トランジス
タの電圧降下用抵抗素子側から現像剤担持体に印加され
る現像バイアス電圧の大きさを変化させることができる
ので、さらに低コストかつ簡易な構成の現像バイアス電
圧印加手段で、現像バイアス電圧を変化させることがで
きるという効果がある。

【００７３】また特に、請求項７の発明によれば、帯電
装置に高電圧を印加する帯電用高電圧電源から出力され
る高電圧を分圧した電圧を、現像バイアス電圧として現
像剤担持体に印加することができるので、現像バイアス
電圧印加用に特別な高電圧電源を設ける必要がなく、さ
らに低コストかつ簡易な構成になるという効果がある。

【００７４】また特に、請求項８の発明によれば、転写
装置に高電圧を印加する転写用高電圧電源から出力され
る高電圧を分圧した電圧を、現像バイアス電圧として現
像剤担持体に印加することができるので、現像バイアス
電圧印加用に特別な高電圧電源を設ける必要がなく、さ
らに低コストかつ簡易な構成で、複数の現像バイアス電
圧を設定できるという効果がある。また、帯電装置によ
る帯電動作を停止させた状態で現像バイアス電圧を印加
できるので、像担持体の非帯電領域に帯電した現像剤が
不必要に付着するのを防止することができるという効果
がある。

【００７５】また特に、請求項９の発明によれば、電圧
降下用抵抗素子を高電圧電源の高電圧回路の構成部品と
ともにケーシングに収容し、該ケーシング内の空隙に絶
縁性樹脂を充填することにより、高電圧回路の構成部品
及び電圧降下用抵抗素子の高電位部と接地位置等の低電
位部との間が絶縁性樹脂を介して隔離され、高電圧電源
の高電圧回路のみならず、それに接続された電圧降下用
抵抗素子においても高電圧がリークしないようになるの
で、高電圧リークを防止するための対策が必要ないとい
う効果がある。

【図面の簡単な説明】

【図１】実施例に係る画像形成装置の概略構成図。

【図２】変形例に係る画像形成装置の概略構成図。

【図３】他の変形例に係る画像形成装置の概略構成図。

【図４】実施例に使用することができる高電圧電源の概
略構成を示す回路図。

【図５】同高電圧電源のケーシング内部の概略構成を示
す斜視図

【図６】他の実施例に係る画像形成装置の電源部の概略
回路図。

【図７】変形例に係る画像形成装置の電源部の概略回路
図。

【図８】従来例に係る画像形成装置の電源部の概略回路
図。

【図９】他の従来例に係る画像形成装置の電源部の概略
回路図。

【符号の説明】

１感光体２帯電チャージャ３現像ローラ４転写チャージャ５帯電用高電圧電源６電圧降下用抵抗素子７トランジスタ８転写用高電圧電源９制御部１０，１１ベース電圧・ベース電流設定用の抵抗素子１３スイッチング制御部２２高電圧電源のケーシング５１帯電用高電圧電源の出力端子８１転写用高電圧電源の出力端子

Claims

【特許請求の範囲】

【請求項１】導電性基体が接地された像担持体と、表面
に担持した現像剤を該像担持体上に形成された潜像に供
給して該潜像を現像する現像剤担持体と、該現像剤担持
体に現像バイアス電圧を印加する現像バイアス電圧印加
手段とを備えた画像形成装置において、該現像バイアス電圧印加手段を、該現像バイアス電圧よ
りも絶対値で大きい直流高電圧を出力する高電圧電源
と、該高電圧電源の出力端子を電圧降下用抵抗素子と抵
抗可変用制御信号が与えられる制御用端子を備えた可変
抵抗素子とをこの順に直列に介して接地し、該可変抵抗
素子の該電圧降下用抵抗素子側を該現像剤担持体に接続
した分圧回路とにより構成し、現像バイアス電圧の設定変更の制御データに基づいて、
該可変抵抗素子の制御用端子に抵抗可変用制御信号を与
えて該可変抵抗素子の抵抗値を変化させる制御手段を設
けたことを特徴とする画像形成装置。
【請求項２】導電性基体が接地された像担持体と、表面
に担持した現像剤を該像担持体上に形成された潜像に供
給して該潜像を現像する現像剤担持体と、該現像剤担持
体に現像バイアス電圧を印加する現像バイアス電圧印加
手段とを備えた画像形成装置において、該現像バイアス電圧印加手段を、該現像バイアス電圧よ
りも絶対値で大きい直流高電圧を出力する高電圧電源
と、該高電圧電源の出力端子を電圧降下用抵抗素子と抵
抗可変用制御信号が与えられる制御用端子を備えた可変
抵抗素子とをこの順に直列に介して接地し、該可変抵抗
素子の該電圧降下用抵抗素子側を該現像剤担持体に接続
した分圧回路と、該可変抵抗素子の該電圧降下用抵抗素
子側の電圧に比例した検出電圧を発生させる検出電圧発
生回路と、基準電圧を発生させる基準電圧発生回路と、
該検出電圧発生回路の検出電圧及び該基準電圧発生回路
の基準電圧に基づいて、該可変抵抗素子の該電圧降下用
抵抗素子側の電圧が所定電圧から変化した場合に該所定
電圧に戻るような抵抗可変用制御信号を発生させる抵抗
可変用制御信号発生回路とにより構成したことを特徴と
する画像形成装置。
【請求項３】負極性の直流高電圧を出力する高電圧電源
を有し、上記現像剤担持体に負極性の現像バイアス電圧
を印加する現像バイアス電圧印加手段を備え、上記可変
抵抗素子の接地側を基準にした上記抵抗可変用制御信号
の極性が負極性である請求項１の画像形成装置におい
て、該可変抵抗素子の接地側を基準にした該抵抗可変用制御
信号の電圧値よりも絶対値で大きい正極性の直流低電圧
を出力する低電圧電源を備え、該高電圧電源の出力端子を、上記電圧降下用抵抗素子と
該可変抵抗素子とをこの順に直列に介して、接地する代
りに該低電圧電源の出力端子に接続したことを特徴とす
る画像形成装置。
【請求項４】負極性の直流高電圧を出力する高電圧電源
を有し、上記現像剤担持体に負極性の現像バイアス電圧
を印加する現像バイアス電圧印加手段を備え、上記可変
抵抗素子の接地側を基準にした上記抵抗可変用制御信号
の極性が負極性であり、上記検出電圧発生回路の検出電
圧の極性が負極性である請求項２の画像形成装置におい
て、該可変抵抗素子の接地側を基準にした該抵抗可変用制御
信号の電圧値よりも絶対値で大きい正極性の直流低電圧
を出力する低電圧電源を備え、該高電圧電源の出力端子を、上記電圧降下用抵抗素子と
該可変抵抗素子とをこの順に直列に介して、接地する代
りに該低電圧電源の出力端子に接続し、該検出電圧発生回路の出力端子を、２つの抵抗素子を介
して該低電圧電源の出力端子に接続し、該２つの抵抗素子の間の接続部を上記抵抗可変用制御信
号発生回路の入力端子に接続し、該接続部の電圧が正極性になるように該２つの抵抗素子
の抵抗値の比を設定したことを特徴とする画像形成装
置。
【請求項５】上記基準電圧発生回路に、基準電圧可変用
制御信号が与えられる制御用端子を設け、現像バイアス電圧の設定変更の制御データに基づいて、
該基準電圧発生回路の制御用端子に基準電圧可変用制御
信号を与えて基準電圧を変化させる制御手段を設けたこ
とを特徴とする請求項２の画像形成装置。
【請求項６】上記可変抵抗素子としてトランジスタを用
いたことを特徴とする請求項１又は２の画像形成装置。
【請求項７】上記像担持体を一様帯電する帯電装置と、
該帯電装置に高電圧を印加する帯電用高電圧電源とを備
えた請求項１又は２の画像形成装置において、上記高電圧電源として該帯電用高電圧電源を兼用したこ
とを特徴とする請求項の画像形成装置。
【請求項８】上記像担持体上の顕像を転写材に転写する
転写装置と、該転写装置に高電圧を印加する転写用高電
圧電源とを備えたことを特徴とする請求項１又は２の画
像形成装置において、上記高電圧電源として該転写用高電圧電源を兼用したこ
とを特徴とする画像形成装置。
【請求項９】上記電圧降下用抵抗素子を上記高電圧電源
の高電圧回路の構成部品とともにケーシングに収容し、
該ケーシング内の空隙に絶縁性樹脂を充填したことを特
徴とする請求項１又は２の画像形成装置。