JPH08129407A - 制御装置、制御装置のプログラムのロード方法および処理装置 - Google Patents
制御装置、制御装置のプログラムのロード方法および処理装置Info
- Publication number
- JPH08129407A JPH08129407A JP28926594A JP28926594A JPH08129407A JP H08129407 A JPH08129407 A JP H08129407A JP 28926594 A JP28926594 A JP 28926594A JP 28926594 A JP28926594 A JP 28926594A JP H08129407 A JPH08129407 A JP H08129407A
- Authority
- JP
- Japan
- Prior art keywords
- program
- memory
- stored
- memory card
- loading
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stored Programmes (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】
【目的】 運転用プログラムのバージョンアップを行う
にあたってＲＯＭのピン折れや差し違いといったトラブ
ルがなく、簡単に作業を行うことができるようにするこ
と。 【構成】 真空処理装置の搬送系のプログラムやプロセ
ス制御系のプログラムなどの複数のプログラムを、夫々
ＣＰＵボードＢ１〜Ｂ４のフラッシュメモリ６１〜６４
に格納するように構成する。一方ＣＰＵボードＢ１〜Ｂ
４にはロード用のプログラムを格納したＥＰＲＯＭ７１
〜７４を設けておくと共に、バスＢＳにマルチポートメ
モリ２１を接続する。バージョンアップした各プログラ
ムはメモリカード９に記憶され、メモリカード９をカー
ドリーダ２２に装着し、ＣＰＵ５１〜５４によりロード
用のプログラムに基づいて直接またはマルチポートメモ
リ２１を通じてフラッシュメモリ６１〜６４に書き込ま
れて各プログラムが更新される。
にあたってＲＯＭのピン折れや差し違いといったトラブ
ルがなく、簡単に作業を行うことができるようにするこ
と。 【構成】 真空処理装置の搬送系のプログラムやプロセ
ス制御系のプログラムなどの複数のプログラムを、夫々
ＣＰＵボードＢ１〜Ｂ４のフラッシュメモリ６１〜６４
に格納するように構成する。一方ＣＰＵボードＢ１〜Ｂ
４にはロード用のプログラムを格納したＥＰＲＯＭ７１
〜７４を設けておくと共に、バスＢＳにマルチポートメ
モリ２１を接続する。バージョンアップした各プログラ
ムはメモリカード９に記憶され、メモリカード９をカー
ドリーダ２２に装着し、ＣＰＵ５１〜５４によりロード
用のプログラムに基づいて直接またはマルチポートメモ
リ２１を通じてフラッシュメモリ６１〜６４に書き込ま
れて各プログラムが更新される。
Description
【０００１】
【産業上の利用分野】本発明は、制御装置、制御装置の
プログラムのロード方法および処理装置に関する。
プログラムのロード方法および処理装置に関する。
【０００２】
【従来の技術】半導体ウエハの製造プロセスにおいて
は、成膜処理、エッチング、スパッタリング、イオン注
入など真空雰囲気中でのプロセスが多く含まれている。
この種のプロセスを実施するための真空処理装置は、外
部と装置との間のウエハの受け渡し部である搬入出部
と、真空処理を行うための真空処理室と、前記搬入出部
と真空処理室との間でウエハの搬送を行う搬送手段とを
備えた装置が一般的である。
は、成膜処理、エッチング、スパッタリング、イオン注
入など真空雰囲気中でのプロセスが多く含まれている。
この種のプロセスを実施するための真空処理装置は、外
部と装置との間のウエハの受け渡し部である搬入出部
と、真空処理を行うための真空処理室と、前記搬入出部
と真空処理室との間でウエハの搬送を行う搬送手段とを
備えた装置が一般的である。
【０００３】このような真空処理装置を制御するために
は例えば搬送系のプログラム、プロセス制御系のプログ
ラム、操作パネルの画面制御系のプログラム、上位ホス
トとの通信を行うためのオンライン用プログラムが用い
られ、これらプログラムがＲＯＭ（Ｒｅａｄ Ｏｎｌｙ
Ｍｅｍｏｒｙ）の中に格納されている。図６は真空処
理装置の制御部を示すブロック図であり、ＣＰＵ（中央
処理部）１１ａ〜１４ａ及びＲＯＭ１１ｂ〜１４ｂを搭
載した４個のＣＰＵボード１１〜１４がバスＢＳに接続
されており、上述の４個のプログラムが夫々ＣＰＵボー
ド１１〜１４のＲＯＭ１１ｂ〜１４ｂに格納されてい
る。搬送系２Ａ、プロセス制御系２Ｂ、画面制御系２
Ｃ、通信制御系２Ｄは、インターフェイス２０を介して
夫々上述のプログラムにより制御される。
は例えば搬送系のプログラム、プロセス制御系のプログ
ラム、操作パネルの画面制御系のプログラム、上位ホス
トとの通信を行うためのオンライン用プログラムが用い
られ、これらプログラムがＲＯＭ（Ｒｅａｄ Ｏｎｌｙ
Ｍｅｍｏｒｙ）の中に格納されている。図６は真空処
理装置の制御部を示すブロック図であり、ＣＰＵ（中央
処理部）１１ａ〜１４ａ及びＲＯＭ１１ｂ〜１４ｂを搭
載した４個のＣＰＵボード１１〜１４がバスＢＳに接続
されており、上述の４個のプログラムが夫々ＣＰＵボー
ド１１〜１４のＲＯＭ１１ｂ〜１４ｂに格納されてい
る。搬送系２Ａ、プロセス制御系２Ｂ、画面制御系２
Ｃ、通信制御系２Ｄは、インターフェイス２０を介して
夫々上述のプログラムにより制御される。
【０００４】
【発明が解決しようとしている課題】ところで上述の真
空処理装置では通常各プログラムのバージョンアップが
行われるが、この場合ＣＰＵボード１１〜１４の各ＲＯ
Ｍを、バージョンアップされたプログラムを格納したＲ
ＯＭと交換する必要がある。このような作業は、制御ボ
ックスを開いてＣＰＵボードを取り出し、ＣＰＵボード
からＲＯＭを取り外さなければならないので交換作業が
面倒であるし、またＲＯＭを交換するときにＲＯＭのピ
ンを折ったり、ＲＯＭをＣＰＵボードに逆向きに装着し
て焼けてしまうことがあるという問題があった。
空処理装置では通常各プログラムのバージョンアップが
行われるが、この場合ＣＰＵボード１１〜１４の各ＲＯ
Ｍを、バージョンアップされたプログラムを格納したＲ
ＯＭと交換する必要がある。このような作業は、制御ボ
ックスを開いてＣＰＵボードを取り出し、ＣＰＵボード
からＲＯＭを取り外さなければならないので交換作業が
面倒であるし、またＲＯＭを交換するときにＲＯＭのピ
ンを折ったり、ＲＯＭをＣＰＵボードに逆向きに装着し
て焼けてしまうことがあるという問題があった。
【０００５】本発明はこのような事情の下になされたも
のであり、その目的は、運転用プログラムを更新する作
業を簡単にかつトラブルの発生なく行うことができる制
御装置、制御装置のプログラムのロード方法及び真空処
理装置を提供することを目的とする。
のであり、その目的は、運転用プログラムを更新する作
業を簡単にかつトラブルの発生なく行うことができる制
御装置、制御装置のプログラムのロード方法及び真空処
理装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】請求項１の発明は、運転
用プログラムを格納するための書き込み可能なメモリ
と、前記運転用プログラムが記憶されたメモリカード
と、このメモリカード内のプログラムを読み出して前記
メモリにロードするためのロード手段と、前記メモリカ
ードをロード手段に結合するための結合手段と、を備え
たことを特徴とする。
用プログラムを格納するための書き込み可能なメモリ
と、前記運転用プログラムが記憶されたメモリカード
と、このメモリカード内のプログラムを読み出して前記
メモリにロードするためのロード手段と、前記メモリカ
ードをロード手段に結合するための結合手段と、を備え
たことを特徴とする。
【０００７】請求項２の発明は、メモリに格納された運
転用プログラムにより制御する制御装置において、前記
メモリとして書き込み可能なメモリを用いる一方、メモ
リカードに運転用プログラムを記憶し、このメモリカー
ドに記憶された運転用プログラムをロード手段によりロ
ード用プログラムに基づいて前記メモリにロードするこ
とを特徴とする。
転用プログラムにより制御する制御装置において、前記
メモリとして書き込み可能なメモリを用いる一方、メモ
リカードに運転用プログラムを記憶し、このメモリカー
ドに記憶された運転用プログラムをロード手段によりロ
ード用プログラムに基づいて前記メモリにロードするこ
とを特徴とする。
【０００８】請求項３の発明は、被処理体を搬送手段に
より処理室の中に搬送し、前記処理室の中で処理を行う
処理装置において、複数種類の運転用プログラムを夫々
格納し、各運転用プログラムに基づいて制御を行う複数
の制御ユニットと、前記複数種類の運転用プログラムが
記憶されたメモリカードと、このメモリカードを前記制
御ユニットに結合するための結合手段と、を備え、前記
制御ユニットは、プロセッサと、運転用プログラムを格
納するための書き込み可能なメモリと、ロード用プログ
ラムが格納されたプログラムローダと、を有し、前記メ
モリカード内の運転用プログラムを、前記プロセッサに
よりロード用プログラムに基づいて前記メモリにロード
することを特徴とする。
より処理室の中に搬送し、前記処理室の中で処理を行う
処理装置において、複数種類の運転用プログラムを夫々
格納し、各運転用プログラムに基づいて制御を行う複数
の制御ユニットと、前記複数種類の運転用プログラムが
記憶されたメモリカードと、このメモリカードを前記制
御ユニットに結合するための結合手段と、を備え、前記
制御ユニットは、プロセッサと、運転用プログラムを格
納するための書き込み可能なメモリと、ロード用プログ
ラムが格納されたプログラムローダと、を有し、前記メ
モリカード内の運転用プログラムを、前記プロセッサに
よりロード用プログラムに基づいて前記メモリにロード
することを特徴とする。
【０００９】請求項４の発明は、請求項３の発明におい
て、各制御ユニットを接続している伝送路にマルチポー
トメモリを接続し、複数の制御ユニットの中から選択さ
れた一の制御ユニットの運転用プログラムについては、
自己の制御ユニットによりメモリカードからロードし、
他の制御ユニットの運転用プログラムについては、前記
一の制御ユニットにより、メモリカードからマルチポー
トメモリに一旦書き込み、次いで当該他の制御ユニット
によりロードすることを特徴とする。
て、各制御ユニットを接続している伝送路にマルチポー
トメモリを接続し、複数の制御ユニットの中から選択さ
れた一の制御ユニットの運転用プログラムについては、
自己の制御ユニットによりメモリカードからロードし、
他の制御ユニットの運転用プログラムについては、前記
一の制御ユニットにより、メモリカードからマルチポー
トメモリに一旦書き込み、次いで当該他の制御ユニット
によりロードすることを特徴とする。
【００１０】請求項５の発明は、請求項３または４の発
明において、複数種類の運転用プログラムの中には、少
なくとも処理室内での処理を行うための処理プログラム
が含まれることを特徴とする。
明において、複数種類の運転用プログラムの中には、少
なくとも処理室内での処理を行うための処理プログラム
が含まれることを特徴とする。
【００１１】請求項６の発明は、請求項５の発明におい
て、処理プログラムに基づいて制御を行う制御ユニット
は、処理プログラムのパラメータを格納するためのパラ
メータ格納部を備えると共に、メモリカード内には処理
プログラムのパラメータが記憶され、このパラメータが
プロセッサによりロード用プログラムに基づいて前記パ
ラメータ格納部にロードされることを特徴とする。
て、処理プログラムに基づいて制御を行う制御ユニット
は、処理プログラムのパラメータを格納するためのパラ
メータ格納部を備えると共に、メモリカード内には処理
プログラムのパラメータが記憶され、このパラメータが
プロセッサによりロード用プログラムに基づいて前記パ
ラメータ格納部にロードされることを特徴とする。
【００１２】
【作用】請求項１または２の発明では、今まで用いられ
ていた運転用プログラムをバージョンアップする場合、
先ずメモリカードに運転用プログラムを記憶し、メモリ
カードを結合手段によりロード手段に電気的に結合す
る。この結合は、信号路同士が接触する場合のみなら
ず、アンテナコイルで非接触的に結合される場合も含ま
れる。そしてロード手段によりメモリカード内のプログ
ラムが読み出され、メモリ内のプログラムが更新され
る。
ていた運転用プログラムをバージョンアップする場合、
先ずメモリカードに運転用プログラムを記憶し、メモリ
カードを結合手段によりロード手段に電気的に結合す
る。この結合は、信号路同士が接触する場合のみなら
ず、アンテナコイルで非接触的に結合される場合も含ま
れる。そしてロード手段によりメモリカード内のプログ
ラムが読み出され、メモリ内のプログラムが更新され
る。
【００１３】請求項３の発明では、例えば複数の制御ユ
ニットに夫々処理プログラム、搬送系プログラム、画面
制御系プログラム、通信制御系プログラムなどが格納さ
れており、先ず選択された一の制御ユニットのプロセッ
サにより当該一の制御ユニット内のメモリに、対応する
プログラム例えば処理プログラムがロードされる。そし
て前記一の制御ユニットのプロセッサにより、他の制御
ユニットに対応するプログラムが一旦マルチポートメモ
リに格納され、その後マルチポートメモリ内のプログラ
ムが他の制御ユニットにより各メモリ内にロードされ
る。
ニットに夫々処理プログラム、搬送系プログラム、画面
制御系プログラム、通信制御系プログラムなどが格納さ
れており、先ず選択された一の制御ユニットのプロセッ
サにより当該一の制御ユニット内のメモリに、対応する
プログラム例えば処理プログラムがロードされる。そし
て前記一の制御ユニットのプロセッサにより、他の制御
ユニットに対応するプログラムが一旦マルチポートメモ
リに格納され、その後マルチポートメモリ内のプログラ
ムが他の制御ユニットにより各メモリ内にロードされ
る。
【００１４】
【実施例】以下本発明を被処理体例えばウエハの真空処
理装置に適用した実施例について述べる。先ず真空処理
装置の構造及びウエハの流れについて簡単に説明する
と、図１及び図２において、３は装置全体の外装体をな
す筐体であり、この筐体３内には、搬送手段例えば多関
節の搬送アーム３１を備えた気密構造の搬送室３２と、
この搬送室３２にゲートバルブＧ（各ゲートバルブには
便宜上共通符号を付す）を介して各々接続された例えば
３個の真空処理室３３〜３５及び例えば２個のカセット
室３６、３７が設けられている。前記真空処理室３３〜
３５はウエハに対して真空処理例えばプラズマエッチン
グを行うためのものであり、処理ガスの供給系、真空排
気系、電力供給系などが設けられている。またカセット
室３６、３７は、例えば２５枚のウエハＷを収納可能な
カセットＣが外部から搬入されて載置される気密構造の
チャンバである。
理装置に適用した実施例について述べる。先ず真空処理
装置の構造及びウエハの流れについて簡単に説明する
と、図１及び図２において、３は装置全体の外装体をな
す筐体であり、この筐体３内には、搬送手段例えば多関
節の搬送アーム３１を備えた気密構造の搬送室３２と、
この搬送室３２にゲートバルブＧ（各ゲートバルブには
便宜上共通符号を付す）を介して各々接続された例えば
３個の真空処理室３３〜３５及び例えば２個のカセット
室３６、３７が設けられている。前記真空処理室３３〜
３５はウエハに対して真空処理例えばプラズマエッチン
グを行うためのものであり、処理ガスの供給系、真空排
気系、電力供給系などが設けられている。またカセット
室３６、３７は、例えば２５枚のウエハＷを収納可能な
カセットＣが外部から搬入されて載置される気密構造の
チャンバである。
【００１５】前記筐体３の前面部には、操作パネル４
１、ＣＲＴ画面４２、後述のカードリーダのカード取り
込み口４０及びスイッチパネル４３などが設けられてい
る。操作パネル４１にはキーボードやスイッチなどが設
けられ、ここで設定されたレシピなどがＣＲＴ画面４２
に表示されると共に、筐体３内に、配設されたコントロ
ーラボックス４４内の制御部により、操作パネル４１で
設定した内容に基づいて装置全体が制御される。
１、ＣＲＴ画面４２、後述のカードリーダのカード取り
込み口４０及びスイッチパネル４３などが設けられてい
る。操作パネル４１にはキーボードやスイッチなどが設
けられ、ここで設定されたレシピなどがＣＲＴ画面４２
に表示されると共に、筐体３内に、配設されたコントロ
ーラボックス４４内の制御部により、操作パネル４１で
設定した内容に基づいて装置全体が制御される。
【００１６】このような真空処理装置では、処理前のウ
エハＷを収納したカセットＣ及び処理後のウエハＷを収
納するためのカセットＣが夫々カセット室３６、３７に
搬入され、カセット室３６、３７内が真空排気される。
搬送室３２及び真空処理室３３〜３５は予め所定の真空
度に維持されており、搬送アーム３１により一方のカセ
ットＣ内のウエハＷが例えば真空処理室３３〜３５のい
ずれかに搬入され、所定の真空処理を終えた後他方のカ
セットＣ内に収納される。
エハＷを収納したカセットＣ及び処理後のウエハＷを収
納するためのカセットＣが夫々カセット室３６、３７に
搬入され、カセット室３６、３７内が真空排気される。
搬送室３２及び真空処理室３３〜３５は予め所定の真空
度に維持されており、搬送アーム３１により一方のカセ
ットＣ内のウエハＷが例えば真空処理室３３〜３５のい
ずれかに搬入され、所定の真空処理を終えた後他方のカ
セットＣ内に収納される。
【００１７】ここで本発明の実施例の要部である制御部
及びプログラムのロード方法について説明する。図３は
制御部の内部回路を示すブロック回路図であり、各々制
御ユニットをなすＣＰＵボードＢ１〜Ｂ４、及びマルチ
ポートメモリ２１がバスＢＳに接続されている。各ＣＰ
ＵボードＢ１〜Ｂ４は、ＣＰＵ５１〜５４と、書き込み
可能なメモリ例えばフラッシュメモリ６１〜６４と、プ
ログラムローダをなすＥＰ（Ｅｒａｓａｂｌｅ Ｐｒｏ
ｇｒａｍａｂｌｅ）ＲＯＭ７１〜７４と、パラメータ格
納部をなすＥＥＰ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａ
ｓａｂｌｅ ａｎｄ Ｐｒｏｇｒａｍａｂｌｅ）ＲＯＭ
８１〜８４とを備えている。この実施例の真空処理装置
は、運転用プログラム例えば搬送系のプログラム（プロ
グラムＰ１）、プロセス制御系のプログラム（プログラ
ムＰ２）、操作パネル４１のＣＲＴ画面４２を制御する
ための画面制御系のプログラム（プログラムＰ３）、上
位ホストとの間で通信を行うためのオンライン用プログ
ラム（プログラムＰ４）により運転されるように設計さ
れており、これら４つのプログラムが夫々例えばフラッ
シュメモリ６１〜６４に格納されている。なお搬送系の
プログラムとは、真空処理室以外のウエハの搬送に関す
る制御や真空排気等の制御に関するプログラムであり、
プロセス制御系のプログラムとは、真空処理室における
プログラムである。
及びプログラムのロード方法について説明する。図３は
制御部の内部回路を示すブロック回路図であり、各々制
御ユニットをなすＣＰＵボードＢ１〜Ｂ４、及びマルチ
ポートメモリ２１がバスＢＳに接続されている。各ＣＰ
ＵボードＢ１〜Ｂ４は、ＣＰＵ５１〜５４と、書き込み
可能なメモリ例えばフラッシュメモリ６１〜６４と、プ
ログラムローダをなすＥＰ（Ｅｒａｓａｂｌｅ Ｐｒｏ
ｇｒａｍａｂｌｅ）ＲＯＭ７１〜７４と、パラメータ格
納部をなすＥＥＰ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａ
ｓａｂｌｅ ａｎｄ Ｐｒｏｇｒａｍａｂｌｅ）ＲＯＭ
８１〜８４とを備えている。この実施例の真空処理装置
は、運転用プログラム例えば搬送系のプログラム（プロ
グラムＰ１）、プロセス制御系のプログラム（プログラ
ムＰ２）、操作パネル４１のＣＲＴ画面４２を制御する
ための画面制御系のプログラム（プログラムＰ３）、上
位ホストとの間で通信を行うためのオンライン用プログ
ラム（プログラムＰ４）により運転されるように設計さ
れており、これら４つのプログラムが夫々例えばフラッ
シュメモリ６１〜６４に格納されている。なお搬送系の
プログラムとは、真空処理室以外のウエハの搬送に関す
る制御や真空排気等の制御に関するプログラムであり、
プロセス制御系のプログラムとは、真空処理室における
プログラムである。
【００１８】ＥＰＲＯＭ６１〜６４には、後述のメモリ
カード内の各プログラムを、自己のＣＰＵボードＢ１〜
Ｂ４のフラッシュメモリ６１〜６４あるいはマルチポー
トメモリ２１にロードするためのロード用プログラムが
格納されている。またＥＥＰＲＯＭ８１〜８４は、プロ
セス制御系のプログラムのパラメータ、例えば真空処理
室内のガス流量、真空度、プラズマ発生のための供給電
力、処理時間などの数値を格納するために用いられ、こ
の例では、パラメータは、ＣＰＵボードＢ２のＥＥＰＲ
ＯＭ８２に格納されることになる。なお２０はインター
フェイスであり、２Ａ〜２Ｄは夫々搬送系、プロセス制
御系、画面制御系、通信制御系であって各ハード構成を
模式的に示したものである。
カード内の各プログラムを、自己のＣＰＵボードＢ１〜
Ｂ４のフラッシュメモリ６１〜６４あるいはマルチポー
トメモリ２１にロードするためのロード用プログラムが
格納されている。またＥＥＰＲＯＭ８１〜８４は、プロ
セス制御系のプログラムのパラメータ、例えば真空処理
室内のガス流量、真空度、プラズマ発生のための供給電
力、処理時間などの数値を格納するために用いられ、こ
の例では、パラメータは、ＣＰＵボードＢ２のＥＥＰＲ
ＯＭ８２に格納されることになる。なお２０はインター
フェイスであり、２Ａ〜２Ｄは夫々搬送系、プロセス制
御系、画面制御系、通信制御系であって各ハード構成を
模式的に示したものである。
【００１９】そしてこの実施例の真空処理装置は、バー
ジョンアップされた上述の４つのプログラムを格納した
メモリカード９と、このメモリカード９を、ＣＰＵボー
ドＢ１〜Ｂ４のうち例えばロータリスイッチにより選択
された一のＣＰＵボード（図３ではＢ１）に結合するた
めの結合手段であるカードリーダ２２とを備えている。
カードリーダ２２は、ＣＰＵボードＢ１〜Ｂ４のメモリ
カード９に対する入出力ポートをなすものであり、操作
パネル４１の裏側に設けられていてその前面に既述した
ようにカード取り込み口４０が形成されている。なおこ
の実施例では、前記ＣＰＵ５１〜５４、ＥＰＲＯＭ７１
〜７４及びマルチポートメモリ２１は、メモリ９内の運
転用プログラムをフラッシュメモリ６１〜６４にロード
するためのロード手段を構成している。
ジョンアップされた上述の４つのプログラムを格納した
メモリカード９と、このメモリカード９を、ＣＰＵボー
ドＢ１〜Ｂ４のうち例えばロータリスイッチにより選択
された一のＣＰＵボード（図３ではＢ１）に結合するた
めの結合手段であるカードリーダ２２とを備えている。
カードリーダ２２は、ＣＰＵボードＢ１〜Ｂ４のメモリ
カード９に対する入出力ポートをなすものであり、操作
パネル４１の裏側に設けられていてその前面に既述した
ようにカード取り込み口４０が形成されている。なおこ
の実施例では、前記ＣＰＵ５１〜５４、ＥＰＲＯＭ７１
〜７４及びマルチポートメモリ２１は、メモリ９内の運
転用プログラムをフラッシュメモリ６１〜６４にロード
するためのロード手段を構成している。
【００２０】次に上述真空処理装置の運転用プログラム
をバージョンアップする方法について図４を参照しなが
ら述べる。先ずメモリカード９内に、バージョンアップ
された上述の４つの運転用プログラムを記憶させてお
き、このメモリカード９をカードリーダ２２に装着す
る。この例において図示しないロータリスイッチによ
り、ＣＰＵボードＢ１〜Ｂ４の中からＣＰＵボードＢ１
がマスターボードとして選択されているとすると、操作
パネル４１によりプログラムＰ１を選択することにより
ＣＰＵボードＢ１のＣＰＵ５１がＥＰＲＯＭ（プログラ
ムローダ）７１内に格納されているロード用プログラム
に基づいて、メモリカード９内のプログラムＰ１を読み
出し、自己のボードＢ１内のフラッシュメモリ６１内に
書き込んでプログラム１を更新する。
をバージョンアップする方法について図４を参照しなが
ら述べる。先ずメモリカード９内に、バージョンアップ
された上述の４つの運転用プログラムを記憶させてお
き、このメモリカード９をカードリーダ２２に装着す
る。この例において図示しないロータリスイッチによ
り、ＣＰＵボードＢ１〜Ｂ４の中からＣＰＵボードＢ１
がマスターボードとして選択されているとすると、操作
パネル４１によりプログラムＰ１を選択することにより
ＣＰＵボードＢ１のＣＰＵ５１がＥＰＲＯＭ（プログラ
ムローダ）７１内に格納されているロード用プログラム
に基づいて、メモリカード９内のプログラムＰ１を読み
出し、自己のボードＢ１内のフラッシュメモリ６１内に
書き込んでプログラム１を更新する。
【００２１】次いで操作パネル４２によりプログラムＰ
２を選択すると、ＣＰＵ５１がＥＰＲＯＭ７１内のロー
ド用プログラムに基づいてメモリカード９内のプログラ
ムＰ２を読み出して一旦マルチポートメモリ２１内に格
納し、続いてＣＰＵボードＢ２のＣＰＵ５２が自己のボ
ードＢ２のＥＰＲＯＭ７２内に格納されているロード用
プログラムに基づいて、マルチポートメモリ２１内のプ
ログラムＰ２を読み出してフラッシュメモリ６２内に書
き込んでプログラムＰ２を更新する。プログラムＰ３、
プログラムＰ４についても同様にして一旦マルチポート
メモリ２１に格納された後夫々ＣＰＵボードＢ３、Ｂ４
のフラッシュメモリ６３、６４に書き込まれて更新され
る。
２を選択すると、ＣＰＵ５１がＥＰＲＯＭ７１内のロー
ド用プログラムに基づいてメモリカード９内のプログラ
ムＰ２を読み出して一旦マルチポートメモリ２１内に格
納し、続いてＣＰＵボードＢ２のＣＰＵ５２が自己のボ
ードＢ２のＥＰＲＯＭ７２内に格納されているロード用
プログラムに基づいて、マルチポートメモリ２１内のプ
ログラムＰ２を読み出してフラッシュメモリ６２内に書
き込んでプログラムＰ２を更新する。プログラムＰ３、
プログラムＰ４についても同様にして一旦マルチポート
メモリ２１に格納された後夫々ＣＰＵボードＢ３、Ｂ４
のフラッシュメモリ６３、６４に書き込まれて更新され
る。
【００２２】なお運転用プログラムは、バージョンアッ
プ時に限らず初期のロード時においても同様にしてメモ
リカード９からロードされる。またプロセス制御系のプ
ログラムのパラメータについてもメモリカード９内に記
憶できるようになっており、パラメータを変更するとき
には、変更後のパラメータを記憶したメモリカード９を
カード挿入口４０に挿入し、プロセス制御系のプログラ
ムと同様にマルチポートメモリ２１を経由してＣＰＵボ
ードＢ２にロードされる。ただしロード先はＥＥＰＲＯ
Ｍ８２であり、マルチポートメモリ２１からＥＥＰＲＯ
Ｍ８２へのロードはプロセス制御系のプログラムによっ
て行われる。
プ時に限らず初期のロード時においても同様にしてメモ
リカード９からロードされる。またプロセス制御系のプ
ログラムのパラメータについてもメモリカード９内に記
憶できるようになっており、パラメータを変更するとき
には、変更後のパラメータを記憶したメモリカード９を
カード挿入口４０に挿入し、プロセス制御系のプログラ
ムと同様にマルチポートメモリ２１を経由してＣＰＵボ
ードＢ２にロードされる。ただしロード先はＥＥＰＲＯ
Ｍ８２であり、マルチポートメモリ２１からＥＥＰＲＯ
Ｍ８２へのロードはプロセス制御系のプログラムによっ
て行われる。
【００２３】上述の実施例によれば、メモリカード９に
プログラムを記憶しておき、このメモリカード９をカー
ド挿入口４０に差し込み、ＣＰＵ５１〜５４によりロー
ド用プログラムに基づいて各ＣＰＵボードＢ１〜Ｂ４に
夫々プログラムＰ１〜Ｐ４をロードすることにより制御
部内の運転用プログラムのバージョンアップを図れるの
で、プログラムのバージョンアップに伴う作業が容易で
あり、デバイスの着脱を行わなくてよいのでデバイスの
ピン折れや差し込みミスによる焼損といったトラブルも
起こらない。またプロセス制御系のプログラムのパラメ
ータについても変更したパラメータをメモリカードに記
憶しておき、このメモリカードにより一括してパラメー
タを変更できるので、操作パネルで一つ一つパラメータ
を変更する場合に比べて作業が容易である。
プログラムを記憶しておき、このメモリカード９をカー
ド挿入口４０に差し込み、ＣＰＵ５１〜５４によりロー
ド用プログラムに基づいて各ＣＰＵボードＢ１〜Ｂ４に
夫々プログラムＰ１〜Ｐ４をロードすることにより制御
部内の運転用プログラムのバージョンアップを図れるの
で、プログラムのバージョンアップに伴う作業が容易で
あり、デバイスの着脱を行わなくてよいのでデバイスの
ピン折れや差し込みミスによる焼損といったトラブルも
起こらない。またプロセス制御系のプログラムのパラメ
ータについても変更したパラメータをメモリカードに記
憶しておき、このメモリカードにより一括してパラメー
タを変更できるので、操作パネルで一つ一つパラメータ
を変更する場合に比べて作業が容易である。
【００２４】以上において、制御部内の運転用プログラ
ムをデバックする場合には、ＣＰＵボードＢ１（Ｂ２〜
Ｂ４）のフラッシュメモリ６１（６２〜６４）を取り外
してＳＲＡＭを装着し、パソコンとＣＰＵボードとを接
続してパソコン側からＳＲＡＭに、デバッグの対象とな
っている運転用プログラムをダウンロードし、パソコン
によりＳＲＡＭ内の運転用プログラムをデバッグする。
このようにパソコンを用いれば、インサーキットエミュ
レータを使用しなくて済むので、デバッグに要するコス
トが安くなる。
ムをデバックする場合には、ＣＰＵボードＢ１（Ｂ２〜
Ｂ４）のフラッシュメモリ６１（６２〜６４）を取り外
してＳＲＡＭを装着し、パソコンとＣＰＵボードとを接
続してパソコン側からＳＲＡＭに、デバッグの対象とな
っている運転用プログラムをダウンロードし、パソコン
によりＳＲＡＭ内の運転用プログラムをデバッグする。
このようにパソコンを用いれば、インサーキットエミュ
レータを使用しなくて済むので、デバッグに要するコス
トが安くなる。
【００２５】また装置を運転するに際し、ＣＰＵボード
内の各部に誤ったアドレスがきたときには各部からＣＰ
Ｕに返答を出さないため、ＣＰＵが割り込み信号を出し
て運転用プログラムをトラップする。このようにしてソ
フトエラーあるいはハードエラーを監視できるが、ＣＰ
Ｕ自身でＩ／Ｏアドレスを一定間隔で読み出し、正常な
らタイマをクリアし、異常であればタイマがタイムアッ
プしてＣＰＵが割り込み信号を出力し、これにより電源
をオフするようにしてもよい。
内の各部に誤ったアドレスがきたときには各部からＣＰ
Ｕに返答を出さないため、ＣＰＵが割り込み信号を出し
て運転用プログラムをトラップする。このようにしてソ
フトエラーあるいはハードエラーを監視できるが、ＣＰ
Ｕ自身でＩ／Ｏアドレスを一定間隔で読み出し、正常な
らタイマをクリアし、異常であればタイマがタイムアッ
プしてＣＰＵが割り込み信号を出力し、これにより電源
をオフするようにしてもよい。
【００２６】なお上述の真空処理装置において、例えば
真空処理室における圧力温度、流量、電力値などの測定
値を取り込むにあたっては、所定間隔例えば７０μｓ間
隔で計測部からのアナログデータを３回サンプリング
し、その３つの値の間で差分の少ない２つの値を有効デ
ータとして平均し、その平均値を測定値として取り込め
ば、ノイズの影響を少なくすることができる。
真空処理室における圧力温度、流量、電力値などの測定
値を取り込むにあたっては、所定間隔例えば７０μｓ間
隔で計測部からのアナログデータを３回サンプリング
し、その３つの値の間で差分の少ない２つの値を有効デ
ータとして平均し、その平均値を測定値として取り込め
ば、ノイズの影響を少なくすることができる。
【００２７】そして真空処理装置を運転する場合、例え
ば操作パネルの近くに図５に示すように搬送状況表示用
の画面９１を設けると共に、装置本体に搬送アーム３１
及びウエハＷを検出する例えば光学的センサを複数設け
ておき、この光学的センサからの信号に基づいて、搬送
室３２、真空処理室３３〜３５及びカセット室３６、３
７の平面配置図と共に搬送アーム３１及びウエハＷの位
置を前記画面９１に表示させることが望ましく、このよ
うにすれば、動作を目視で確認でき、トラブルの防止に
役立つという利点がある。
ば操作パネルの近くに図５に示すように搬送状況表示用
の画面９１を設けると共に、装置本体に搬送アーム３１
及びウエハＷを検出する例えば光学的センサを複数設け
ておき、この光学的センサからの信号に基づいて、搬送
室３２、真空処理室３３〜３５及びカセット室３６、３
７の平面配置図と共に搬送アーム３１及びウエハＷの位
置を前記画面９１に表示させることが望ましく、このよ
うにすれば、動作を目視で確認でき、トラブルの防止に
役立つという利点がある。
【００２８】本発明は、真空処理装置に限らず、ウエハ
Ｗや液晶基板などの検査装置、塗布現像装置、洗浄装置
といった種々の処理装置に適用でき、また処理装置以外
の制御装置にも適用できる。
Ｗや液晶基板などの検査装置、塗布現像装置、洗浄装置
といった種々の処理装置に適用でき、また処理装置以外
の制御装置にも適用できる。
【００２９】
【発明の効果】以上のように本発明によれば運転用プロ
グラムを更新する作業を簡単にかつトラブルの発生なく
行うことができる。
グラムを更新する作業を簡単にかつトラブルの発生なく
行うことができる。
【図１】本発明の実施例に係る真空処理装置の外観を概
略的に示す斜視図である。
略的に示す斜視図である。
【図２】本発明の実施例に係る真空処理装置の概略を示
す平面図である。
す平面図である。
【図３】本発明の実施例に係る真空処理装置の制御部の
構成を示すブロック回路図である。
構成を示すブロック回路図である。
【図４】本発明のプログラムのロード方法の一実施例を
示すフロー図である。
示すフロー図である。
【図５】搬送アーム及びウエハの搬送状況を表示する画
面の説明図である。
面の説明図である。
【図６】従来のプログラムのロード方法を説明するため
のブロック回路図である。
のブロック回路図である。
２１ マルチポートメモリ ２２ カードリーダ ３１ 搬送アーム ３２ 搬送室 ３３〜３５ 真空処理室 ３６、３７ カセット室 ４０ カード挿入口 ５１〜５４ ＣＰＵ ６１〜６４ フラッシュメモリ ７１〜７４ ＥＰＲＯＭ ８１〜８４ ＥＥＰＲＯＭ ９ メモリカード
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/68 Ａ (72)発明者 梶原 真人 山梨県韮崎市藤井町北下条2381番地の１ 東京エレクトロン山梨株式会社内 (72)発明者 高添 克彦 山梨県韮崎市藤井町北下条2381番地の１ 東京エレクトロン山梨株式会社内
Claims (6)
- 【請求項１】 運転用プログラムを格納するための書き
込み可能なメモリと、 前記運転用プログラムが記憶されたメモリカードと、 このメモリカード内のプログラムを読み出して前記メモ
リにロードするためのロード手段と、 前記メモリカードをロード手段に結合するための結合手
段と、を備えたことを特徴とする制御装置。 - 【請求項２】 メモリに格納された運転用プログラムに
より制御する制御装置において、 前記メモリとして書き込み可能なメモリを用いる一方、
メモリカードに運転用プログラムを記憶し、このメモリ
カードに記憶された運転用プログラムをロード手段によ
りロード用プログラムに基づいて前記メモリにロードす
ることを特徴とする制御装置のプログラムのロード方
法。 - 【請求項３】 被処理体を搬送手段により処理室の中に
搬送し、前記処理室の中で処理を行う処理装置におい
て、 複数種類の運転用プログラムを夫々格納し、各運転用プ
ログラムに基づいて制御を行う複数の制御ユニットと、 前記複数種類の運転用プログラムが記憶されたメモリカ
ードと、 このメモリカードを前記制御ユニットに結合するための
結合手段と、を備え、 前記制御ユニットは、プロセッサと、運転用プログラム
を格納するための書き込み可能なメモリと、ロード用プ
ログラムが格納されたプログラムローダと、を有し、前
記メモリカード内の運転用プログラムを、前記プロセッ
サによりロード用プログラムに基づいて前記メモリにロ
ードすることを特徴とする処理装置。 - 【請求項４】 各制御ユニットを接続している伝送路に
マルチポートメモリを接続し、複数の制御ユニットの中
から選択された一の制御ユニットの運転用プログラムに
ついては、自己の制御ユニットによりメモリカードから
ロードし、他の制御ユニットの運転用プログラムについ
ては、前記一の制御ユニットにより、メモリカードから
マルチポートメモリに一旦書き込み、次いで当該他の制
御ユニットによりロードすることを特徴とする請求項３
記載の処理装置。 - 【請求項５】 複数種類の運転用プログラムの中には、
少なくとも処理室内での処理を行うための処理プログラ
ムが含まれることを特徴とする請求項３または４記載の
処理装置。 - 【請求項６】 処理プログラムに基づいて制御を行う制
御ユニットは、処理プログラムのパラメータを格納する
ためのパラメータ格納部を備えると共に、メモリカード
内には処理プログラムのパラメータが記憶され、このパ
ラメータがプロセッサによりロード用プログラムに基づ
いて前記パラメータ格納部にロードされることを特徴と
する請求項５記載の処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28926594A JPH08129407A (ja) | 1994-10-28 | 1994-10-28 | 制御装置、制御装置のプログラムのロード方法および処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28926594A JPH08129407A (ja) | 1994-10-28 | 1994-10-28 | 制御装置、制御装置のプログラムのロード方法および処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08129407A true JPH08129407A (ja) | 1996-05-21 |
Family
ID=17740926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28926594A Pending JPH08129407A (ja) | 1994-10-28 | 1994-10-28 | 制御装置、制御装置のプログラムのロード方法および処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08129407A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001016659A1 (fr) * | 1999-09-01 | 2001-03-08 | Tokyo Electron Limited | Machine de fabrication de semi-conducteurs et technique de commande de parametre de condition d'exploitation |
| JP2007303420A (ja) * | 2006-05-12 | 2007-11-22 | Shimadzu Corp | ターボ分子ポンプおよびターボ分子ポンプシステム |
| WO2009155444A3 (en) * | 2008-06-19 | 2010-04-08 | Varian Semiconductor Equipment Associates | Material transport systems using autonomous controls |
| JP2014068046A (ja) * | 2008-12-10 | 2014-04-17 | Hitachi Kokusai Electric Inc | 基板処理装置及び基板処理装置における表示方法 |
| CN105988832A (zh) * | 2015-02-09 | 2016-10-05 | 深圳市硅格半导体有限公司 | 存储卡数据处理方法及系统 |
| JP2017016454A (ja) * | 2015-07-02 | 2017-01-19 | セイコーエプソン株式会社 | ファームウェア書き換え方法およびプリンター |
| CN113495523A (zh) * | 2020-03-19 | 2021-10-12 | 松下知识产权经营株式会社 | 可编程控制器、可编程控制器的更新方法 |
-
1994
- 1994-10-28 JP JP28926594A patent/JPH08129407A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001016659A1 (fr) * | 1999-09-01 | 2001-03-08 | Tokyo Electron Limited | Machine de fabrication de semi-conducteurs et technique de commande de parametre de condition d'exploitation |
| JP2001075628A (ja) * | 1999-09-01 | 2001-03-23 | Tokyo Electron Ltd | 半導体製造装置及びその動作条件パラメータの管理方法 |
| US6514345B1 (en) | 1999-09-01 | 2003-02-04 | Tokyo Electron Limited | Processing apparatus and managing method of operational condition parameter thereof |
| JP4545252B2 (ja) * | 1999-09-01 | 2010-09-15 | 東京エレクトロン株式会社 | 半導体製造装置 |
| JP2007303420A (ja) * | 2006-05-12 | 2007-11-22 | Shimadzu Corp | ターボ分子ポンプおよびターボ分子ポンプシステム |
| WO2009155444A3 (en) * | 2008-06-19 | 2010-04-08 | Varian Semiconductor Equipment Associates | Material transport systems using autonomous controls |
| JP2014068046A (ja) * | 2008-12-10 | 2014-04-17 | Hitachi Kokusai Electric Inc | 基板処理装置及び基板処理装置における表示方法 |
| CN105988832A (zh) * | 2015-02-09 | 2016-10-05 | 深圳市硅格半导体有限公司 | 存储卡数据处理方法及系统 |
| JP2017016454A (ja) * | 2015-07-02 | 2017-01-19 | セイコーエプソン株式会社 | ファームウェア書き換え方法およびプリンター |
| CN113495523A (zh) * | 2020-03-19 | 2021-10-12 | 松下知识产权经营株式会社 | 可编程控制器、可编程控制器的更新方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0144660B1 (ko) | 다중 처리장치 | |
| KR100793453B1 (ko) | 처리 장치의 유지 보수 방법, 처리 장치의 자동 검사방법, 처리 장치의 자동 복귀 방법 및 처리 장치를구동하는 소프트웨어의 자기 진단 방법 | |
| US6865644B2 (en) | System and method for industrial controller with an I/O processor using cache memory to optimize exchange of shared data | |
| JPH08129407A (ja) | 制御装置、制御装置のプログラムのロード方法および処理装置 | |
| US20060008134A1 (en) | Substrate processing apparatus and substrate processing system | |
| US8255606B2 (en) | Remote access gateway for semiconductor processing equipment | |
| JP3509001B2 (ja) | 自己診断テスト回路機能を備えた半導体集積回路および半導体集積回路のテスト方法 | |
| JP3924014B2 (ja) | 半導体製造装置の制御装置 | |
| JP3370537B2 (ja) | 制御装置及び処理装置 | |
| JP3335831B2 (ja) | 真空処理装置 | |
| JP3140211B2 (ja) | ウェーハ移載方法及び縦型拡散／ｃｖｄ装置 | |
| JP3441322B2 (ja) | 基板処理装置及び方法 | |
| US7010680B2 (en) | ROM writer has switching device for switching between external start-up ROM and data ROM to update control program in built-in writable ROM | |
| KR20050105266A (ko) | 인 라인 접속 설정 방법 및 장치 및 그리고 기판 처리 장치및 기판 처리 시스템 | |
| US6098183A (en) | Method of debugging in a computer system | |
| JP2000208567A (ja) | 半導体集積回路及びそのテスト方法 | |
| JPH10261554A (ja) | 真空処理装置及び真空処理方法 | |
| JPH0688193B2 (ja) | 生産制御装置 | |
| CN207966919U (zh) | 校准装置以及真空设备 | |
| JP2929242B2 (ja) | 処理装置 | |
| JP3314038B2 (ja) | 複合処理装置 | |
| KR20030076098A (ko) | 테스트 핸들러 및 그 제어방법 | |
| JP2834970B2 (ja) | 基板収納装置 | |
| KR20230107953A (ko) | 논리연산제어장치에 신규 모듈을 추가하는 방법 | |
| JPH0666383B2 (ja) | マスク・レチクル収納体 |