JPH0812878B2 - 半導体素子のマウント方法及びそのマウント装置 - Google Patents
半導体素子のマウント方法及びそのマウント装置Info
- Publication number
- JPH0812878B2 JPH0812878B2 JP60208948A JP20894885A JPH0812878B2 JP H0812878 B2 JPH0812878 B2 JP H0812878B2 JP 60208948 A JP60208948 A JP 60208948A JP 20894885 A JP20894885 A JP 20894885A JP H0812878 B2 JPH0812878 B2 JP H0812878B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- lead frame
- semiconductor element
- applying
- connector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Die Bonding (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 本発明は半導体素子を半田によりマウントする方法及
びそのマウント装置に係り、特にこの半田層と半導体素
子間に発生する巣を効果的に除去するものである。
びそのマウント装置に係り、特にこの半田層と半導体素
子間に発生する巣を効果的に除去するものである。
半導体ウエーハに機能素子もしくは回路に造り込む前
工程を経てから、これらを個々に分割し半導体装置に組
立てる後工程ではいわゆるリードフレームを適用するの
が一般的な手段であり、多くの半導体装置に採用されて
いる。旺盛に需要に応えなお激しい経済的環境におかれ
る半導体産業にあっては厳しい清浄度が要求される前工
程に較べ後工程の合理化は進んでおり、Full Auto Bond
erに代表されるようにManual操作を省略した製造設備が
開発導入されており、いわゆるDie Bonderも同様であ
る。
工程を経てから、これらを個々に分割し半導体装置に組
立てる後工程ではいわゆるリードフレームを適用するの
が一般的な手段であり、多くの半導体装置に採用されて
いる。旺盛に需要に応えなお激しい経済的環境におかれ
る半導体産業にあっては厳しい清浄度が要求される前工
程に較べ後工程の合理化は進んでおり、Full Auto Bond
erに代表されるようにManual操作を省略した製造設備が
開発導入されており、いわゆるDie Bonderも同様であ
る。
ところで、リードフレームはその表面に金もしくは銀
被膜を被着して使用するのが通例であったが、その単価
を低減するため銅もしくは銅合金そのまゝを適用する頻
度が最近増大しており、この酸化し易い材料からなるリ
ードフレームの作業雰囲気としては還元力の良いフォー
ミングガスが使用されている。
被膜を被着して使用するのが通例であったが、その単価
を低減するため銅もしくは銅合金そのまゝを適用する頻
度が最近増大しており、この酸化し易い材料からなるリ
ードフレームの作業雰囲気としては還元力の良いフォー
ミングガスが使用されている。
このリードフレームにマウントする半導体素子は従来
のように単数でなく複数個に増大しており、しかも半導
体素子に要求される特性即ち耐圧等も一層厳しい方向に
向っている。このような半導体素子をリードフレームに
ダイボンディングする方法としては金−珪素共晶、金−
ゲルマニウム合金を利用する外に半田を適用する方式も
広く実用化されているがこれを第６図及第９図により説
明する。
のように単数でなく複数個に増大しており、しかも半導
体素子に要求される特性即ち耐圧等も一層厳しい方向に
向っている。このような半導体素子をリードフレームに
ダイボンディングする方法としては金−珪素共晶、金−
ゲルマニウム合金を利用する外に半田を適用する方式も
広く実用化されているがこれを第６図及第９図により説
明する。
第６図及び第７図に示すリードフレームを使用する
が、第６図は第５図要部を拡大して示したものである。
このリードフレームは個別半導体装置に主として適用さ
れるSIPタイプではなく集積回路装置に採用されるDIPタ
イプであり、一般的なものと同様に周囲を枠体（30）…
で囲んだほゞ直方形を呈するもので、この長軸方向に沿
った対向する枠体からその求心方向にリード端子（31）
…を設け、その１グループを１単位体とした約20単位体
を連続的に形成したものである。又長軸方向に沿った対
向する枠体には透孔（32）…を等間隔に設け、後述する
搬送時における位置決め及び搬送に利用する。
が、第６図は第５図要部を拡大して示したものである。
このリードフレームは個別半導体装置に主として適用さ
れるSIPタイプではなく集積回路装置に採用されるDIPタ
イプであり、一般的なものと同様に周囲を枠体（30）…
で囲んだほゞ直方形を呈するもので、この長軸方向に沿
った対向する枠体からその求心方向にリード端子（31）
…を設け、その１グループを１単位体とした約20単位体
を連続的に形成したものである。又長軸方向に沿った対
向する枠体には透孔（32）…を等間隔に設け、後述する
搬送時における位置決め及び搬送に利用する。
第６図に示すようにリード端子（31）に連続して設け
たベッド部（33）（33）には２個ずつの半導体素子（3
4）…を半田を介して配置し、更に他のリード端子（3
5）（36）にもベッド部（33）（33）を設けこのベッド
部（33）（33）と半導体素子（34）…間をコネクタ（3
7）を間挿した半田により固着して所望の回路を構成す
るが、このリードフレームは前述の通りCu又はCu合金製
である。このリード端子（31）（35）（36）の根元には
コイニング処理を施して溝（37）を設け、封止樹脂から
滲入してくる水分等を防ぐ役割りを果す。
たベッド部（33）（33）には２個ずつの半導体素子（3
4）…を半田を介して配置し、更に他のリード端子（3
5）（36）にもベッド部（33）（33）を設けこのベッド
部（33）（33）と半導体素子（34）…間をコネクタ（3
7）を間挿した半田により固着して所望の回路を構成す
るが、このリードフレームは前述の通りCu又はCu合金製
である。このリード端子（31）（35）（36）の根元には
コイニング処理を施して溝（37）を設け、封止樹脂から
滲入してくる水分等を防ぐ役割りを果す。
さて、実際のダイボンダによる工程を第７図及び第８
図に示すが、搬送機構端末にはリードフレームのストッ
カ（38）が設けられており、この間にはフイーダ（39）
（今後中空遮蔽部と記載する）を配置し、半田供給、マ
ウント、コネクタ接続等の工程を施す位置には開放部
（図示せず）を設置して作業可能とする外特定のガス雰
囲気とするためN2,H2等のガス噴出孔を設ける。更にこ
の開放部には搬送されるリードフレームに連動してかつ
これに向けて昇降するヒータブロックを配置する外、機
能素子や回路を造り込み個々の単位体毎に分割した半導
体ウエーハを載せる支持台、この個々の半導体素子をバ
キュームピンセットで把持し、これを一定の方向に規制
するゲージング台をこの中空遮蔽部に近接して配置す
る。一方半田を供給する機構を開放部に対向して配置す
るが、これはリボン状半田を細管より導出させる方式を
採用している。更に又、半田供給部の前にはCu又はCu合
金製のリードフレームに形成される酸化層を除去する還
元領域を設け、後ストッカの直前には冷却部を設置す
る。第７図に示すように、このダイボンダを利用して半
導体素子のマウントを実施するが、搬送機構によって開
放部に送られたリードフレームのベッド部に所定量の半
田を供給し、これを次の開放部に搬送してこの半田上に
ゲージングを終えた半導体素子を積層して固着する。更
にこの半導体素子にコネクタを半田付けするために開放
部に搬送して半田を供給後コネクタ接続を終えて冷却し
てストッカに収納する。引続きボンダによる次工程に移
行する。
図に示すが、搬送機構端末にはリードフレームのストッ
カ（38）が設けられており、この間にはフイーダ（39）
（今後中空遮蔽部と記載する）を配置し、半田供給、マ
ウント、コネクタ接続等の工程を施す位置には開放部
（図示せず）を設置して作業可能とする外特定のガス雰
囲気とするためN2,H2等のガス噴出孔を設ける。更にこ
の開放部には搬送されるリードフレームに連動してかつ
これに向けて昇降するヒータブロックを配置する外、機
能素子や回路を造り込み個々の単位体毎に分割した半導
体ウエーハを載せる支持台、この個々の半導体素子をバ
キュームピンセットで把持し、これを一定の方向に規制
するゲージング台をこの中空遮蔽部に近接して配置す
る。一方半田を供給する機構を開放部に対向して配置す
るが、これはリボン状半田を細管より導出させる方式を
採用している。更に又、半田供給部の前にはCu又はCu合
金製のリードフレームに形成される酸化層を除去する還
元領域を設け、後ストッカの直前には冷却部を設置す
る。第７図に示すように、このダイボンダを利用して半
導体素子のマウントを実施するが、搬送機構によって開
放部に送られたリードフレームのベッド部に所定量の半
田を供給し、これを次の開放部に搬送してこの半田上に
ゲージングを終えた半導体素子を積層して固着する。更
にこの半導体素子にコネクタを半田付けするために開放
部に搬送して半田を供給後コネクタ接続を終えて冷却し
てストッカに収納する。引続きボンダによる次工程に移
行する。
このような組立工程により半導体素子をリードフレー
ムのベッド部にマウントする際、半田中及び半田に隣接
する半導体素子とベッド部に巣（Void）が発生した。更
にコネクタ接続部にも同様に巣が発生した。その発生原
因としては1st半田供給部でベッド部表面の清浄度差
によって吸着状態が変わり吸着の悪い所が巣となる場
合、供給する半田中に気泡が発生する場合、半導体
素子の外周付近に吸着すると中心部が空洞として残り巣
が発生する場合、半田表面に酸化物もしくは不純物が
吸着しそれが核となって巣が発生する場合等が考えられ
る。巣の発生防止策としては半田の濡れ性を良好にする
ことが肝要であるが、半田材料の選択、半田付け工程雰
囲気の改善、マウント時のスクラブ機構の最適化等を検
討したが、どれも充分に半田巣を抑えることができなか
った。
ムのベッド部にマウントする際、半田中及び半田に隣接
する半導体素子とベッド部に巣（Void）が発生した。更
にコネクタ接続部にも同様に巣が発生した。その発生原
因としては1st半田供給部でベッド部表面の清浄度差
によって吸着状態が変わり吸着の悪い所が巣となる場
合、供給する半田中に気泡が発生する場合、半導体
素子の外周付近に吸着すると中心部が空洞として残り巣
が発生する場合、半田表面に酸化物もしくは不純物が
吸着しそれが核となって巣が発生する場合等が考えられ
る。巣の発生防止策としては半田の濡れ性を良好にする
ことが肝要であるが、半田材料の選択、半田付け工程雰
囲気の改善、マウント時のスクラブ機構の最適化等を検
討したが、どれも充分に半田巣を抑えることができなか
った。
このような半田巣の発生はベッド部への電気的ならび
に熱的な伝導通路を狭めることになり電気的及び熱的抵
抗を増加することになり、ひいては半導体装置としての
特性を劣化する。極端な場合には、局部的な発熱を起し
て破壊に至る場合や半田付け部分の機械的強度を弱めて
剥離現象をもたらす場合も発生する。特に電源整流用半
導体装置のようなパワー素子では巣の発生が致命傷とな
る。
に熱的な伝導通路を狭めることになり電気的及び熱的抵
抗を増加することになり、ひいては半導体装置としての
特性を劣化する。極端な場合には、局部的な発熱を起し
て破壊に至る場合や半田付け部分の機械的強度を弱めて
剥離現象をもたらす場合も発生する。特に電源整流用半
導体装置のようなパワー素子では巣の発生が致命傷とな
る。
本発明は上記難点を除去した新規のマウント方法及び
そのマウント装置を提供するものである。
そのマウント装置を提供するものである。
この目的を達成するため、本発明ではマウント工程で
発生すると想定される巣とベッド部を超音波によって振
動させることにより、その特徴であるキャビテーション
効果による脱気作用によって追い出し良好な接続状態を
完成する。この超音波による振動は、マウント工程前の
溶融半田に対し１回目を行いかつスクラブ運動も行って
マウント工程を終える。その後リードフレームすなわち
導電性金属板に平行にマウントされた板状半導体素子は
マウンターからはずしてから、２回目の超音波振動を行
ってキヤビィテイション効果による完全な脱気作用によ
り良好な接続状態が得られる。しかもマウンターからは
ずして２回目の超音波振動を行うために、板状半導体素
子の表面に形成される各種部品を損傷する頻度は極めて
小さくなる。
発生すると想定される巣とベッド部を超音波によって振
動させることにより、その特徴であるキャビテーション
効果による脱気作用によって追い出し良好な接続状態を
完成する。この超音波による振動は、マウント工程前の
溶融半田に対し１回目を行いかつスクラブ運動も行って
マウント工程を終える。その後リードフレームすなわち
導電性金属板に平行にマウントされた板状半導体素子は
マウンターからはずしてから、２回目の超音波振動を行
ってキヤビィテイション効果による完全な脱気作用によ
り良好な接続状態が得られる。しかもマウンターからは
ずして２回目の超音波振動を行うために、板状半導体素
子の表面に形成される各種部品を損傷する頻度は極めて
小さくなる。
第１図、第２図、第４図及び第５図により本発明を説
明するが、第５図に示したリードフレームはそのまゝ適
用されるので説明を省き、第２図の要部拡大図を繰り返
しになるが簡単に述べる。
明するが、第５図に示したリードフレームはそのまゝ適
用されるので説明を省き、第２図の要部拡大図を繰り返
しになるが簡単に述べる。
図に示すようにリード端子（１）…のなかにはベッド
部（２）を設置したものもあり、こゝに半導体素子
（３）…を半田層（４）によって固着するが回路によっ
てはこの半導体素子に半田を介してコネクタ（６）を接
続する。このコネクタ（６）端は別のリード端子（１）
…に同様に半田を介して接続するが、何れのリード端子
の根元部分には封止樹脂より滲入する水分等のパスを長
くして半導体素子への影響を防ぐコイニング部（７）…
を設ける。第３図は集積回路素子を対象とした組立工程
を、第４図は個別半導体素子を対象とした組立工程を示
す。
部（２）を設置したものもあり、こゝに半導体素子
（３）…を半田層（４）によって固着するが回路によっ
てはこの半導体素子に半田を介してコネクタ（６）を接
続する。このコネクタ（６）端は別のリード端子（１）
…に同様に半田を介して接続するが、何れのリード端子
の根元部分には封止樹脂より滲入する水分等のパスを長
くして半導体素子への影響を防ぐコイニング部（７）…
を設ける。第３図は集積回路素子を対象とした組立工程
を、第４図は個別半導体素子を対象とした組立工程を示
す。
このマウント方法を実施する設備即ちダイボンダ（今
後マウント装置と記載する）は従来の機種に超音波振動
を付与する機構を付設して半田層ならびにその隣接層と
の間に巣の発生を防止したものである。具体的には第３
図及び第４図に示すように、リードフレーム用ストッカ
（８）（９）を始と終りの位置に配置し、この間にはリ
ードフレーム搬送用の鋼ベルト（図示しない）を覆って
中空の遮蔽部（10）を設置する。この中空遮蔽部（10）
の途中には半田供給等の作業ができるように複数の開放
部を形成するが図では具体的な作業名を記載した。この
複数の開放部は特定のガス雰囲気を形成し得るように
N2,H2及びO2等のガスノズルを設置する。
後マウント装置と記載する）は従来の機種に超音波振動
を付与する機構を付設して半田層ならびにその隣接層と
の間に巣の発生を防止したものである。具体的には第３
図及び第４図に示すように、リードフレーム用ストッカ
（８）（９）を始と終りの位置に配置し、この間にはリ
ードフレーム搬送用の鋼ベルト（図示しない）を覆って
中空の遮蔽部（10）を設置する。この中空遮蔽部（10）
の途中には半田供給等の作業ができるように複数の開放
部を形成するが図では具体的な作業名を記載した。この
複数の開放部は特定のガス雰囲気を形成し得るように
N2,H2及びO2等のガスノズルを設置する。
ところで、この作業名のうち還元領域（11）には遮蔽
部（10）内にH2ガス10Vol.％、N2ガス90Vol.％で得られ
るフォーミングガス雰囲気を形成するものであって、後
述する半田供給部（12）と前ストッカ（８）の間に位置
する遮蔽部（10）内に設ける。
部（10）内にH2ガス10Vol.％、N2ガス90Vol.％で得られ
るフォーミングガス雰囲気を形成するものであって、後
述する半田供給部（12）と前ストッカ（８）の間に位置
する遮蔽部（10）内に設ける。
前述の開放部で行われる作業としては半田供給部（1
2）、マウント部（13）、超音波付与部（14）、2nd半田
供給部（15）、コネクタ接続部（16）、2ndU.S付与部
（17）、冷却部（18）があり、これについて以下説明す
る。
2）、マウント部（13）、超音波付与部（14）、2nd半田
供給部（15）、コネクタ接続部（16）、2ndU.S付与部
（17）、冷却部（18）があり、これについて以下説明す
る。
半田供給部（12）（15）は開放部に搬送されたリード
フレームのベッド部（２）…に半田を供給するが、コネ
クタ（６）を接続する機種用のベッド部（２）…にはエ
ンボス部を設け、こゝに半田を供給する。その手段とし
てはPb−Sn系半田リボンをスプールに巻き取りこれを機
械的につまんでから、開放部に対向する位置に設けたガ
イドを通してベッド部（２）…に導き更に押しつけると
同時にこのPb−Sn系半田に所定時間通電して所定量の半
田を供給する。
フレームのベッド部（２）…に半田を供給するが、コネ
クタ（６）を接続する機種用のベッド部（２）…にはエ
ンボス部を設け、こゝに半田を供給する。その手段とし
てはPb−Sn系半田リボンをスプールに巻き取りこれを機
械的につまんでから、開放部に対向する位置に設けたガ
イドを通してベッド部（２）…に導き更に押しつけると
同時にこのPb−Sn系半田に所定時間通電して所定量の半
田を供給する。
マウント部（13）及びコネクタ接続部（16）では半導
体素子（３）…及びコネクタ（６）…を開放部に搬送さ
れたリードフレームに固着した半田層あるいは半導体素
子を載置するため、この開放部に近接位置した支持台
（図示せず）から一定速度で稼動し端末にバキューム吸
着部を備えるロボット機構を配置する。マウント部（1
3）付近にはこの外にゲージング台（図示せず）を設け
る。と言うのは機能素子や回路を造り込んだ半導体ウエ
ーハをその単位体毎に分割後これらを支持台に載置し、
搬送したリードフレームに対しては位置決めして転送す
る必要があるためゲージング台を設置する。このゲージ
ング台の頂面にははいわゆる矢弦形状の枠を設けここに
半導体素子をロボット機構で転送後矢弦形状の枠で位置
決め後再びロボット機構によって転送する。
体素子（３）…及びコネクタ（６）…を開放部に搬送さ
れたリードフレームに固着した半田層あるいは半導体素
子を載置するため、この開放部に近接位置した支持台
（図示せず）から一定速度で稼動し端末にバキューム吸
着部を備えるロボット機構を配置する。マウント部（1
3）付近にはこの外にゲージング台（図示せず）を設け
る。と言うのは機能素子や回路を造り込んだ半導体ウエ
ーハをその単位体毎に分割後これらを支持台に載置し、
搬送したリードフレームに対しては位置決めして転送す
る必要があるためゲージング台を設置する。このゲージ
ング台の頂面にははいわゆる矢弦形状の枠を設けここに
半導体素子をロボット機構で転送後矢弦形状の枠で位置
決め後再びロボット機構によって転送する。
コネクタではこのゲージング台を付設せず予め位置決
めする手法を採用した。
めする手法を採用した。
超音波を付与するに当ってはこのマウンタに超音波発
生器を付設し、これに接続した振動子を開放部に導き、
リードフレームに接触して所定の超音波を付与する。
生器を付設し、これに接続した振動子を開放部に導き、
リードフレームに接触して所定の超音波を付与する。
では次に実際の工程について説明する。
第１図に示すように個別半導体素子としてはダイオー
ドと集積回路素子が適用可能であり、ダイオードとして
はその側面部分にEncapsulation（図では黒塗り部分）
を施したものである。還元領域（11）で表面の酸化層を
還元したリードフレームを半田供給部（12）に搬送し、
前述の半田供給方法により所定量の半田を盛り込む。コ
ネクタを必要としない集積回路素子の組立ではベッド部
にエンボス部が無いので半田は多少盛り上る形状とな
る。次にマウント工程に移るがゲージング台から必要な
半導体素子をこの半田層に積層し、かつここに設置した
ヒータブロックにより半田をN2雰囲気下で溶融して半田
付けを行う。次にこのリードフレームをU.S付与部（1
4）に搬送し、超音波発振子から10〜15W0.5秒超音波を
半導体素子を固着するベッド部に印加する。集積回路素
子はこの工程後冷却部（18）即ち遮蔽部により冷却して
後ストッカ（９）に収納する。
ドと集積回路素子が適用可能であり、ダイオードとして
はその側面部分にEncapsulation（図では黒塗り部分）
を施したものである。還元領域（11）で表面の酸化層を
還元したリードフレームを半田供給部（12）に搬送し、
前述の半田供給方法により所定量の半田を盛り込む。コ
ネクタを必要としない集積回路素子の組立ではベッド部
にエンボス部が無いので半田は多少盛り上る形状とな
る。次にマウント工程に移るがゲージング台から必要な
半導体素子をこの半田層に積層し、かつここに設置した
ヒータブロックにより半田をN2雰囲気下で溶融して半田
付けを行う。次にこのリードフレームをU.S付与部（1
4）に搬送し、超音波発振子から10〜15W0.5秒超音波を
半導体素子を固着するベッド部に印加する。集積回路素
子はこの工程後冷却部（18）即ち遮蔽部により冷却して
後ストッカ（９）に収納する。
ダイオードでは、コネクタを接続するために第４図に
示す工程を行う。すなわち、半導体素子電極に2nd半田
供給部（15）でPb−Sn半田を供給してからコネクタ接続
部（16）でコネクタを接続してブリッヂ回路を構成する
が、この接続に先立ち2ndU.S付与部（17）で前のU.S付
与部（14）と同一条件で超音波を印加する。その後冷却
部（18）を経て後ストッカ（９）に収納する。
示す工程を行う。すなわち、半導体素子電極に2nd半田
供給部（15）でPb−Sn半田を供給してからコネクタ接続
部（16）でコネクタを接続してブリッヂ回路を構成する
が、この接続に先立ち2ndU.S付与部（17）で前のU.S付
与部（14）と同一条件で超音波を印加する。その後冷却
部（18）を経て後ストッカ（９）に収納する。
尚前後するが、マウント部（13）及びコネクタ接続部
（16）では所定条件によりコレットにスクラブ運動を与
えるのは従来通りである。
（16）では所定条件によりコレットにスクラブ運動を与
えるのは従来通りである。
第５図にはマウント工程終了時の半導体素子部分をＸ
線透過装置で見たものを模式的に示した写図であり、
（ａ）に示すように背景技術で多数発生していた巣が
（ｂ）の本発明では皆無となる。
線透過装置で見たものを模式的に示した写図であり、
（ａ）に示すように背景技術で多数発生していた巣が
（ｂ）の本発明では皆無となる。
この超音波振動を与えた初期の段階ではベッド部と半
導体素子底部の間にある半田層中もしくはその隣接部分
に発生した半田巣の形状は真円となる。（Ｘ線を透過し
て見ると立体的には球状）これは超音波振動のもつキャ
ビテーション効果によるもので、巣の外周の表面張力が
均一になるためと想定され、更にこの球形の半田巣はキ
ャビテーション効果の２次効果である脱気作用により圧
力の小さい部分へ移動し、最終的には外部に押し出され
る。
導体素子底部の間にある半田層中もしくはその隣接部分
に発生した半田巣の形状は真円となる。（Ｘ線を透過し
て見ると立体的には球状）これは超音波振動のもつキャ
ビテーション効果によるもので、巣の外周の表面張力が
均一になるためと想定され、更にこの球形の半田巣はキ
ャビテーション効果の２次効果である脱気作用により圧
力の小さい部分へ移動し、最終的には外部に押し出され
る。
この結果完成した半導体装置の電気的特性劣化、放熱
効果の減少、熱的安定性の低下ならびに固着部の機械的
強度劣化等を改善できる優れた利点をもつ。
効果の減少、熱的安定性の低下ならびに固着部の機械的
強度劣化等を改善できる優れた利点をもつ。
尚この方法ならびに装置は半田接合ダイボンディング
のほか共晶合金接合ダイボンディングにも適用可能であ
る。
のほか共晶合金接合ダイボンディングにも適用可能であ
る。
第１図は本発明に係る工程を示す断面図、第２図はその
工程を施すリードフレームの要部拡大図、第３図及び第
４図は本発明に係る装置のライン構成図、第５図は
（ａ）（ｂ）は本発明により得られる半田接合部のＸ線
透過写真を模式的に示した写図、第６図は従来から使用
するリードフレーム平面図、第７図はその要部拡大図、
第８図は従来の工程を示す図、第９図は従来の装置のラ
イン構成図である。
工程を施すリードフレームの要部拡大図、第３図及び第
４図は本発明に係る装置のライン構成図、第５図は
（ａ）（ｂ）は本発明により得られる半田接合部のＸ線
透過写真を模式的に示した写図、第６図は従来から使用
するリードフレーム平面図、第７図はその要部拡大図、
第８図は従来の工程を示す図、第９図は従来の装置のラ
イン構成図である。
フロントページの続き (56)参考文献 特開 昭57−190325（ＪＰ，Ａ) 特開 昭55−27619（ＪＰ，Ａ) 特開 昭51−102560（ＪＰ，Ａ) 特開 昭60−37937（ＪＰ，Ａ) 特開 昭55−33080（ＪＰ，Ａ) 実開 昭57−110942（ＪＰ，Ｕ) 実開 昭56−139244（ＪＰ，Ｕ) 特公 昭59−23465（ＪＰ，Ｂ１)
Claims (2)
- 【請求項１】リードフレームに第１半田を供給する工程
と，前記第１半田を溶融し、この第１半田に半導体素子
をスクラブ動作を加えながら接着する工程と，前記第１
半田が溶融状態で接着している前記リードフレームに第
１の超音波振動を付与する工程と，前記半導体素子の電
極に第２半田を供給する工程と，前記両半田を溶融し前
記電極に溶融半田を介してスクラブ動作を加えながらコ
ネクタを接着する工程と，前記リードフレームに第２の
超音波振動を付与して両半田を振動させる工程とをこの
順序で備えたことを特徴とする半導体素子のマウント方
法 - 【請求項２】リードフレームを一定のピッチで水平方向
に搬送する機構と，前記搬送される前記リードフレーム
に連動しかつこれに向けて昇降可能なヒータブロック
と，前記搬送する機構を覆う中空遮蔽部と，前記中空遮
蔽部に設ける複数の開放部と，前記中空遮蔽部に形成さ
れる還元領域と，第１開放部において前記リードフレー
ムへ第１半田を供給する機構と，第２開放部において前
記リードフレームの溶融第１半田に半導体素子を接触す
ると共にスクラブ動作を加えながら接着する機構と，第
３開放部において前記リードフレームに超音波により第
１の振動を付与する機構と，第４開放部において前記半
導体素子の電極に第２半田を供給して溶融する機構と，
第５開放部において溶融した第２半田により前記半導体
素子の電極にコネクタを接着する機構と，第６開放部に
おいて溶融状態の前記第１及び第２半田に振動が伝わる
ように設けられた前記リードフレームに超音波による第
２の振動を付与する機構とを具備することを特徴とする
半導体素子のマウント装置
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60208948A JPH0812878B2 (ja) | 1985-09-24 | 1985-09-24 | 半導体素子のマウント方法及びそのマウント装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60208948A JPH0812878B2 (ja) | 1985-09-24 | 1985-09-24 | 半導体素子のマウント方法及びそのマウント装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6269627A JPS6269627A (ja) | 1987-03-30 |
| JPH0812878B2 true JPH0812878B2 (ja) | 1996-02-07 |
Family
ID=16564792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60208948A Expired - Lifetime JPH0812878B2 (ja) | 1985-09-24 | 1985-09-24 | 半導体素子のマウント方法及びそのマウント装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0812878B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS577133A (en) * | 1980-06-16 | 1982-01-14 | Toshiba Corp | Manufacture of semiconductor device |
| JPS58215039A (ja) * | 1982-06-07 | 1983-12-14 | Kumamoto Nippon Denki Kk | 半導体装置の製造装置 |
| JPS6037737A (ja) * | 1983-08-11 | 1985-02-27 | Toshiba Corp | ペレツトマウント装置 |
-
1985
- 1985-09-24 JP JP60208948A patent/JPH0812878B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6269627A (ja) | 1987-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7394146B2 (en) | MOSFET package | |
| EP0915505B1 (en) | Semiconductor device package, manufacturing method thereof and circuit board therefor | |
| US6744126B1 (en) | Multichip semiconductor package device | |
| JP2986095B2 (ja) | 表面実装型半導体パッケージ | |
| JP5649805B2 (ja) | 半導体装置の製造方法 | |
| JPH0945805A (ja) | 配線基板、半導体装置及び半導体装置を配線基板から取り外す方法並びに半導体装置の製造方法 | |
| US5907786A (en) | Process for manufacturing a flip-chip integrated circuit | |
| JP3905208B2 (ja) | 半導体装置及びその実装構造 | |
| US20040075168A1 (en) | Semiconductor device bonded on circuit board via coil spring | |
| JPH0697237A (ja) | 半導体装置及びその製造方法 | |
| JP3569386B2 (ja) | 半導体集積回路装置の製造方法およびそれにより得られるモジュール基板ならびに電子機器 | |
| JPH01303730A (ja) | 半導体素子の実装構造とその製造方法 | |
| JPH0812878B2 (ja) | 半導体素子のマウント方法及びそのマウント装置 | |
| JPH0888297A (ja) | 電子部品および電子部品接続構造体 | |
| KR101008534B1 (ko) | 전력용 반도체모듈패키지 및 그 제조방법 | |
| US20080079128A1 (en) | Lead frame type stack package and method o fabricating the same | |
| JP4201060B2 (ja) | 半導体装置、およびその製造方法 | |
| JP2001007271A (ja) | 半導体装置及びその製造方法 | |
| JPH07273267A (ja) | リードの接合方法 | |
| WO1999065076A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP2000012621A (ja) | 半導体装置およびその製造方法 | |
| JPH05144989A (ja) | リードフレームの製造方法とそれを用いた半導体素子の接合方法 | |
| KR20040043840A (ko) | 멀티 칩 패키지 제조에 있어서의 리드 접합 방법 | |
| JPH06164118A (ja) | 配線基板とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |