JPH06164118A - 配線基板とその製造方法 - Google Patents
配線基板とその製造方法Info
- Publication number
- JPH06164118A JPH06164118A JP33799092A JP33799092A JPH06164118A JP H06164118 A JPH06164118 A JP H06164118A JP 33799092 A JP33799092 A JP 33799092A JP 33799092 A JP33799092 A JP 33799092A JP H06164118 A JPH06164118 A JP H06164118A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- wiring board
- semiconductor device
- electrode
- electrode land
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】 半導体素子封止済み半導体装置搭載部３に該
半導体装置の各リードが接続される各電極ランド４、
４、…が配設された配線基板１の該電極ランド４、４、
…に対して半導体装置１０のリード１１、１１、…を半
田９により接続するときにリードずれが生じないように
する。 【構成】 各電極ランド群５の両側に、それと電極ラン
ド配置ピッチよりも相当に小さな間隔をおいて電極ラン
ド４、４、…よりも高いリードずれ防止ガード７、７を
形成する。
半導体装置の各リードが接続される各電極ランド４、
４、…が配設された配線基板１の該電極ランド４、４、
…に対して半導体装置１０のリード１１、１１、…を半
田９により接続するときにリードずれが生じないように
する。 【構成】 各電極ランド群５の両側に、それと電極ラン
ド配置ピッチよりも相当に小さな間隔をおいて電極ラン
ド４、４、…よりも高いリードずれ防止ガード７、７を
形成する。
Description
【０００１】
【産業上の利用分野】本発明は、配線基板とその製造方
法、特に半導体素子封止済み半導体装置搭載部に該半導
体装置の各リードが接続される各電極ランドが配設され
た配線基板とその製造方法に関する。
法、特に半導体素子封止済み半導体装置搭載部に該半導
体装置の各リードが接続される各電極ランドが配設され
た配線基板とその製造方法に関する。
【０００２】
【従来の技術】配線基板として半導体素子封止済み半導
体装置の各リードが接続される各電極ランドが配設され
た半導体素子封止済み半導体装置と未封止半導体素子の
各電極が接続される各電極ランドが配設された半導体素
子樹脂封止部とを有する配線基板がある。
体装置の各リードが接続される各電極ランドが配設され
た半導体素子封止済み半導体装置と未封止半導体素子の
各電極が接続される各電極ランドが配設された半導体素
子樹脂封止部とを有する配線基板がある。
【０００３】このような配線基板に対する半導体素子封
止済み半導体装置の搭載と、未封止半導体装置の搭載
は、一般に、下記のような方法により行われていた。先
ず配線基板表面の配線膜上に印刷により半田クリームを
形成し、ＲＡＭ等のメモリを成す樹脂封止済み半導体装
置を半導体装置搭載部にマウントし、その状態で配線基
板を加熱炉（温度例えば２３５±５℃）に通す（加熱時
間例えば１０秒間）ことによってリフローして封止済み
半導体装置の取付を行い、その後、必要な洗浄を行い、
しかる後、メモリコントローラを成す未封止半導体素子
（ベアチップ）搭載部に未封止半導体素子をダイボンデ
ィングし、各電極ランドと半導体素子の各電極との間の
ワイヤを介して接続するワイヤボンディングを行い、し
かる後、樹脂封止を行う。
止済み半導体装置の搭載と、未封止半導体装置の搭載
は、一般に、下記のような方法により行われていた。先
ず配線基板表面の配線膜上に印刷により半田クリームを
形成し、ＲＡＭ等のメモリを成す樹脂封止済み半導体装
置を半導体装置搭載部にマウントし、その状態で配線基
板を加熱炉（温度例えば２３５±５℃）に通す（加熱時
間例えば１０秒間）ことによってリフローして封止済み
半導体装置の取付を行い、その後、必要な洗浄を行い、
しかる後、メモリコントローラを成す未封止半導体素子
（ベアチップ）搭載部に未封止半導体素子をダイボンデ
ィングし、各電極ランドと半導体素子の各電極との間の
ワイヤを介して接続するワイヤボンディングを行い、し
かる後、樹脂封止を行う。
【０００４】そして、メモリコントローラの測定を行っ
たうえで裏面についても同様な方法で樹脂封止半導体装
置の半田付けと、未封止半導体素子のダイボンディン
グ、ワイヤボンディング及び樹脂封止とを行い、その
後、その樹脂封止を終えた半導体装置に対する測定を行
う。
たうえで裏面についても同様な方法で樹脂封止半導体装
置の半田付けと、未封止半導体素子のダイボンディン
グ、ワイヤボンディング及び樹脂封止とを行い、その
後、その樹脂封止を終えた半導体装置に対する測定を行
う。
【０００５】また、最近はベアチップの搭載を先に行
い、樹脂封止済み半導体装置の搭載を後に行う方法も試
みられている。この方法は具体的には、配線膜に予備半
田し、メモリコントローラを成すベアのＩＣチップのダ
イボンディング及びワイヤボンディングを行い、樹脂を
コーティング（ポッテング）した後、そのメモリコント
ローラに対しての測定を行い、不良の配線基板を除いた
後メモリである封止済み半導体装置を半田により接続
し、リフローするというものである。
い、樹脂封止済み半導体装置の搭載を後に行う方法も試
みられている。この方法は具体的には、配線膜に予備半
田し、メモリコントローラを成すベアのＩＣチップのダ
イボンディング及びワイヤボンディングを行い、樹脂を
コーティング（ポッテング）した後、そのメモリコント
ローラに対しての測定を行い、不良の配線基板を除いた
後メモリである封止済み半導体装置を半田により接続
し、リフローするというものである。
【０００６】この方法によれば、封止済み半導体装置の
半田による接続前にメモリコントローラを成すベアのＩ
Ｃチップに対する電気的特性の測定を行い、不良の配線
基板を除去することができ、封止済み半導体装置の半田
接続がその後のベアチップの搭載による不良により無駄
になるという虞れがなくなり、その点でこの方法は好ま
しいといえる。
半田による接続前にメモリコントローラを成すベアのＩ
Ｃチップに対する電気的特性の測定を行い、不良の配線
基板を除去することができ、封止済み半導体装置の半田
接続がその後のベアチップの搭載による不良により無駄
になるという虞れがなくなり、その点でこの方法は好ま
しいといえる。
【０００７】
【発明が解決しようとする課題】ところが、ベアチップ
の搭載を先に行い、樹脂封止済み半導体装置の搭載を後
に行う方法には、従来、配線基板の配線膜に予備半田
し、配線基板にフラックスを塗布したうえで封止済み半
導体装置をリフローにより配線基板の配線膜に接続する
が故に、半導体装置の各リードのこれが接続される配線
基板の電極ランドに対する位置ずれが生じ易いという問
題があった。
の搭載を先に行い、樹脂封止済み半導体装置の搭載を後
に行う方法には、従来、配線基板の配線膜に予備半田
し、配線基板にフラックスを塗布したうえで封止済み半
導体装置をリフローにより配線基板の配線膜に接続する
が故に、半導体装置の各リードのこれが接続される配線
基板の電極ランドに対する位置ずれが生じ易いという問
題があった。
【０００８】即ち、予備半田した後リフローする場合
は、クリーム半田を印刷した後リフローする場合に比較
してセルフアライメント効果が少ないので、半導体装置
のリードの電極ランドに対する位置がずれ易い。尚、こ
こでセルフアライメント効果というのは、加熱された半
田が徐々に冷却される過程でリードが半田の表面張力に
より電極ランドの幅方向における中心部側に引き寄せら
れていく効果のことをいう。
は、クリーム半田を印刷した後リフローする場合に比較
してセルフアライメント効果が少ないので、半導体装置
のリードの電極ランドに対する位置がずれ易い。尚、こ
こでセルフアライメント効果というのは、加熱された半
田が徐々に冷却される過程でリードが半田の表面張力に
より電極ランドの幅方向における中心部側に引き寄せら
れていく効果のことをいう。
【０００９】また、塗布済みフラックスにより配線膜に
仮固定されていたリードがリフロー時の温度上昇により
フラックスが溶けるとかまぼこ状の半田の上を滑り易く
なるので、その点でもリードのずれが生じ易い。そのた
め、ファインピッチになる程封止済み半導体装置の配線
基板への半田付けに際して生じるリードずれ不良の発生
率が高くなり、例えば４０％にも達することがあった。
仮固定されていたリードがリフロー時の温度上昇により
フラックスが溶けるとかまぼこ状の半田の上を滑り易く
なるので、その点でもリードのずれが生じ易い。そのた
め、ファインピッチになる程封止済み半導体装置の配線
基板への半田付けに際して生じるリードずれ不良の発生
率が高くなり、例えば４０％にも達することがあった。
【００１０】本発明はこのような問題点を解決すべく為
されたものであり、半導体素子封止済み半導体装置搭載
部に該半導体装置の各リードが接続される各電極ランド
が配設された配線基板の電極ランドに対して半導体装置
のリードを半田により接続するときにリードずれが生じ
ないようにすることを目的とする。
されたものであり、半導体素子封止済み半導体装置搭載
部に該半導体装置の各リードが接続される各電極ランド
が配設された配線基板の電極ランドに対して半導体装置
のリードを半田により接続するときにリードずれが生じ
ないようにすることを目的とする。
【００１１】
【課題を解決するための手段】請求項１の配線基板は、
各電極ランド群の両側に、それと電極ランド配置ピッチ
よりも相当に小さな間隔をおいて電極ランドよりも高い
リードずれ防止ガードを形成してなることを特徴とす
る。
各電極ランド群の両側に、それと電極ランド配置ピッチ
よりも相当に小さな間隔をおいて電極ランドよりも高い
リードずれ防止ガードを形成してなることを特徴とす
る。
【００１２】請求項２の配線基板は、請求項１の配線基
板において、リードずれ防止ガードが熱硬化性樹脂から
なることを特徴とする。請求項３の配線基板の製造方法
は、リードずれ防止ガードを樹脂流れ防止ガードと同時
に形成することを特徴とする。
板において、リードずれ防止ガードが熱硬化性樹脂から
なることを特徴とする。請求項３の配線基板の製造方法
は、リードずれ防止ガードを樹脂流れ防止ガードと同時
に形成することを特徴とする。
【００１３】
【作用】請求項１の配線基板によれば、電極ランド群に
対して半導体装置のリード群を対応させた後リード群が
電極ランド群が全体的にずれようとしたとき、電極ラン
ド群のリード群がずれようとした側にある方のリードず
れ防止ガードによってリード群が大きくずれることを阻
むことができる。従って、半導体装置のリードの配線基
板の電極ランドに対する大きな位置ずれが生じることを
防止することが可能となる。
対して半導体装置のリード群を対応させた後リード群が
電極ランド群が全体的にずれようとしたとき、電極ラン
ド群のリード群がずれようとした側にある方のリードず
れ防止ガードによってリード群が大きくずれることを阻
むことができる。従って、半導体装置のリードの配線基
板の電極ランドに対する大きな位置ずれが生じることを
防止することが可能となる。
【００１４】請求項２の配線基板によれば、リードずれ
防止ガードが熱硬化性樹脂からなるので、液状の状態の
樹脂を例えばスクリーン印刷により任意の位置に正確に
塗布し、熱によりそれを硬化させることによりリードず
れ防止ガードを容易に形成することが可能となる。
防止ガードが熱硬化性樹脂からなるので、液状の状態の
樹脂を例えばスクリーン印刷により任意の位置に正確に
塗布し、熱によりそれを硬化させることによりリードず
れ防止ガードを容易に形成することが可能となる。
【００１５】請求項３の配線基板の製造方法によれば、
リードずれ防止ガードを樹脂流れ防止ガードと同時に形
成するので、封止済み半導体装置の半田付け時における
リードずれの未然防止と、未封止半導体素子樹脂封止時
における樹脂流れの未然防止を同じ工程で行うことがで
きる。従って、不良率の低減を工程の増加を招くことな
く行うことができる。
リードずれ防止ガードを樹脂流れ防止ガードと同時に形
成するので、封止済み半導体装置の半田付け時における
リードずれの未然防止と、未封止半導体素子樹脂封止時
における樹脂流れの未然防止を同じ工程で行うことがで
きる。従って、不良率の低減を工程の増加を招くことな
く行うことができる。
【００１６】
【実施例】以下、本発明配線基板とその製造方法を図示
実施例に従って詳細に説明する。図１は本発明配線基板
の一つの実施例の要部を示す斜視図、図２はリード接続
用電極ランドとリードずれ防止ガードを示す断面図、図
３（Ａ）、（Ｂ）は本発明の効果を従来例との比較の上
で説明するための平面図で、（Ａ）はリードずれ防止ガ
ードがある本発明の場合を、（Ｂ）はリードずれ防止ガ
ードがない従来の場合を示す。１は配線基板、２、２、
…は配線基板１の表面に形成された電極で、後にコネク
タのリードが半田付けされる。
実施例に従って詳細に説明する。図１は本発明配線基板
の一つの実施例の要部を示す斜視図、図２はリード接続
用電極ランドとリードずれ防止ガードを示す断面図、図
３（Ａ）、（Ｂ）は本発明の効果を従来例との比較の上
で説明するための平面図で、（Ａ）はリードずれ防止ガ
ードがある本発明の場合を、（Ｂ）はリードずれ防止ガ
ードがない従来の場合を示す。１は配線基板、２、２、
…は配線基板１の表面に形成された電極で、後にコネク
タのリードが半田付けされる。
【００１７】３は半導体素子樹脂封止済み半導体装置搭
載部で、半導体装置のリードが接続される電極ランド
４、４、…が搭載される半導体装置の各リードに対応し
て形成されている。５、５、５、５は互いに平行に並設
されたリード４、４、…からなるリード群である。
載部で、半導体装置のリードが接続される電極ランド
４、４、…が搭載される半導体装置の各リードに対応し
て形成されている。５、５、５、５は互いに平行に並設
されたリード４、４、…からなるリード群である。
【００１８】６は未封止半導体素子搭載部で、ここにも
電極ランド４、４、…が搭載される半導体装置の各リー
ドに対応して形成されている。しかし、これはワイヤボ
ンディングされる電極ランドである。尚、４ａは半導体
素子ダイボンディング用電極ランドである。７、７、…
は半導体素子樹脂封止済み半導体装置搭載部３の各リー
ド群の両側に形成されたリードずれ防止ガードで、例え
ば熱硬化型樹脂（株式会社弘輝社製品番ＪＵ−１１Ｔ）
からなる。
電極ランド４、４、…が搭載される半導体装置の各リー
ドに対応して形成されている。しかし、これはワイヤボ
ンディングされる電極ランドである。尚、４ａは半導体
素子ダイボンディング用電極ランドである。７、７、…
は半導体素子樹脂封止済み半導体装置搭載部３の各リー
ド群の両側に形成されたリードずれ防止ガードで、例え
ば熱硬化型樹脂（株式会社弘輝社製品番ＪＵ−１１Ｔ）
からなる。
【００１９】リードずれ防止ガード７、７、…は電極ラ
ンド４、４、…よりも相当に厚く、例えば１００〜２０
０μｍ（ちなみに電極ランド４の厚さは数十μｍ）であ
る。そして、リードずれ防止ガード７、７とリード群５
との間隔Ｌは、リード４、４、…の配置ピッチＰよりも
相当に短かくされている。例えばリード４、４、…の配
置ピッチＰが５００〜６５０μｍとするとリードずれ防
止ガード７、７とリード群５との間隔Ｌは例えば１００
〜１５０μｍが好適である。
ンド４、４、…よりも相当に厚く、例えば１００〜２０
０μｍ（ちなみに電極ランド４の厚さは数十μｍ）であ
る。そして、リードずれ防止ガード７、７とリード群５
との間隔Ｌは、リード４、４、…の配置ピッチＰよりも
相当に短かくされている。例えばリード４、４、…の配
置ピッチＰが５００〜６５０μｍとするとリードずれ防
止ガード７、７とリード群５との間隔Ｌは例えば１００
〜１５０μｍが好適である。
【００２０】８は未封止半導体素子搭載部６で囲繞する
リング状樹脂流れ防止ガードで、リードずれ防止ガード
７、７、…と同じ材料により同時に形成される。本配線
基板とその製造方法１は配線膜（図示しない）の形成、
各電極２、２、…、電極ランド４、４、…、４ａのメッ
キ等が終った後、図４に示すように液状の熱硬化性樹脂
をスクリーン印刷により塗布することによりリードずれ
防止ガード７、７、…及び樹脂流れ防止ガード８の形成
が行われる。そして、この状態で基板メーカーから配線
基板１が提供される。
リング状樹脂流れ防止ガードで、リードずれ防止ガード
７、７、…と同じ材料により同時に形成される。本配線
基板とその製造方法１は配線膜（図示しない）の形成、
各電極２、２、…、電極ランド４、４、…、４ａのメッ
キ等が終った後、図４に示すように液状の熱硬化性樹脂
をスクリーン印刷により塗布することによりリードずれ
防止ガード７、７、…及び樹脂流れ防止ガード８の形成
が行われる。そして、この状態で基板メーカーから配線
基板１が提供される。
【００２１】基板メーカーから配線基板１を提供された
アッセンブリメーカーは、先ず電極ランド４、４、…、
４ａ等の電極に対して予備半田［半田メッキあるいは半
田印刷（図２の９参照）をし、例えば２３５±５℃、１
５秒間のリフローをし、洗浄をする］をし、その後未封
止半導体素子のダイボンディング、ワイヤボンディング
及び樹脂封止を行う。この樹脂封止はディスペンサによ
り樹脂を滴下することにより、即ち、ポッティングによ
り行うが、このとき樹脂流れ防止ガード８は樹脂が未封
止半導体素子搭載部６から外側に流れ出すのを阻む役割
を果す。
アッセンブリメーカーは、先ず電極ランド４、４、…、
４ａ等の電極に対して予備半田［半田メッキあるいは半
田印刷（図２の９参照）をし、例えば２３５±５℃、１
５秒間のリフローをし、洗浄をする］をし、その後未封
止半導体素子のダイボンディング、ワイヤボンディング
及び樹脂封止を行う。この樹脂封止はディスペンサによ
り樹脂を滴下することにより、即ち、ポッティングによ
り行うが、このとき樹脂流れ防止ガード８は樹脂が未封
止半導体素子搭載部６から外側に流れ出すのを阻む役割
を果す。
【００２２】その後、メモリコントローラを成すポッテ
ィング済み半導体装置に対する電気的測定を行った後、
良品の配線基板に対して封止済み半導体装置を封止済み
半導体装置搭載部上にマウントし、リフローすることに
より配線基板に取り付ける。ところで、封止済み半導体
装置を封止済み半導体装置搭載部上にマウントし、リフ
ローするとき、リードずれ防止ガード７、７、…が半導
体装置のリードの電極ランド４、４、…に対しての位置
ずれを防止する。そのことを示すのが図３（Ａ）であ
る。
ィング済み半導体装置に対する電気的測定を行った後、
良品の配線基板に対して封止済み半導体装置を封止済み
半導体装置搭載部上にマウントし、リフローすることに
より配線基板に取り付ける。ところで、封止済み半導体
装置を封止済み半導体装置搭載部上にマウントし、リフ
ローするとき、リードずれ防止ガード７、７、…が半導
体装置のリードの電極ランド４、４、…に対しての位置
ずれを防止する。そのことを示すのが図３（Ａ）であ
る。
【００２３】即ち、前述のとおり、配線基板の配線膜に
予備半田し、配線基板にフラックスを塗布したうえで封
止済み半導体装置をリフローにより配線基板の配線膜に
接続する従来の場合には、半導体装置の各リードのこれ
が接続される配線基板の電極ランドに対する位置ずれが
生じ易いという問題があった。即ち、予備半田した後リ
フローする場合は、クリーム半田を印刷した後リフロー
する場合に比較してセルフアライメント効果が少ないの
で、半導体装置のリードの電極ランドに対する位置がず
れ易かった。
予備半田し、配線基板にフラックスを塗布したうえで封
止済み半導体装置をリフローにより配線基板の配線膜に
接続する従来の場合には、半導体装置の各リードのこれ
が接続される配線基板の電極ランドに対する位置ずれが
生じ易いという問題があった。即ち、予備半田した後リ
フローする場合は、クリーム半田を印刷した後リフロー
する場合に比較してセルフアライメント効果が少ないの
で、半導体装置のリードの電極ランドに対する位置がず
れ易かった。
【００２４】従って、図３（Ｂ）に示すようにリード位
置の電極ランドに対するずれが生じ易い。しかし、本配
線基板によれば、各電極ランド列の両側に近接してリー
ドずれ防止ガード７があるので、図３（Ａ）に示すよう
に半導体装置１０のリード１１、１１、…が例えば左側
にずれたとしても電極ランド列の左側のリードずれ防止
ガード７によって大きくずれることが阻まれる。同様に
リード１１、１１、…が例えば右側にずれようとしたと
きは電極ランド列の右側のリードずれ防止ガード７によ
って大きくずれることが阻まれることになる。
置の電極ランドに対するずれが生じ易い。しかし、本配
線基板によれば、各電極ランド列の両側に近接してリー
ドずれ防止ガード７があるので、図３（Ａ）に示すよう
に半導体装置１０のリード１１、１１、…が例えば左側
にずれたとしても電極ランド列の左側のリードずれ防止
ガード７によって大きくずれることが阻まれる。同様に
リード１１、１１、…が例えば右側にずれようとしたと
きは電極ランド列の右側のリードずれ防止ガード７によ
って大きくずれることが阻まれることになる。
【００２５】そして、僅かなリードずれが生じないから
リードずれ不良が生じ得ない。特に、リフローにより溶
融した半田が徐々に冷却する過程で半田の表面張力が作
用するので、リードずれが小さいためその表面張力によ
り各リード１１、１１、…が対応する電極ランド４、
４、…の幅方向における中心に引き寄せられ、位置ずれ
が矯正される。これがセルフアライメント効果である。
従って、半田付けが完全に終了した段階では位置ずれが
ほとんどなくなるようにすることができる。
リードずれ不良が生じ得ない。特に、リフローにより溶
融した半田が徐々に冷却する過程で半田の表面張力が作
用するので、リードずれが小さいためその表面張力によ
り各リード１１、１１、…が対応する電極ランド４、
４、…の幅方向における中心に引き寄せられ、位置ずれ
が矯正される。これがセルフアライメント効果である。
従って、半田付けが完全に終了した段階では位置ずれが
ほとんどなくなるようにすることができる。
【００２６】尚、図４に示すように配線基板の製造方法
においてリードずれ防止ガード７と樹脂流れ防止ガード
８を同時に形成すると、封止済み半導体装置の半田付け
時におけるリードずれの未然防止と、未封止半導体素子
樹脂封止時における樹脂流れの未然防止を同じ工程で行
うことができる。従って、不良率の低減を工程の増加を
招くことなく行うことができる。尚、図４において１２
はスクリーン、１３はリードずれ防止ガード７、樹脂流
れ防止ガード８の材料となる熱硬化性樹脂、１４はスキ
ージである。
においてリードずれ防止ガード７と樹脂流れ防止ガード
８を同時に形成すると、封止済み半導体装置の半田付け
時におけるリードずれの未然防止と、未封止半導体素子
樹脂封止時における樹脂流れの未然防止を同じ工程で行
うことができる。従って、不良率の低減を工程の増加を
招くことなく行うことができる。尚、図４において１２
はスクリーン、１３はリードずれ防止ガード７、樹脂流
れ防止ガード８の材料となる熱硬化性樹脂、１４はスキ
ージである。
【００２７】
【発明の効果】請求項１の配線基板は、各電極ランド群
の両側に、それと電極ランド配置ピッチよりも相当に小
さな間隔をおいて電極ランドよりも高いリードずれ防止
ガードを形成してなることを特徴とするものである。従
って、請求項１の配線基板によれば、電極ランド群に対
して半導体装置のリード群を対応させた後リード群が電
極ランド群が全体的にずれようとしたとき、電極ランド
群のリード群がずれようとした側にある方のリードずれ
防止ガードによってリード群が大きくずれることを阻む
ことができる。従って、半導体装置のリードの配線基板
の電極ランドに対する位置ずれを防止することが可能と
なる。
の両側に、それと電極ランド配置ピッチよりも相当に小
さな間隔をおいて電極ランドよりも高いリードずれ防止
ガードを形成してなることを特徴とするものである。従
って、請求項１の配線基板によれば、電極ランド群に対
して半導体装置のリード群を対応させた後リード群が電
極ランド群が全体的にずれようとしたとき、電極ランド
群のリード群がずれようとした側にある方のリードずれ
防止ガードによってリード群が大きくずれることを阻む
ことができる。従って、半導体装置のリードの配線基板
の電極ランドに対する位置ずれを防止することが可能と
なる。
【００２８】請求項２の配線基板は、リードずれ防止ガ
ードが熱硬化性樹脂からなることを特徴とするものであ
る。従って、請求項２の配線基板によれば、リードずれ
防止ガードが熱硬化性樹脂からなるので、液状の状態の
樹脂を例えばスクリーン印刷により任意の位置に正確に
塗布し、熱によりそれを硬化させることによりリードず
れ防止ガードを容易に形成することが可能となる。
ードが熱硬化性樹脂からなることを特徴とするものであ
る。従って、請求項２の配線基板によれば、リードずれ
防止ガードが熱硬化性樹脂からなるので、液状の状態の
樹脂を例えばスクリーン印刷により任意の位置に正確に
塗布し、熱によりそれを硬化させることによりリードず
れ防止ガードを容易に形成することが可能となる。
【００２９】請求項３の配線基板の製造方法は、配線基
板の製造方法において、リードずれ防止ガードを樹脂流
れ防止ガードと同時に形成することを特徴とするもので
ある。従って、請求項３の配線基板の製造方法によれ
ば、リードずれ防止ガードを樹脂流れ防止ガードと同時
に形成するので、封止済み半導体装置の半田付け時にお
けるリードずれの未然防止と、未封止半導体素子樹脂封
止時における樹脂流れの未然防止を同じ工程で行うこと
ができる。従って、不良率の低減を工程の増加を招くこ
となく行うことができる。
板の製造方法において、リードずれ防止ガードを樹脂流
れ防止ガードと同時に形成することを特徴とするもので
ある。従って、請求項３の配線基板の製造方法によれ
ば、リードずれ防止ガードを樹脂流れ防止ガードと同時
に形成するので、封止済み半導体装置の半田付け時にお
けるリードずれの未然防止と、未封止半導体素子樹脂封
止時における樹脂流れの未然防止を同じ工程で行うこと
ができる。従って、不良率の低減を工程の増加を招くこ
となく行うことができる。
【図１】本発明配線基板の一つの実施例要部を示す斜視
図である。
図である。
【図２】リード接続用電極ランドとリードずれ防止ガー
ドを示す断面図である。
ドを示す断面図である。
【図３】（Ａ）、（Ｂ）はリードずれ防止ガードの効果
を説明するための平面図であり、（Ａ）は本発明の場合
を示し、（Ｂ）は従来の場合を示す。
を説明するための平面図であり、（Ａ）は本発明の場合
を示し、（Ｂ）は従来の場合を示す。
【図４】本発明配線基板の製造方法の一つの実施例を説
明する断面図である。
明する断面図である。
１ 配線基板 ３ 封止済み半導体装置搭載部 ４ 電極ランド ５ 電極ランド列 ６ 未封止半導体素子搭載部 ７ リードずれ防止ガード ８ 樹脂流れ防止ガード
Claims (3)
- 【請求項１】 半導体素子封止済み半導体装置搭載部に
該半導体装置の各リードが接続される各電極ランドが配
設された配線基板において、 互いに平行に並設された電極ランドからなる各電極ラン
ド群の両側に、それと電極ランド配置ピッチよりも相当
に小さな間隔をおいて電極ランドよりも高いリードずれ
防止ガードを形成してなることを特徴とする配線基板 - 【請求項２】 リードずれ防止ガードが熱硬化型樹脂か
らなることを特徴とする請求項１記載の配線基板 - 【請求項３】 半導体素子封止済み半導体装置の各リー
ドが接続される各電極ランドが配設された半導体素子封
止済み半導体装置と半導体素子未封止の各電極が接続さ
れる各電極ランドが配設された半導体素子樹脂封止部と
を有する配線基板の製造方法において、 互いに平行に配設された電極ランドからなる各電極ラン
ド群の両側に、それと電極ランド配置ピッチよりも相当
に小さな間隔をおいて電極ランドよりも高いリードずれ
防止ガードと、半導体素子樹脂封止部を囲繞する樹脂流
れ防止ガードを、同時に形成する工程を有することを特
徴とする配線基板の製造方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33799092A JPH06164118A (ja) | 1992-11-25 | 1992-11-25 | 配線基板とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33799092A JPH06164118A (ja) | 1992-11-25 | 1992-11-25 | 配線基板とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06164118A true JPH06164118A (ja) | 1994-06-10 |
Family
ID=18313907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33799092A Pending JPH06164118A (ja) | 1992-11-25 | 1992-11-25 | 配線基板とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06164118A (ja) |
-
1992
- 1992-11-25 JP JP33799092A patent/JPH06164118A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6510976B2 (en) | Method for forming a flip chip semiconductor package | |
| US6550666B2 (en) | Method for forming a flip chip on leadframe semiconductor package | |
| US6521997B1 (en) | Chip carrier for accommodating passive component | |
| EP0459493B1 (en) | A semiconductor device comprising a TAB tape and its manufacturing method | |
| US6162664A (en) | Method for fabricating a surface mounting type semiconductor chip package | |
| US5783865A (en) | Wiring substrate and semiconductor device | |
| US10037966B2 (en) | Semiconductor device and manufacturing method therefor | |
| US8067830B2 (en) | Dual or multiple row package | |
| US6469397B2 (en) | Resin encapsulated electrode structure of a semiconductor device, mounted semiconductor devices, and semiconductor wafer including multiple electrode structures | |
| JP7505145B2 (ja) | 事前に濡れさせたコンタクト側壁表面を備える集積回路パッケージ | |
| US20060057833A1 (en) | Method of forming solder ball, and fabricating method and structure of semiconductor package using the same | |
| JP2003007902A (ja) | 電子部品の実装基板及び実装構造 | |
| JP3150253B2 (ja) | 半導体装置およびその製造方法並びに実装方法 | |
| JPH01303730A (ja) | 半導体素子の実装構造とその製造方法 | |
| JPH0677398A (ja) | オーバモールド形半導体装置及びその製造方法 | |
| JPH06164118A (ja) | 配線基板とその製造方法 | |
| JP4038021B2 (ja) | 半導体装置の製造方法 | |
| JP2907195B2 (ja) | 半導体装置の製造方法 | |
| JPH0758244A (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
| JP2975783B2 (ja) | リードフレームおよび半導体装置 | |
| JP2956480B2 (ja) | Ｂｇａ型半導体装置 | |
| JP2000299399A (ja) | 半導体装置 | |
| JP3152482B2 (ja) | 電子部品実装における半田形成方法 | |
| JP3132713B2 (ja) | 半導体装置 | |
| JPH05243720A (ja) | 混成集積回路装置 |