JPH0810950B2

JPH0810950B2 - 信号処理装置

Info

Publication number: JPH0810950B2
Application number: JP62100762A
Authority: JP
Inventors: 照彦郡
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1987-04-23
Filing date: 1987-04-23
Publication date: 1996-01-31
Anticipated expiration: 2011-01-31
Also published as: JPS63266990A

Description

【発明の詳細な説明】以下の順序でこの発明を説明する。

Ａ産業上の利用分野Ｂ発明の概要Ｃ従来の技術Ｄ発明が解決しようとする問題点Ｅ問題点を解決するための手段（第１図）Ｆ作用Ｇ実施例 G₁ 書き込み側の説明（第１図〜第３図） G₂ 読み出し側の説明（第１図） G₃ 他の例（第４図）Ｈ発明の効果Ａ産業上の利用分野この発明は、コンポジットカラー映像信号をメモリを
用いて処理する信号処理装置に関する。

Ｂ発明の概要この発明はメモリを用いてカラー映像信号のデジタル
処理を行なうものであって、メモリへのデジタル映像信
号の書き込みは、サブキャリア周波数単位のサンプル毎
に行なうとともに、１水平ライン毎又は所定のブロック
毎に水平同期信号に同期して書き込み開始を制御し、さ
らに１水平ラインの終わりの書き込みアドレスあるいは
所定のブロック毎の終わりの水平ラインの終わりの書き
込みアドレスをメモリに書き込むようにしたもので、特
に１枚の画像を複数フレームからの映像信号を継ぎ合わ
せて形成する場合に応用したときに継ぎ目においてもサ
ブキャリアの連続性を保ち、スキューの発生を防止でき
るようにしたものである。

Ｃ従来の技術回転ヘッド式ヘリカルスキャン型VTRで高速再生をす
ると、回転ヘッドが複数本の記録トラックにまたがって
走査するようになる。この場合にいわゆるアジマス記録
方式による２ヘッド型のVTRの場合、アジマス角の異な
るトラックからは再生信号が得られないことにより、再
生画面上には、いわゆるノイズバーが生じる。特に記録
時間の短いショートプレイモードのときに隣接トラック
間にガードバンドができるような場合には、このノイズ
バーが太くなり見苦しくなる。

そこで、記録再生用の２ヘッドの他に補助の２ヘッド
を別個に設け、これを用いてノイズバーの少ない再生画
面を得るようにすることが従来行われていたが、これで
はヘッドの数が増えると同時に信号処理系もそれだけ増
えることになり、コストアップとなってしまう。

このため、回転ヘッドは増やさずに、デジタルメモリ
を用いた信号処理によりノイズバーをできるだけ細くし
て目立たないようにする方法が考えられている。

これは、例えばノーマル再生時の偶数倍速でテープを
送った場合に、プラスアジマスのヘッドとマイナスアジ
マスのヘッドのテープ上の記録トラックに対する走査位
相がずれることを利用して互いにノイズバーの発生して
いない画像位置の信号を用いることにより２つのヘッド
からの２フィールド分の映像信号を交互に継ぎ合わせて
１フィールド分の画像を作るようにする方法である。

即ち、第５図はプラスアジマスのヘッドHAとマイナス
アジマスのヘッドHBの高速再生時の高周波出力の一例を
示すもので、同図に示すように高周波出力はそろばん玉
状のエンベロープを持つものとなり、そのレベルが０の
所でノイズバーを発生することになる。このためヘッド
HAの１フィールドの走査期間に得られる再生画面は、第
６図Ａに示すような位置にノイズバーが発生し、一方、
ヘッドHBの１フィールドの走査期間における再生画面に
おいては第６図Ｂに示すような位置にノイズバーが発生
する。したがって、この第６図ＡおよびＢの画面のそれ
ぞれノイズバーのない部分の画像を第６図Ｃに示すよう
に交互に継ぎ合わせることにより、ノイズバーを細くし
て目立たなくした画像を形成することができる。

このように、２枚の画像を継ぎ合わせて１画面分を作
る場合、画像の継ぎ目でのサブキャリアの連続性とスキ
ューが問題となる。即ち、サブキャリアの連続性が失わ
れるとテレビ受像機によっては、画像に色がつかなくな
る恐れがある。また、スキューが発生すると画面では画
曲りが生じることになる。

そこで、このサブキャリアの連続性とスキューの発生
を防止することが信号処理上重要になるが、コンポジッ
トカラー映像信号の場合、水平同期信号はバースト信号
に同期していないから、サブキャリアが連続になるよう
に画面を継ぐと、水平同期信号のずれは補正できず、ス
キューを生じる。逆に、水平同期信号を合わせてスキュ
ーを生じないようにすれば、サブキャリアが不連続にな
り色がつかなくなる恐れがある。

そこで、カラー映像信号をメモリにデジタル信号とし
て書き込む場合に、コンポジット信号ではなく、輝度信
号Y,赤および青の色差信号Ｒ−ＹおよびＢ−Ｙのコンポ
ーネント信号として上記の問題を除去する方法が提案さ
れている（テレビ技術1987年１月号P35〜P42）。

第７図はこのコンポーネント方式の信号処理装置の一
例を示すもので、入力端子（１）を通じたコンポジット
カラー映像信号は、Y/C分離回路（２）に供給されて輝
度信号Ｙと搬送色信号Ｃとに分離される。輝度信号Ｙは
A/Dコンバータ（３）に供給されてデジタル信号に変換
され、これがシリアル−パラレル変換器（４）に供給さ
れてパラレルデータとされ、メモリ（５）に書き込まれ
る。一方、Y/C分離回路（２）からの搬送色信号Ｃは、
デコーダ（６）において赤の色差信号Ｒ−Ｙと青の色差
信号Ｂ−Ｙに復調され、これら色差信号Ｒ−ＹおよびＢ
−Ｙはマルチプレクサ（７）において線順次化され、A/
Dコンバータ（８）によってデジタル信号にされ、この
デジタル信号がメモリ（５）に書き込まれる。

このメモリ（５）の書き込みおよび読み出しは、メモ
リ制御回路（９）からの制御信号により行なわれる。書
き込み時はY/C分離回路（２）からの輝度信号が同期分
離回路（10）に供給されて同期信号が分離され、この入
力コンポジットカラー映像信号中の同期信号に基づいて
書き込みアドレス信号がメモリ（５）に、メモリ制御回
路（９）より与えられる。

一方、読み出し時には、メモリ制御回路（９）に内蔵
の基準発振器から得られるサブキャリア周波数信号及び
同期信号から読み出しアドレス信号が形成され、この読
み出しアドレス信号により、それぞれ色差信号データお
よび輝度信号データが読み出される。輝度信号データは
パラレル−シリアル変換回路（11）によりシリアルデー
タに戻され、これがD/Aコンバータ（12）に供給されて
アナログ輝度信号に戻され、加算器（13）に供給され
る。

色差信号データは、デマルチプレクサ（14）に供給さ
れ、線順次化されていた赤の色差信号と青の色差信号の
デジタルデータが振り分けられて、D/Aコンバータ（15
R）および（15B）に供給されて、それぞれアナログ信号
に戻されて色差信号Ｒ−ＹおよびＢ−Ｙが得られ、これ
がエンコーダ（16）に供給されて、再び3.58MHzのサブ
キャリアで変調されて合成され、搬送色信号Ｃがこのエ
ンコーダ（16）より得られ、これが加算器（13）に供給
されて、輝度信号Ｙと加算される。そしてメモリ制御回
路（９）からは読み出しに同期して水平及び垂直同期信
号が加算器（13）に加えられ、この加算器（13）より、
コンポジットカラー映像信号が取り出されるものであ
る。

このコンポーネント方式の信号処理装置においては、
メモリ（５）において色差信号Ｒ−ＹおよびＢ−Ｙで記
憶されているので、画像のどこで継いでも色がつくとい
う特徴がある。なぜなら、カラーバースト信号は後から
付加され、このカラーバースト信号はエンコーダ（16）
において変調時に用いるサブキャリア信号がそのまま用
いられるからである。

また、水平および垂直同期信号も後から付加されるの
で、どこで画像を継いでも水平同期信号のずれによるス
キューが生じない。

したがって、このコンポーネント方式は、前述した高
速再生時の複数枚の画面を継ぎ合わせる、いわゆるメモ
リ補間には適した信号処理方式である。

ところが、第７図からも明らかなように、この信号処
理方式のためには、色信号処理のためのデコーダおよび
エンコーダを必要とするため、回路数が増え、コストア
ップにつながっている。しかもこのデコーダおよびエン
コーダを通す分、信号が劣化し、画質劣化につながる。
したがって、特に低価格の装置を目的とした場合には、
このコンポーネント方式よりもコンポジット信号のまま
で処理できる方法が有効になる。

従来、このコンポジット信号のままで信号処理を行な
う方式としては、シリアル方式、Ｈ−リセット方式
（Ｈ−同期方法）、ブロック方式等が知られている。

のシリアル方式は第８図に示すように、メモリにデ
ジタルカラー映像信号をたれ流し的に書き込む方法で、
水平同期信号の連続性およびバースト信号の連続性を保
つことができる。

のＨ−リセット方式は１フィールド分あるいは１フ
レーム分のメモリとして水平方向および垂直方向にアド
レスを規定したメモリーを用い、デジタル映像信号を、
水平同期をかけて１水平ライン毎にメモリの水平方向の
１行に対応させて書き込んでいく方式である（第９図参
照）。このようにすれば、各ラインの先頭のデータの書
き込み位置は図のように垂直方向に揃う。そして、この
方式は読み出しは第９図において※Ａで示す一定の水平
方向の長さ分だけ読み出すようにするものである。この
場合に、コンポジット信号の場合、サブキャリアの連続
性が損われると、前述したように色がつかなくなるの
で、サブキャリア周波数を単位としてデータを書込んで
おき、読み出しはそのサブキャリア周波数単位で読み出
すようにする。例えば、サブキャリア周波数をf scとす
ると、3fscの周波数でサンプリングした場合には、３つ
のサンプルデータを１単位として書き込んでいくように
する。このようにすれば、サブキャリア周波数単位、即
ちサブキャリアの一周期単位で書き込みおよび読み出し
を行うので、必ずサブキャリアの連続性は保障できるこ
とになる（特公昭61-189081号参照）。

のブロック方式は、前述した高速再生時のいわゆる
メモリ補間にのみ適用される方式で、第６図に示した垂
直方向の分割部分に相当する一ブロック毎に分けてデー
タをメモリに書き込む方法である（第10図参照）。即
ち、継ぎ合わせる画像のブロックの最初だけ水平同期信
号に同期して書き始め、ブロック内では、のシリアル
方式と同じようにたれ流し的に書き込む方法である。

Ｄ発明が解決しようとする問題点ところで、シリアル方式は、たれ流し的にデータを書
き込むので１フィールド内での水平ラインの位置が分ら
ない。このため冒頭で述べた高速再生時の再生画面を得
るためのメモリ補間処理には使用できない。

また、Ｈ−リセット方はサブキャリアの連続性は必ず
保つことが出来るが、第９図にも示したように、例えば
VTRの再生信号の場合、その信号にはジッターが含まれ
ており、１ライン分の信号には時間軸誤差が生じ、１ラ
インの信号の最後の位置は一定しない。このため一定の
クロックで※Ａの位置まで読み出しを行うとすると、信
号に過不足を生じ、書き込み時の連続性が損われること
になる。これは、結果としてスキューを生じることにな
る。

これを防止する方法として、映像信号のデジタルデー
タに同期ビットを１ビット追加して付加しておき（例え
ば１サンプル８ビットのデータを９ビットにする）、こ
れを読み出しアドレスの制御のために用いる方法が考え
られる。しかしながら、このように１ビット追加した場
合には、メモリの容量の増加が多く、得策ではない。

最後に、ブロック方式はシリアル方式と異なり、画像
の継ぎ合わせをすることが可能になるが、水平同期信号
の連続性を保つことが出来ず画像の継ぎ目でスキューを
生じる。即ちブロックの継ぎ目でスキューが発生する。

Ｅ問題点を解決するための手段この発明の信号処理装置は、コンポジットカラー映像
信号をサブキャリア周波数の整数倍の周波数でデジタル
カラー映像信号に変換するA/D変換回路と、デジタルカ
ラー映像信号の１フィールド（１フレーム）分を記憶す
るためのメモリと、デジタルカラー映像信号をサブキャ
リア周波数単位でメモリに順次書き込む手段と、コンポ
ジットカラー映像信号の水平同期信号に同期して１水平
ライン毎叉は複数水平ラインからなるブロック毎の書き
込みを開始するとともに各水平ライン毎の最後のデータ
の書き込みアドレスあるいは各ブロック毎の最後のデー
タの書き込みアドレスを上記メモリの所定の領域に書き
込む手段と、メモリからサブキャリア周波数単位でデジ
タルカラー映像信号を読み出す手段と、データの読み出
しアドレスを順次変更するとともに上記所定の領域より
読み出された上記最後のデータの書き込みアドレス値と
比較して一致が検出されたとき、水平ライン毎叉はブロ
ック毎のアドレスを更新するアドレス手段とからなるも
のである。

Ｆ作用デジタルデータはサブキャリア周波数単位のデータが
１単位として書き込み及び読み出しが行われるので、サ
ブキャリアの連続性は必ず確保される。

そして、読み出し時、各ライン毎の最後のデータ又は
ブロック毎の最後のデータのアドレスがメモリから読み
出されて、そのアドレスが検知され、そのアドレスまで
データを読み出したとき、読み出しアドレスの更新がな
される。したがって、画像を継いだときにおいても、水
平同期信号の連続性は保たれ、スキューの発生が防止さ
れる。

Ｇ実施例第１図はこの発明による信号処理装置の一例を示すブ
ロック図である。

G₁ 書き込み時の説明第１図において、（21）は入力端子で、これを通じた
コンポジットカラー映像信号はA/Dコンバータ（22）に
供給され、例えば１サンプル８ビットのデジタルデータ
に変換される。ここで、（23）はサブキャリア周波数f
sc（NTSCではf sc＝3.58MHz）のクロック信号を発生す
るクロック発生回路で、これよりのクロック信号が３逓
倍回路（24）に供給れて3fscの周波数の信号とされ、こ
れがA/Dコンバータ（22）にサンプリングクロックとし
て供給される。このA/Dコンバータ（22）からのデジタ
ル信号はスイッチ回路（25）を介してシリアル−パラレ
ル変換回路（26）に供給されて、サブキャリア周波数単
位、この例では3fscでA/D変換されるから３サンプル毎
のパラレルデータとされ、これがメモリ（27）に供給さ
れる。メモリ（27）はこの例では、書き込み読み出しが
同時に行なうことができるタイプのもので、また、この
例では３枚のフィールドメモリからなるものに等しく、
夫々水平方向および垂直方向にアドレスが割当てられて
いる。そしてシリアル−パラレル変換回路（26）からの
３サンプル並列のデジタルデータはこのメモリ（27）の
３枚のメモリの同じアドレスを夫々１サンプルづつ同時
に書き込まれることになる。

このメモリ（27）に対する書き込みアドレスは書き込
み水平アドレスカウンタ（28）と書き込み垂直アドレス
カウンタ（29）から３枚のメモリに対して共通に与えら
れる。

入力端子（21）を通じたコンポジットカラー映像信号
が同期分離回路（30）に供給されて同期信号が分離さ
れ、この同期信号がタイミング信号発生回路（31）に供
給され、水平同期信号に同期したタイミング制御信号H₁
及びH₂がこれより得られ、これが書き込み水平アドレス
カウンタ（28）及び垂直アドレスカウンタ（29）に供給
される。

そして、クロック発生回路（23）よりの周波数f scの
クロックが水平アドレスカウンタ（28）のクロック端子
に供給されるとおとに、垂直アドレスカウンタ（29）
に、クロック同期用として供給される。

このクロック発生回路（23）には、バースト信号分離
回路（32）よりの入力端子（21）を通じたコンポジット
カラー映像信号より分離されたバースト信号が供給さ
れ、出力クロック信号がこのバースト信号に同期するよ
うにされている。

書き込み動作について説明すると、先ず、水平同期信
号が到来すると、タイミング信号発生回路（31）よりの
信号H₁により書き込み水平アドレスカウンタ（28）はリ
セットされ、後述する所定時間Ｔ経過後、カウンタ（2
8）はカウンタ値「１」にプリセットされる。また、同
時に書き込み垂直アドレスカウンタ（29）に信号H₂が供
給され、垂直アドレスが設定される。そして、その垂直
アドレスで定まる１ライン分のメモリ領域において、シ
リアル−パラレル変換回路（26）からの３サンプルのデ
ジタルデータが書き込み水平アドレスカウンタ（28）よ
りの水平アドレスに従って、同時に順次に書き込まれ
る。

そして、次の水平同期信号が到来すると、タイミング
信号発生回路（31）よりラッチパルスLAが得られ、これ
がラッチ回路（33）に供給される。このラッチ回路（3
3）には書き込み水平アドレスカウンタ（28）よりの水
平アドレスデータが供給されているので、そのラッチパ
ルスLAの時点での、すなわち、そのラインの最終データ
（３サンプル分）の書き込み水平アドレスがラッチ回路
（33）にラッチされる。これと同時にスイッチ回路（2
5）がタイミング信号発生回路（31）よりの切換信号に
より図の状態とは逆の状態に切り換えられる。したがっ
て、メモリ（27）には映像信号データに変わって、この
ラッチされた書き込み水平アドレスデータがシリアル−
パラレル変換回路（26）を介して供給される。一方、書
き込み水平アドレスカウンタ（28）は前記１ラインの最
終アドレスがラッチされた後、リセットされ、「０」に
戻されている。しかし、垂直アドレスは未だ変更はされ
ない。したがって、１ライン分のデータの書き込みが終
了したその１ライン分のメモリ領域の「０」番地に、そ
の１ラインのデータの最後の書き込み水平アドレスデー
タが書き込まれる（第３図参照）。

この書き込みが終了すると、書き込み垂直アドレスカ
ウンタ（29）が１カウント進まれるとともに、書き込み
水平アドレスカウンタ（28）が「１」にプリセットさ
れ、また、スイッチ回路（25）が図の状態の切換状態に
戻され、次のラインのデータの書き込みが同様にしてな
される。

この場合、メモリ（27）の各１水平ライン分として書
き込まれるデータ区間は第２図に示すようなものとな
り、また、水平同期信号（立ち下がり）が到来してか
ら、最終データのアドレスをラッチして、メモリに書き
込み、次のラインのデータを書き始めるまでの処理に要
する時間Ｔは、水平同期信号区間内であれば、任意の値
でよい。

なお、各ラインの最終のデータの書き込み水平アドレ
スを書き込む位置は、そのラインのデータが書き込まれ
るのと同じメモリライン（同じ垂直アドレス）であれば
「０」番地でなくてもよい。しかし、読み出し時の制御
を容易にするため、各ラインで同じ水平アドレス位置に
書き込む方がよい。

ところで、カラー映像信号を周波数3fscでサンプリン
グした場合、NTSC信号であれば、 f sc＝455/2・ｆ_H （ｆ_Hは水平周波数）であるから、3fsc＝682.5f_Hとなり、１ライン当たり、6
82.5サンプル存在することになる。３サンプル単位で書
き込むので、682.5/3＝227.5アドレスが１ライン分のデ
ータについて必要となる。入力コンポジットカラー映像
信号がVTRからの再生信号である場合の±５％のジッタ
を見込んでも最大239アドレスで十分である。これを満
足するアドレスデータとしては８ビットで足りる。した
がって、１ライン当たり、８ビットでは256アドレスと
れることになるから、メモリの水平方向のアドレスには
十分に余裕がある。したがって、この余裕のアドレスを
用いて、各ラインの最終データの書き込みアドレスを書
き込むことができる。この場合、１サンプル８ビットで
あれば、書き込みアドレスデータの書き込み用としては
１ワード分でよく、１サンプル６ビットであれば、２ワ
ード分でよい。いずれにしても、３枚のメモリでは３ワ
ード書き込めるので、１個のアドレスで済む。

G₂ 読み出し側の説明（41）は読み出し水平アドレスカウンタ、（42）は読
み出し垂直アドレスカウンタで、クロック発生回路（2
3）よりの周波数f scのクロックがカウンタ（41）のク
ロック端子に供給され、また、カウンタ（42）にはクロ
ック同期用として供給される。また、（43）は読み出し
側のタイミング信号発生回路で、これにも発生回路（2
3）よりのクロック信号が供給される。そして、このタ
イミング信号発生回路（43）よりアドレスカウンタ（4
1）及び（42）に制御信号が供給される。

メモリ（27）には水平及び垂直アドレスカウンタ（4
1）及び（42）からのアドレスデータが供給され、これ
によりメモリ（27）からは３サンプル並列で同時に、順
次水平方向にデジタルデータが読み出され、これがパラ
レル−シリアル変換回路（44）に供給され、３サンプル
並列のデータが元の順番に並び直されてシリアルデータ
に変換される。

ここで、読み出し水平アドレスカウンタ（41）はタイ
ミング信号発生回路（43）よりの制御信号によって先
ず、カウンタ値「０」にされる。これと同時にスイッチ
回路（45）が図の状態とは逆の状態に切り換えられる。
したがって、ラインアドレスの「０」番地から、そのラ
インの最終書き込みアドレスデータが読み出され、これ
がパラレル−シリアル変換回路（44）を介し、スイッチ
回路（45）を介してレジスタ（46）にプリセットされ
る。その後、スイッチ回路（45）が元の切換状態に戻さ
れるとともに水平アドレスカウンタ（41）は「１」から
順次カウントアップされ、１〜最終アドレスまでメモリ
（27）から順次データが読み出される。そして、最終デ
ータのアドレスになると、一致検出回路（47）ではレジ
スタ（46）に取り込まれたアドレス値と、水平アドレス
カウンタ（41）のアドレス値が一致したことが検出さ
れ、その検出出力がタイミング信号発生回路（43）に供
給される。すると、タイミング信号発生回路（43）から
の制御信号により読み出し垂直アドレスカウンタ（42）
は１カウント進められる。また、水平アドレスカウンタ
（41）は「０」にされ、さらにスイッチ回路（45）が図
の状態とは逆の状態に切り換えられ、レジスタ（46）は
次のラインの「０」番地に書き込まれているそのライン
の最終アドレス値に書き改められる。以下、同様にして
このラインのデータが「１」番地からレジスタ（46）に
プリセットされている最終番地まで読み出され、次のラ
インの読み出しに移る。

ここで、最終番地のデータを読み出してから、次のラ
インの「０」番地の書き込み最終アドレスデータを読み
出し、レジスタ（46）にプリセットしてから、次の
「１」番地のデータを読み出すまでの処理に要する時間
をＴ′とすれば、この時間Ｔ′が書き込み時の時間Ｔと
同じであれば時間軸は保存される。そして、この時間
Ｔ′の間は水平同期信号区間内であり、スイッチ回路
（45）が図の状態から逆の状態に切り換えられているこ
の期間Ｔ′ではホールド回路（48）により前置ホールド
されている。つまり、ホールド回路（48）の出力は、時
間Ｔ′の間も水平同期信号の尖頭値データが続くカラー
映像データとされる。

このホールド回路（48）よりのデジタルカラー映像デ
ータはD/Aコンバータ（49）に供給される。このD/Aコン
バータ（49）には、クロック発生回路（23）からの周波
数f scの信号が３逓倍回路（50）で3fscに３逓倍された
信号がサンプリングクロック信号として供給され、これ
よりアナログ信号に戻されたカラー映像信号が得られ、
出力端子（51）に導出される。

なお、水平同期信号はA/D,D/A変換されたコンポジッ
トビデオ信号のものをそのまま使うが、高速再生時、垂
直同期信号は必ずしも再生できるとは限らないので、読
み出しアドレスカウンタ（33）より得てもよい。

以上のようにして、１ラインの書き込み最終データの
アドレスデータを、メモリのそのラインアドレス上に書
き込んでおくことにより、読み出し時、各ラインの最終
データ位置を知ることができるので、メモリに書き込ん
だときの時間軸が読み出し時にも保存され、どこで継い
でもスキューの発生が押えられるものである。

なお、書き込み水平アドレスデータだけでなく、書き
込み垂直アドレスデータもメモリに書き込んでおくよう
にすれば、画像のつなぎ合わせの処理の際に非常に便利
である。

G₃ 他の例この発明は画像を継ぐブロック毎の信号処理にもちろ
ん適用できる。

第４図はこのブロック毎の信号処理の場合のメモリ内
容を示す図で、画像を継ぐブロック単位の複数ラインの
データの最後のラインの最終データの書き込みアドレス
を、同図で斜線を付して示すブロックBLK1,BLK2,BLK3の
特定のアドレス、例えば「０」番地に書き込んでおくよ
うにする。

このようにすれば、ブロック毎の画像の継ぎ目におけ
るスキューの発生を防止できる。

なお、この発明は、高速再生時に画像をつなぎ合わせ
てノイズバーの目立たない再生画を得る場合に限らず、
カラー映像信号をデジタル化してメモリに書き込んで処
理する種々の場合に適用可能である。

Ｈ発明の効果この発明によれば、コンポジットカラー映像信号のま
まデジタルメモリを用いて信号処理をしてもサブキャリ
ア周波数単位でデータサンプルを書込むようにしたこと
によりサブキャリアの連続性は保つことができる。ま
た、水平ライン毎にあるいはブロック毎にアドレスの開
始の同期をとるとともに、水平ライン毎の、あるいはブ
ロック毎の終わりのデータの書き込みアドレスをメモリ
に書き込んでおき、これを読み出し時に検知して水平ラ
イン毎及びブロック毎の最終データ位置を知り、画像の
継ぎ目処理に利用できるようにいたので、画像の継ぎ目
におけるスキューの発生を防止できる。これにより、メ
モリの所定の領域から縦方向アドレスを更新するアドレ
スを判別でき、スキューの補正を容易に行うことができ
る。

【図面の簡単な説明】

第１図はこの発明の一例のブロック図、第２図及び第３
図はその説明のための図、第４図はこの発明の他の例の
説明のための図、第５図は高速再生時の回転ヘッド出力
の一例を示す図、第６図はノイズバーの細い画像を得る
処理の説明図、第７図は従来のコンポーネント方式の信
号処理装置の一例のブロック図、第８図〜第10図はコン
ポジット方式の信号処理装置の従来例を説明するための
図である。（22）はA/Dコンバータ、（27）はメモリ、（28）及び
（29）は書き込み水平及び垂直アドレスカウンタ、（3
3）は最終データのアドレスデータのラッチ回路、（4
1）及び（42）は読み出し水平及び垂直アドレスカウン
タ、（47）は最終データのアドレス位置の検出用の一致
検出回路である。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０４Ｎ 9/808

Claims

【特許請求の範囲】

【請求項１】コンポジットカラー映像信号をサブキャリ
ア周波数の整数倍の周波数でデジタルカラー映像信号に
変換するA/D変換回路と、上記デジタルカラー映像信号の１フィールド（１フレー
ム）分を記憶するためのメモリと、上記デジタルカラー映像信号を上記サブキャリア周波数
単位で上記メモリに書き込む手段と、上記コンポジットカラー映像信号の水平同期信号に同期
して１水平ライン毎叉は複数水平ラインからなるブロッ
ク毎の書き込みを開始するとともに各水平ライン毎の最
後のデータの書き込みアドレスあるいは各ブロック毎の
最後のデータの書き込みアドレスを上記メモリの所定の
領域に書き込む手段と、上記メモリから上記サブキャリア周波数単位で上記デジ
タルカラー映像信号を読み出す手段と、データの読み出しアドレスを順次更新するとともに上記
所定の領域より読み出された上記最後のデータの書き込
みアドレス値と比較して一致が検出されたとき、水平ラ
イン毎叉はブロック毎のアドレスを更新するアドレス制
御手段とからなる信号処理装置。