JPH08107148A - Wiring structure and forming method thereof - Google Patents

Wiring structure and forming method thereof

Info

Publication number
JPH08107148A
JPH08107148A JP19997695A JP19997695A JPH08107148A JP H08107148 A JPH08107148 A JP H08107148A JP 19997695 A JP19997695 A JP 19997695A JP 19997695 A JP19997695 A JP 19997695A JP H08107148 A JPH08107148 A JP H08107148A
Authority
JP
Japan
Prior art keywords
conductive
film
forming
plug
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19997695A
Other languages
Japanese (ja)
Inventor
Tomio Yamashita
富生 山下
Yasunori Inoue
恭典 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP19997695A priority Critical patent/JPH08107148A/en
Publication of JPH08107148A publication Critical patent/JPH08107148A/en
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE: To realize a method of forming a wiring structure, wherein a lower wiring is excellent in patterning accuracy, and a contact resistance between a plug and the lower wiring is low enough when the lower wiring and upper wiring are connected together with the plug. CONSTITUTION: A conductive layer of laminated structure composed of a Ti thin film 6 and a TiN thin film 7 is formed on the surface of an Al alloy film 5, the Al alloy film 5 and the conductive layer are patterned through a lithography technique, an Si oxide film 8 is deposited on the Al alloy film 5 and the conductive layer, and a contact hole 9 reaching to the conductive layer is provided to the Si oxide film 8. After the contact hole 9 is formed, the TiN thin film 7 exposed at the bottom of the contact hole 9 is removed by etching, a tungsten plug 10 is buried in the contact hole 9 through a selective CVD method, and an Al alloy film 12 is formed so as to be electrically connected to the tungsten plug 10.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、配線構造及びその
形成方法に係り、詳しくは、多層配線に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring structure and a method for forming the same, and more particularly to a multilayer wiring.

【0002】[0002]

【従来の技術】近年、高集積半導体装置に採用されてい
る多層配線では、配線間コンタクト(ビアコンタクト)
の低抵抗化及び配線の信頼性の向上が求められている。
しかも、半導体装置の高集積化はますます進んでおり、
コンタクトホール(ビアホールも同義とする)の径を小
さくすることが求められている。しかしながら、コンタ
クトホールの径を小さくすると、コンタクトホール内に
十分な厚さの配線材料を堆積させるのが難しくなる。そ
こで、CVD法により、コンタクトホール内に適宜な金
属(タングステン、アルミニウム、ニッケル、銅など)
を堆積させ、第1層配線と第2層配線とを接続するプラ
グを形成することが提案されている(特開平4−264
721号公報(H01L21/285)参照)。
2. Description of the Related Art In recent years, in multi-layer wiring adopted in highly integrated semiconductor devices, inter-wiring contact (via contact)
There is a demand for lower resistance and improved wiring reliability.
Moreover, semiconductor devices are becoming more highly integrated,
There is a demand for reducing the diameter of contact holes (also synonymous with via holes). However, if the diameter of the contact hole is reduced, it becomes difficult to deposit a wiring material having a sufficient thickness in the contact hole. Therefore, an appropriate metal (tungsten, aluminum, nickel, copper, etc.) is provided in the contact hole by the CVD method.
Has been proposed to form a plug connecting the first layer wiring and the second layer wiring (Japanese Patent Laid-Open No. 4-264).
721 (see H01L21 / 285)).

【0003】即ち、Al−Si合金からなる第1配線層
の上に、窒化チタン薄膜を形成し、配線層を絶縁膜で覆
った後、この絶縁膜に窒化チタン膜に通じるコンタクト
ホールを形成し、選択CVD法により、窒化チタン薄膜
上にタングステンプラグを成長させ、コンタクトホール
内を埋め込み、更に、プラグと接触するようにAl−S
i合金からなる第2配線層を形成するものである。
That is, a titanium nitride thin film is formed on a first wiring layer made of an Al--Si alloy, the wiring layer is covered with an insulating film, and then a contact hole leading to the titanium nitride film is formed in this insulating film. , A tungsten plug is grown on the titanium nitride thin film by a selective CVD method, the contact hole is filled, and Al-S is contacted with the plug.
The second wiring layer made of i alloy is formed.

【0004】特に、この従来例では、窒化チタン薄膜の
上にタングステンが選択成長しにくいことから、窒化チ
タン薄膜の比抵抗を300Ωcm以下(例えば100Ωc
m)に設定している。
In particular, in this conventional example, since it is difficult for tungsten to grow selectively on the titanium nitride thin film, the specific resistance of the titanium nitride thin film is 300 Ωcm or less (for example, 100 Ωc).
m) is set.

【0005】[0005]

【発明が解決しようとする課題】従来例にあっては、以
下の通りの問題点を有する。 1)タングステンプラグと窒化Ti薄膜との間のコンタ
クト抵抗が高い。 2)タングステンプラグと窒化Ti薄膜との間のコンタ
クト抵抗のバラツキが大きい(特に、この問題は、コン
タクトホールの径が小さくなるほど顕著である)。
The conventional example has the following problems. 1) The contact resistance between the tungsten plug and the Ti nitride thin film is high. 2) The variation in contact resistance between the tungsten plug and the Ti nitride thin film is large (particularly, this problem becomes more remarkable as the diameter of the contact hole becomes smaller).

【0006】本発明は、配線構造及びその形成方法に関
し、斯かる問題点を解消するものである。
The present invention relates to a wiring structure and a method for forming the same, and solves such a problem.

【0007】[0007]

【課題を解決するための手段】請求項1の配線構造は、
導電層と導電性プラグとの間に、このプラグとの接続抵
抗が良好な導電性物質を介在させたものである。また、
請求項2の配線構造は、下導電層と上導電層とをコンタ
クトホール内に形成された導電性プラグを介して接続し
たものであって、前記下導電層の上に、前記導電性プラ
グとのコンタクト抵抗が良好で且つリソグラフィ時に反
射防止効果のある物質からなる導電膜を形成し、この導
電膜の上に前記導電性プラグを形成したものである。
A wiring structure according to claim 1 is
A conductive material having a good connection resistance with the plug is interposed between the conductive layer and the conductive plug. Also,
3. The wiring structure according to claim 2, wherein the lower conductive layer and the upper conductive layer are connected via a conductive plug formed in a contact hole, and the conductive plug is formed on the lower conductive layer. Is formed by forming a conductive film made of a substance having a good contact resistance and an antireflection effect during lithography, and forming the conductive plug on the conductive film.

【0008】また、請求項3の配線構造は、下導電層と
上導電層とをコンタクトホール内に形成された導電性プ
ラグを介して接続したものであって、前記下導電層の上
に少なくとも2種類の積層構造からなる導電膜を形成す
ると共に、前記導電膜は、前記プラグに接触する個所の
上層部が欠如しているものである。また、請求項4の配
線構造は、前記導電膜が、その下層部分が前記導電性プ
ラグとの接続抵抗が良好な物質からなり、上層部分がリ
ソグラフィ時の反射防止効果の良好な物質からなるもの
である。
According to a third aspect of the present invention, there is provided a wiring structure in which a lower conductive layer and an upper conductive layer are connected via a conductive plug formed in a contact hole, and at least the lower conductive layer is formed on the lower conductive layer. In addition to forming a conductive film having a two-layered structure, the conductive film lacks an upper layer portion in contact with the plug. In the wiring structure according to claim 4, the conductive film has a lower layer portion made of a material having a good connection resistance with the conductive plug, and an upper layer portion made of a material having a good antireflection effect during lithography. Is.

【0009】また、請求項5の配線構造は、下層配線と
上層配線とをコンタクトホール内に形成されたタングス
テンプラグを介して接続したものであって、前記下層配
線の上にチタン膜とその上の窒化チタン膜からなる導電
膜を形成すると共に、前記プラグは、少なくとも前記プ
ラグに接触する個所の前記窒化チタン膜が欠如されて前
記チタン膜と接しているを含むものである。
According to a fifth aspect of the present invention, there is provided a wiring structure in which a lower layer wiring and an upper layer wiring are connected to each other through a tungsten plug formed in a contact hole. In addition to forming a conductive film made of the titanium nitride film, the plug includes at least the part where the titanium nitride film is in contact with the plug is absent and is in contact with the titanium film.

【0010】また、請求項6の配線構造は、前記導電性
プラグ又はタングステンプラグを選択CVD法によって
形成したものである。また、請求項7の配線構造の形成
方法は、導電層と導電性プラグとの間に、このプラグと
の接続抵抗が良好な導電性物質を設け、その上に前記導
電性プラグを選択成長させたものである。
According to a sixth aspect of the wiring structure, the conductive plug or the tungsten plug is formed by a selective CVD method. According to a seventh aspect of the present invention, there is provided a wiring structure forming method, wherein a conductive substance having a good connection resistance with the plug is provided between the conductive layer and the conductive plug, and the conductive plug is selectively grown on the conductive substance. It is a thing.

【0011】また、請求項8の配線構造の形成方法は、
下導電層の表面に、少なくとも2種類の積層構造からな
る導電膜を形成する工程と、前記下導電層及び導電膜を
パターニングする工程と、前記下導電層及び導電膜の上
に層間絶縁膜を堆積し、この層間絶縁膜に前記導電膜に
通じるコンタクトホールを形成する工程と、前記コンタ
クトホールの形成と同時又は形成後に、前記コンタクト
ホール底部に露出する前記導電膜の上層部をエッチング
除去する工程と、前記コンタクトホール内に導電性プラ
グを埋め込む工程と、前記導電性プラグに電気的に導通
するように、上導電層を形成する工程とを含むものであ
る。
The method of forming a wiring structure according to claim 8 is
A step of forming a conductive film having a laminated structure of at least two kinds on the surface of the lower conductive layer, a step of patterning the lower conductive layer and the conductive film, and an interlayer insulating film on the lower conductive layer and the conductive film. A step of depositing and forming a contact hole communicating with the conductive film in the interlayer insulating film; and a step of etching away the upper layer part of the conductive film exposed at the bottom of the contact hole at the same time as or after the formation of the contact hole. And a step of embedding a conductive plug in the contact hole, and a step of forming an upper conductive layer so as to be electrically connected to the conductive plug.

【0012】また、請求項9の配線構造の形成方法は、
前記導電膜が、その下層部分が前記導電性プラグとの接
続抵抗が良好な物質からなり、上層部分がリソグラフィ
時に反射防止効果の良好な物質からなるものである。ま
た、請求項10の配線構造の形成方法は、前記導電性プ
ラグを選択CVD法によって形成したものである。
A method of forming a wiring structure according to a ninth aspect is:
The conductive film has a lower layer portion made of a material having a good connection resistance with the conductive plug, and an upper layer portion made of a material having a good antireflection effect during lithography. According to a tenth aspect of the present invention, there is provided a wiring structure forming method, wherein the conductive plug is formed by a selective CVD method.

【0013】また、請求項11の配線構造の形成方法
は、下導電層の表面に、チタン膜とその上の窒化チタン
膜の積層構造からなる導電膜を形成する工程と、前記下
導電層及び導電膜をパターニングする工程と、前記下導
電層及び導電膜の上に層間絶縁膜を堆積し、この層間絶
縁膜に前記導電膜に通じるコンタクトホールを形成する
工程と、前記コンタクトホールの形成と同時又は形成後
に、前記コンタクトホール底部に露出する前記窒化チタ
ン膜をエッチング除去する工程と、前記コンタクトホー
ル内に選択CVD法によりタングステンプラグを埋め込
む工程と、前記タングステンプラグに電気的に導通する
ように、上導電層を形成する工程とを含むものである。
The method of forming a wiring structure according to claim 11 further includes the step of forming a conductive film having a laminated structure of a titanium film and a titanium nitride film thereon on the surface of the lower conductive layer, and the lower conductive layer and Simultaneously with the step of patterning the conductive film, the step of depositing an interlayer insulating film on the lower conductive layer and the conductive film, and forming a contact hole communicating with the conductive film in the interlayer insulating film. Alternatively, after formation, a step of etching away the titanium nitride film exposed at the bottom of the contact hole, a step of embedding a tungsten plug in the contact hole by a selective CVD method, and electrically connecting to the tungsten plug, And a step of forming an upper conductive layer.

【0014】また、請求項12の配線構造の形成方法
は、下導電層の上に層間絶縁膜を堆積し、この層間絶縁
膜に前記下導電層に通じるコンタクトホールを形成する
工程と、少なくとも前記コンタクトホールの底面及び内
面にチタン化合物膜を形成する工程と、前記コンタクト
ホール内に導電性プラグを形成する工程と、前記導電性
プラグに電気的に導通するように、上導電層を形成する
工程とを含むものである。
According to a twelfth aspect of the present invention, there is provided a method of forming a wiring structure, which comprises depositing an interlayer insulating film on a lower conductive layer and forming a contact hole in the interlayer insulating film, the contact hole communicating with the lower conductive layer; A step of forming a titanium compound film on the bottom surface and the inner surface of the contact hole; a step of forming a conductive plug in the contact hole; and a step of forming an upper conductive layer so as to be electrically connected to the conductive plug. It includes and.

【0015】また、請求項13の配線構造の形成方法
は、下導電層の表面に、少なくとも2種類の積層構造か
らなる導電膜を形成する工程と、前記下導電層及び導電
膜をパターニングする工程と、前記下導電層及び導電膜
の上に層間絶縁膜を堆積し、この層間絶縁膜に前記導電
膜に通じるコンタクトホールを形成する工程と、少なく
とも前記コンタクトホールの底面及び内面にチタン化合
物膜を形成する工程と、前記コンタクトホール内に導電
性プラグを形成する工程と、前記導電性プラグに電気的
に導通するように、上導電層を形成する工程とを含むも
のである。
Further, a wiring structure forming method according to a thirteenth aspect is the method of forming a conductive film having a laminated structure of at least two kinds on the surface of the lower conductive layer, and the step of patterning the lower conductive layer and the conductive film. And a step of depositing an interlayer insulating film on the lower conductive layer and the conductive film and forming a contact hole communicating with the conductive film in the interlayer insulating film, and forming a titanium compound film on at least a bottom surface and an inner surface of the contact hole. It includes a step of forming, a step of forming a conductive plug in the contact hole, and a step of forming an upper conductive layer so as to be electrically connected to the conductive plug.

【0016】また、請求項14の配線構造の形成方法
は、前記コンタクトホールの形成と同時又は形成後に、
前記コンタクトホール底部に露出する前記導電膜の少な
くとも一部をエッチング除去するものである。また、請
求項15の配線構造の形成方法は、前記導電性プラグ
を、ブランケットタングステンCVD法のような被覆性
の良好な金属膜を成膜する技術とエッチバック技術とに
よって形成したものである。
According to a fourteenth aspect of the present invention, there is provided a method of forming a wiring structure, wherein the contact hole is formed simultaneously with or after the contact hole is formed.
At least a part of the conductive film exposed at the bottom of the contact hole is removed by etching. According to a fifteenth aspect of the present invention, in the method of forming a wiring structure, the conductive plug is formed by a technique of forming a metal film having a good covering property such as a blanket tungsten CVD method and an etchback technique.

【0017】また、請求項16の配線構造の形成方法
は、前記導電膜として、その上層部分がリソグラフィ時
に反射防止効果の良好な物質を用いたものである。ま
た、請求項17の配線構造の形成方法は、下層配線層の
表面に、チタン膜とその上の窒化チタン膜の積層構造か
らなる導電膜を形成する工程と、前記下層配線層及び導
電膜をパターニングする工程と、前記下層配線層及び導
電膜の上に層間絶縁膜を堆積し、この層間絶縁膜に前記
導電膜に通じるコンタクトホールを形成する工程と、前
記コンタクトホールの形成と同時又は形成後に、前記コ
ンタクトホール底部に露出する前記窒化チタン膜をエッ
チング除去する工程と、少なくとも前記コンタクトホー
ルの底面及び内面に窒化チタン膜を形成する工程と、ブ
ランケットタングステンCVD法により、前記コンタク
トホール内を含む表面にタングステン材を形成する工程
と、前記タングステン材をエッチバックすることによ
り、前記コンタクトホール内にタングステンプラグを形
成する工程と、前記タングステンプラグに電気的に導通
するように、上層配線層を形成する工程とを含むもので
ある。
According to the sixteenth aspect of the present invention, in the method for forming a wiring structure, the conductive film is made of a material whose upper layer has a good antireflection effect during lithography. The method of forming a wiring structure according to claim 17, wherein a step of forming a conductive film having a laminated structure of a titanium film and a titanium nitride film on the titanium film on the surface of the lower wiring layer, the lower wiring layer and the conductive film. A step of patterning, a step of depositing an interlayer insulating film on the lower wiring layer and the conductive film and forming a contact hole communicating with the conductive film in the interlayer insulating film, and simultaneously with or after the formation of the contact hole A step of etching away the titanium nitride film exposed at the bottom of the contact hole, a step of forming a titanium nitride film on at least a bottom surface and an inner surface of the contact hole, and a surface including the inside of the contact hole by a blanket tungsten CVD method. A step of forming a tungsten material on the substrate, and by etching back the tungsten material, the contact Forming a tungsten plug in the hole, so as to be electrically conductive to the tungsten plugs, it is intended to include forming an upper wiring layer.

【0018】即ち、本発明にあっては、配線(下導電
層)と導電性プラグとの間に、チタン等の前記プラグと
のコンタクト抵抗が良好な導電性物質を介在させること
により、良好な電気的特性を得る。また、当初は前記導
電性物質の上に、窒化チタン等の反射防止効果の良好な
物質を積層させておき、リソグラフィによるパターニン
グ精度を高め、その後、この上層物質を欠如し、プラグ
は前記導電性物質を接触するような構造にする。
That is, according to the present invention, a conductive substance having a good contact resistance with the plug, such as titanium, is interposed between the wiring (lower conductive layer) and the conductive plug. Get electrical properties. Further, initially, a material having a good antireflection effect such as titanium nitride is laminated on the conductive material to improve patterning accuracy by lithography, and thereafter, the upper layer material is absent, and the plug is made of the conductive material. The structure is such that substances come into contact with each other.

【0019】特に、導電性物質としてチタンを用い、反
射防止膜として窒化チタンを用いた場合、この窒化チタ
ンの上に、選択CVD法を用いてタングステンを成長さ
せにくいが、上述の通り、下導電層の上に、チタン等の
タングステンプラグとのコンタクト抵抗が良好な物質を
形成し、その上に、窒化チタン等の反射防止効果の良好
な物質を積層させておくことにより、タングステンの選
択成長の前に窒化チタン膜を除去しておけば、下導電層
のパターニング精度、プラグと下導電層とのコンタクト
抵抗の双方ともに良好なものが得られる。
In particular, when titanium is used as the conductive material and titanium nitride is used as the antireflection film, it is difficult to grow tungsten on the titanium nitride by the selective CVD method. A material such as titanium having a good contact resistance with a tungsten plug is formed on the layer, and a material having a good antireflection effect such as titanium nitride is stacked on the material, so that selective growth of tungsten can be achieved. If the titanium nitride film is removed before, good patterning accuracy of the lower conductive layer and good contact resistance between the plug and the lower conductive layer can be obtained.

【0020】また、ブランケットタングステンCVD法
のような被覆性の良好な金属膜を成膜する技術を行う前
に形成する下地膜として、基板に対する密着性が高く、
基板の端面などから膜が剥がれる心配がない窒化チタン
のようなチタン化合物膜を用いる。
Further, as a base film formed before performing a technique for forming a metal film having a good covering property such as a blanket tungsten CVD method, it has high adhesion to a substrate,
A titanium compound film such as titanium nitride that does not cause the film to peel off from the end face of the substrate is used.

【0021】[0021]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

(第1実施形態)本発明を2層配線に具体化した第1の
実施形態を図1に基づいて説明する。図1は第1実施形
態の配線構造を採用した半導体装置の製造プロセスを示
した断面図であり、以下順を追って説明する。
(First Embodiment) A first embodiment in which the present invention is embodied in a two-layer wiring will be described with reference to FIG. FIG. 1 is a cross-sectional view showing a manufacturing process of a semiconductor device adopting the wiring structure of the first embodiment, which will be described in order below.

【0022】工程1(図1A参照):単結晶シリコン基
板1の上に、膜厚600nmのシリコン酸化膜2をCV
D法、熱酸化法等により形成する。更に、マグネトロン
スパッタ法を用いて、前記Si酸化膜2の上にチタン
(Ti)薄膜3(膜厚50nm)、窒化チタン(Ti
N)薄膜4(膜厚100nm)、アルミ合金膜5(Al
−Si(1%)−Cu(0.5%))(膜厚500n
m)、Ti薄膜6(膜厚30nm)、TiN薄膜7(膜
厚20nm)を順次下から形成する。
Step 1 (see FIG. 1A): A silicon oxide film 2 having a film thickness of 600 nm is CVed on the single crystal silicon substrate 1.
It is formed by the D method, the thermal oxidation method, or the like. Further, using a magnetron sputtering method, a titanium (Ti) thin film 3 (film thickness 50 nm) and titanium nitride (Ti) are formed on the Si oxide film 2.
N) Thin film 4 (film thickness 100 nm), aluminum alloy film 5 (Al
-Si (1%)-Cu (0.5%)) (film thickness 500n
m), a Ti thin film 6 (thickness 30 nm) and a TiN thin film 7 (thickness 20 nm) are sequentially formed from the bottom.

【0023】前記Ti薄膜3及びTiN薄膜4はAlと
Siが反応しないようにするためのバリヤメタルとして
機能する。また、前記Ti薄膜6及びTiN薄膜7(特
にTiN薄膜7)はリソグラフィ工程で光がAlに反射
することを防止し、反射光がレジストに影響しないよう
にする所謂キャップメタルとして機能する。そして、通
常のリソグラフィ技術、ドライエッチング技術(RIE
法等)により、レジスト(図示略)塗布、露光、エッチ
ング作業を経て、前記バリヤメタル、アルミ合金膜5及
びキャップメタルを所定形状にパターニングする。
The Ti thin film 3 and the TiN thin film 4 function as a barrier metal for preventing Al and Si from reacting with each other. Further, the Ti thin film 6 and the TiN thin film 7 (particularly the TiN thin film 7) function as so-called cap metal that prevents light from being reflected by Al in the lithography process and prevents reflected light from affecting the resist. Then, ordinary lithography technology and dry etching technology (RIE
The barrier metal, the aluminum alloy film 5 and the cap metal are patterned into a predetermined shape by applying a resist (not shown), exposing, and etching by a method (for example).

【0024】工程2(図1B参照):前記TiN薄膜7
及び露出した前記Si酸化膜2の上に、CVD法により
Si酸化膜8(膜厚600nm)を堆積する。更に、通
常のリソグラフィ技術、ドライエッチング技術(RIE
法等)により、レジスト(図示略)塗布、露光、エッチ
ング作業を経て、前記Si酸化膜8に前記TiN薄膜7
に達するコンタクトホール9を形成する。
Step 2 (see FIG. 1B): the TiN thin film 7
Then, the Si oxide film 8 (film thickness 600 nm) is deposited on the exposed Si oxide film 2 by the CVD method. Furthermore, ordinary lithography technology and dry etching technology (RIE
Method, etc.), resist (not shown) is applied, exposure and etching are performed, and then the TiN thin film 7 is formed on the Si oxide film 8.
To form a contact hole 9 reaching to.

【0025】工程3(図1C参照):前記Si酸化膜8
をマスクにして、前記コンタクトホール9の底部にあた
る前記TiN薄膜7のみをRIE(Reactive Ion Etchin
g)法によりエッチング除去する。エッチング条件は、使
用ガス:CHF320sccm、CF420sccm、圧力:30
0Torr、パワー:500Wである。尚、この工程3は、
工程2においてコンタクトホール9を形成するのと同時
に行ってもよい。
Step 3 (see FIG. 1C): the Si oxide film 8
With the mask as a mask, only the TiN thin film 7 corresponding to the bottom of the contact hole 9 is removed by RIE (Reactive Ion Etchin).
g) Etching is removed by the method. Etching conditions are: used gas: CHF 3 20 sccm, CF 4 20 sccm, pressure: 30
0 Torr, power: 500W. In addition, this step 3
It may be performed at the same time when the contact hole 9 is formed in step 2.

【0026】工程4(図1D参照):選択タングステン
−CVD法により前記コンタクトホール9内にのみタン
グステンプラグ10を選択成長させる。成長条件として
は、温度:300℃、圧力:10mTorr、使用ガス:六
フッ化タングステン(WF6、流量10sccm)+モノシ
ラン(SiH4、流量6sccm)(ガス流量比:SiH4
WF6=0.6)が適当であるが、温度は250℃〜3
50℃の範囲で、ガス流量比(SiH4/WF6)は0.
5〜0.8の範囲で適宜調整可能である。
Step 4 (see FIG. 1D): The tungsten plug 10 is selectively grown only in the contact hole 9 by the selective tungsten-CVD method. The growth conditions are temperature: 300 ° C., pressure: 10 mTorr, gas used: tungsten hexafluoride (WF 6 , flow rate 10 sccm) + monosilane (SiH 4 , flow rate 6 sccm) (gas flow rate ratio: SiH 4 /
WF 6 = 0.6) is suitable, but the temperature is 250 ° C. to 3
In the range of 50 ° C., the gas flow rate ratio (SiH 4 / WF 6 ) was 0.
It can be appropriately adjusted within the range of 5 to 0.8.

【0027】工程5(図1E参照):不活性ガス(例え
ばAr)を用いたスパッタエッチングによって、タング
ステンプラグ10表面の酸化膜等を除去する。次に、マ
グネトロンスパッタ法を用いて、前記タングステンプラ
グ10及びSi酸化膜8の上にTi薄膜11(膜厚50
nm)、Al合金膜12(Al−Si(1%)−Cu
(0.5%))(膜厚500nm)、TiN薄膜13
(膜厚20nm)を順次下から形成する。
Step 5 (see FIG. 1E): The oxide film and the like on the surface of the tungsten plug 10 are removed by sputter etching using an inert gas (Ar, for example). Next, a Ti thin film 11 (having a film thickness of 50) is formed on the tungsten plug 10 and the Si oxide film 8 by using a magnetron sputtering method.
nm), Al alloy film 12 (Al-Si (1%)-Cu
(0.5%)) (film thickness 500 nm), TiN thin film 13
(The film thickness is 20 nm) is sequentially formed from the bottom.

【0028】そして、通常のリソグラフィ技術、ドライ
エッチング技術(RIE法等)により、レジスト(図示
略)塗布、露光、エッチング作業を経て、Ti薄膜1
1、アルミ合金膜12及びTiN薄膜13を所定形状に
パターニングする。図2は本第1実施形態の構造におい
て、コンタクトホール内にタングステンを選択CVD法
により成長させたときのコンタクトホールの径と下地膜
とのコンタクト抵抗との関係を示したものである。
Then, the Ti thin film 1 is subjected to resist (not shown) coating, exposure, and etching operations by the usual lithography technique and dry etching technique (RIE method or the like).
1. The aluminum alloy film 12 and the TiN thin film 13 are patterned into a predetermined shape. FIG. 2 shows the relationship between the diameter of the contact hole and the contact resistance with the underlying film when tungsten is grown in the contact hole by the selective CVD method in the structure of the first embodiment.

【0029】この実験結果から明らかなように、従来の
ようにTiN薄膜の上にタングステンを選択成長させた
場合には、本発明に比べて相対的にコンタクト抵抗値が
高く且つバラツキも大きく、しかも、コンタクトホール
の径が小さくなるに従って、その傾向が強くなることが
分かる。以上の如く、第1実施形態にあっては、タング
ステンが選択成長しにくいTiN薄膜7を、タングステ
ンを成長させる前に除去し、タングステンとの接続抵抗
が良好なTi薄膜6を選択成長時の下地としたので、コ
ンタクトホール9の径が小さくても、良好なタングステ
ンプラグを形成することができる。
As is apparent from the results of this experiment, when tungsten is selectively grown on the TiN thin film as in the conventional case, the contact resistance value is relatively high and the variation is large as compared with the present invention, and , The tendency becomes stronger as the diameter of the contact hole becomes smaller. As described above, in the first embodiment, the TiN thin film 7 in which tungsten is difficult to selectively grow is removed before growing tungsten, and the Ti thin film 6 having a good connection resistance with tungsten is used as a base for selective growth. Therefore, even if the diameter of the contact hole 9 is small, a good tungsten plug can be formed.

【0030】尚、キャップメタルとしてTi薄膜6とT
iN薄膜7の2層構造としたが、2層に限定するもので
はなく、要は、最上層が反射防止効果を有し、タングス
テンプラグ10と接触する部分がタングステンとの接触
抵抗の良好なものであればよい。また、キャップメタル
そのものが反射防止効果と良好なコンタクト抵抗とを併
せ持っていれば、単層であってもよい。例えば、プラグ
10がタングステンならば、Ti薄膜6のみでもよい。
Ti薄膜6はTiN薄膜7に比べて反射防止効果は劣る
が、十分に許容範囲に入るものである。 (第2実施形態)本発明を2層配線に具体化した第2の
実施形態を図面に基づいて説明する。
As the cap metal, the Ti thin film 6 and T
Although the iN thin film 7 has a two-layer structure, it is not limited to two layers. The point is that the uppermost layer has an antireflection effect and the portion in contact with the tungsten plug 10 has a good contact resistance with tungsten. If The cap metal itself may be a single layer as long as it has both an antireflection effect and a good contact resistance. For example, if the plug 10 is tungsten, only the Ti thin film 6 may be used.
The Ti thin film 6 is inferior to the TiN thin film 7 in the antireflection effect, but is sufficiently within the allowable range. (Second Embodiment) A second embodiment in which the present invention is embodied in a two-layer wiring will be described with reference to the drawings.

【0031】図3〜図8は第2実施形態の配線構造を採
用した半導体装置の製造プロセスを示した断面図であ
り、以下順を追って説明する。 工程(1)(図3参照):単結晶シリコン基板21の上
に、膜厚600nmのシリコン酸化膜22をCVD法、
熱酸化法等により形成する。更に、マグネトロンスパッ
タ法を用いて、前記Si酸化膜22の上にチタン(T
i)薄膜23(膜厚50nm)、窒化チタン(TiN)
薄膜24(膜厚100nm)、アルミ合金膜25(Al
−Si(1%)−Cu(0.5%))(膜厚500n
m)、Ti薄膜26(膜厚30nm)、TiN薄膜27
(膜厚20nm)を順次下から形成する。
3 to 8 are sectional views showing a manufacturing process of a semiconductor device adopting the wiring structure of the second embodiment, which will be described below in order. Step (1) (see FIG. 3): A silicon oxide film 22 having a film thickness of 600 nm is formed on the single crystal silicon substrate 21 by a CVD method,
It is formed by a thermal oxidation method or the like. Further, titanium (T) is formed on the Si oxide film 22 by using a magnetron sputtering method.
i) Thin film 23 (film thickness 50 nm), titanium nitride (TiN)
Thin film 24 (film thickness 100 nm), aluminum alloy film 25 (Al
-Si (1%)-Cu (0.5%)) (film thickness 500n
m), Ti thin film 26 (thickness 30 nm), TiN thin film 27
(The film thickness is 20 nm) is sequentially formed from the bottom.

【0032】前記Ti薄膜23及びTiN薄膜24はA
lとSiが反応しないようにするためのバリヤメタルと
して機能する。また、前記Ti薄膜26及びTiN薄膜
27(特にTiN薄膜27)はリソグラフィ工程で光が
Alに反射することを防止し、反射光がレジストに影響
しないようにする所謂キャップメタルとして機能する。
The Ti thin film 23 and the TiN thin film 24 are
It functions as a barrier metal for preventing 1 and Si from reacting with each other. Further, the Ti thin film 26 and the TiN thin film 27 (particularly the TiN thin film 27) function as so-called cap metal that prevents light from being reflected by Al in the lithography process and prevents reflected light from affecting the resist.

【0033】そして、通常のリソグラフィ技術、ドライ
エッチング技術(RIE法等)により、レジスト(図示
略)塗布、露光、エッチング作業を経て、前記バリヤメ
タル、アルミ合金膜25及びキャップメタルを所定形状
にパターニングする。 工程(2)(図4参照):前記TiN薄膜27及び露出し
た前記Si酸化膜22の上に、CVD法によりSi酸化
膜28(膜厚600nm)を堆積する。更に、通常のリ
ソグラフィ技術、ドライエッチング技術(RIE法等)
により、レジスト(図示略)塗布、露光、エッチング作
業を経て、前記Si酸化膜28に前記TiN薄膜27に
達するコンタクトホール29を形成する。
Then, the barrier metal, the aluminum alloy film 25, and the cap metal are patterned into a predetermined shape by applying a resist (not shown), exposing, and etching by an ordinary lithography technique and dry etching technique (RIE method or the like). . Step (2) (see FIG. 4): A Si oxide film 28 (film thickness 600 nm) is deposited on the TiN thin film 27 and the exposed Si oxide film 22 by a CVD method. Furthermore, ordinary lithography technology, dry etching technology (RIE method, etc.)
As a result, a contact hole 29 reaching the TiN thin film 27 is formed in the Si oxide film 28 through resist (not shown) coating, exposure, and etching operations.

【0034】工程(3)(図5参照):前記Si酸化膜2
8をマスクにして、前記コンタクトホール29の底部に
あたる前記TiN薄膜27のみをRIE法によりエッチ
ング除去する。エッチング条件は、使用ガス:CHF3
20sccm、CF420sccm、圧力:300Torr、パワ
ー:500Wである。尚、この工程(3)は、工程(2)に
おいてコンタクトホール29を形成するのと同時に行っ
てもよい。
Step (3) (see FIG. 5): Si oxide film 2
By using 8 as a mask, only the TiN thin film 27 corresponding to the bottom of the contact hole 29 is removed by etching by RIE. Etching condition is gas used: CHF 3
20 sccm, CF 4 20 sccm, pressure: 300 Torr, power: 500 W. The step (3) may be performed at the same time when the contact hole 29 is formed in the step (2).

【0035】工程(4)(図6参照):不活性ガス(例え
ばAr)を用いたスパッタエッチングによって、コンタ
クトホール29内をクリーニングした後、マグネトロン
スパッタ法を用いて、前記コンタクトホール29の底面
及び内面、更には前記Si酸化膜28の表面に、窒化チ
タン(TiN)薄膜30(膜厚100nm)を形成す
る。
Step (4) (see FIG. 6): After cleaning the inside of the contact hole 29 by sputter etching using an inert gas (eg, Ar), the bottom surface of the contact hole 29 and the bottom surface of the contact hole 29 are magnetized by a magnetron sputtering method. A titanium nitride (TiN) thin film 30 (film thickness 100 nm) is formed on the inner surface and further on the surface of the Si oxide film 28.

【0036】工程(5)(図7参照):ブランケットタン
グステンCVD法により、前記コンタクトホール29内
を含む前記TiN薄膜30の上に、タングステンを形成
する。形成条件としては、温度:450℃、圧力:80
Torr、使用ガス:六フッ化タングステン(WF6、流量
70sccm)+水素(H2、流量420sccm)(ガス流量
比:H2/WF6=6)が適当であるが、温度は425℃
〜475℃の範囲で、ガス流量比(H2/WF6)は5〜
70の範囲で適宜調整可能である。
Step (5) (see FIG. 7): By blanket tungsten CVD method, tungsten is formed on the TiN thin film 30 including the inside of the contact hole 29. The forming conditions are temperature: 450 ° C. and pressure: 80
Torr, gas used: Tungsten hexafluoride (WF 6 , flow rate 70 sccm) + hydrogen (H 2 , flow rate 420 sccm) (gas flow rate ratio: H 2 / WF 6 = 6) is suitable, but the temperature is 425 ° C.
The gas flow rate ratio (H 2 / WF 6 ) is 5 to 475 ° C.
It can be adjusted appropriately within the range of 70.

【0037】そして、形成したタングステンを異方性全
面エッチバックし、タングステンがSi酸化膜28の表
面と面一になるように加工することにより、前記コンタ
クトホール29内にタングステンプラグ31を形成す
る。 工程(6)(図8参照):必要に応じて、不活性ガス(例
えばAr)を用いたスパッタエッチングによって、タン
グステンプラグ31表面の酸化膜等を除去する。
Then, the formed tungsten is anisotropically etched back and processed so that the tungsten is flush with the surface of the Si oxide film 28 to form a tungsten plug 31 in the contact hole 29. Step (6) (see FIG. 8): If necessary, the oxide film or the like on the surface of the tungsten plug 31 is removed by sputter etching using an inert gas (for example, Ar).

【0038】次に、マグネトロンスパッタ法を用いて、
前記タングステンプラグ31及びTiN薄膜30の上
に、Al合金膜32(Al−Si(1%)−Cu(0.
5%))(膜厚500nm)、TiN薄膜33(膜厚2
0nm)を順次下から形成する。そして、通常のリソグ
ラフィ技術、ドライエッチング技術(RIE法等)によ
り、レジスト(図示略)塗布、露光、エッチング作業を
経て、アルミ合金膜32及びTiN薄膜33を所定形状
にパターニングする。
Next, using the magnetron sputtering method,
On the tungsten plug 31 and the TiN thin film 30, an Al alloy film 32 (Al-Si (1%)-Cu (0.
5%)) (film thickness 500 nm), TiN thin film 33 (film thickness 2
0 nm) is sequentially formed from the bottom. Then, the aluminum alloy film 32 and the TiN thin film 33 are patterned into a predetermined shape by applying a resist (not shown), exposing, and etching by a usual lithography technique and dry etching technique (RIE method or the like).

【0039】図9は本第2実施形態の構造において、コ
ンタクトホール内にタングステンをブランケットタング
ステンCVD法により成長させたときのコンタクトホー
ルの径と下地膜とのコンタクト抵抗との関係を示したも
のであり、CVDの前に、成長面全面にTiN薄膜を形
成することにより、コンタクト抵抗が、第1実施形態の
構造よりは若干高いが、それでも十分に低く下げること
ができる。
FIG. 9 shows the relationship between the diameter of the contact hole and the contact resistance with the underlying film when tungsten is grown in the contact hole by the blanket tungsten CVD method in the structure of the second embodiment. Therefore, by forming a TiN thin film on the entire growth surface before the CVD, the contact resistance is slightly higher than that of the structure of the first embodiment, but it can still be lowered sufficiently.

【0040】尚、図中、□印が本第2実施形態で、●印
がTiN薄膜に代えて、TiN/Ti薄膜を用いたもの
である。このTiN/Ti薄膜の構造も、低いコンタク
ト抵抗が得られるが、TiはTiNに比べて、基板に対
する密着性が悪く、基板の端面部から剥がれやすい。
尚、本発明は以上の実施形態に限定されるものではな
く、以下のように実施してもよい。
In the figure, the symbol □ indicates the second embodiment, and the symbol ● indicates that a TiN / Ti thin film is used instead of the TiN thin film. The structure of this TiN / Ti thin film also has a low contact resistance, but Ti has poorer adhesion to the substrate than TiN and is easily peeled off from the end face portion of the substrate.
The present invention is not limited to the above embodiment and may be carried out as follows.

【0041】スパッタリングの方法として、マグネト
ロンスパッタリング以外に、ダイオードスパッタリン
グ、高周波スパッタリング、四極スパッタリング等のよ
うなものであってもよい。 スパッタエッチングの方法として、不活性ガスを用い
る以外に、反応性ガス(例えばCCl4、SF6)を用い
た反応性イオンビームエッチング(RIBE、反応性イ
オンミリングとも呼ばれる)を用いてもよい。
Other than magnetron sputtering, the sputtering method may be diode sputtering, high frequency sputtering, quadrupole sputtering, or the like. As a method of sputter etching, reactive ion beam etching (also referred to as RIBE or reactive ion milling) using a reactive gas (for example, CCl 4 , SF 6 ) may be used instead of using an inert gas.

【0042】シリコン酸化膜はCVD法以外の方法
(スパッタ法や蒸着法等のPVD法、酸化法)によって
形成してもよい。 シリコン酸化膜を他の絶縁膜(各種シリケートガラ
ス、アルミナ、シリコン窒化膜、チタン酸化膜等)に置
き換えてもよい。 第1実施形態において、タングステンプラグ10を他
の金属(アルミニウム、ニッケル、銅、モリブデン等)
によるプラグに置き換えてもよい。この場合は、反射防
止効果、コンタクト抵抗等を考慮し、Ti薄膜6やTi
N薄膜7に代えて、適宜他の導電物質を用いることもあ
る。
The silicon oxide film may be formed by a method other than the CVD method (PVD method such as sputtering method or vapor deposition method, oxidation method). The silicon oxide film may be replaced with another insulating film (various silicate glass, alumina, silicon nitride film, titanium oxide film, etc.). In the first embodiment, the tungsten plug 10 is made of another metal (aluminum, nickel, copper, molybdenum, etc.).
You may replace with the plug by. In this case, in consideration of the antireflection effect, contact resistance, etc., the Ti thin film 6 or Ti
Instead of the N thin film 7, another conductive material may be used as appropriate.

【0043】第2実施形態において、タングステンプ
ラグ31を他の金属(アルミニウム、ニッケル、銅、モ
リブデン等)によるプラグに置き換えてもよい。 第2実施形態において、TiN薄膜30に代えて、T
iW薄膜でもよく、要はチタン化合物を用いれば、低い
コンタクト抵抗が得られ、且つ基板との密着性もよい。
In the second embodiment, the tungsten plug 31 may be replaced with a plug made of another metal (aluminum, nickel, copper, molybdenum, etc.). In the second embodiment, instead of the TiN thin film 30, T
An iW thin film may be used. In short, if a titanium compound is used, a low contact resistance can be obtained and the adhesion to the substrate is good.

【0044】[0044]

【発明の効果】本発明の配線構造及びその製造方法にあ
っては、配線と導電性プラグとの間に、チタン等の前記
プラグとのコンタクト抵抗が良好な導電性物質を介在さ
せることにより、良好な電気的特性を得ることができ
る。しかも、当初は前記導電性物質の上に、窒化チタン
等の反射防止効果の良好な物質を積層させておき、リソ
グラフィによるパターニング精度を高め、その後、この
上層物質を欠如し、プラグは前記導電性物質を接触する
ような構造にするので、下層配線のパターニング精度、
プラグと下層配線とのコンタクト抵抗の双方ともに良好
なものが得られる。
According to the wiring structure and the method of manufacturing the same of the present invention, by interposing a conductive substance such as titanium having a good contact resistance with the plug between the wiring and the conductive plug, Good electrical characteristics can be obtained. Moreover, initially, a material having a good antireflection effect such as titanium nitride is laminated on the conductive material to enhance the patterning accuracy by lithography, and thereafter, the upper material is omitted, and the plug is made of the conductive material. Since the structure is such that substances come into contact with each other, the patterning accuracy of the lower layer wiring,
Good contact resistance is obtained for both the plug and the lower layer wiring.

【0045】また、導電性プラグ形成の際に、密着層と
してチタン化合物膜を下地に形成しておくことにより、
基板端部での膜剥がれの心配がなく、しかも、低いコン
タクト抵抗を得ることができる。
Further, when the conductive plug is formed, a titanium compound film is formed on the base as an adhesion layer,
It is possible to obtain low contact resistance without worrying about film peeling at the edge of the substrate.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の配線構造を具体化した第1実施形態の
半導体装置の製造プロセスを示す断面図である。
FIG. 1 is a cross-sectional view showing a manufacturing process of a semiconductor device of a first embodiment in which a wiring structure of the invention is embodied.

【図2】第1実施形態におけるコンタクトホールの径
と、タングステンプラグと下地膜との接続抵抗値との関
係を示した図である。
FIG. 2 is a diagram showing a relationship between a diameter of a contact hole and a connection resistance value between a tungsten plug and a base film in the first embodiment.

【図3】本発明の配線構造を具体化した第2実施形態の
半導体装置の製造プロセスを示す断面図である。
FIG. 3 is a cross-sectional view showing the manufacturing process of the semiconductor device of the second embodiment in which the wiring structure of the present invention is embodied.

【図4】本発明の配線構造を具体化した第2実施形態の
半導体装置の製造プロセスを示す断面図である。
FIG. 4 is a cross-sectional view showing the manufacturing process of the semiconductor device of the second embodiment in which the wiring structure of the invention is embodied.

【図5】本発明の配線構造を具体化した第2実施形態の
半導体装置の製造プロセスを示す断面図である。
FIG. 5 is a cross-sectional view showing the manufacturing process of the semiconductor device of the second embodiment in which the wiring structure of the present invention is embodied.

【図6】本発明の配線構造を具体化した第2実施形態の
半導体装置の製造プロセスを示す断面図である。
FIG. 6 is a cross-sectional view showing the manufacturing process of the semiconductor device of the second embodiment in which the wiring structure of the invention is embodied.

【図7】本発明の配線構造を具体化した第2実施形態の
半導体装置の製造プロセスを示す断面図である。
FIG. 7 is a cross-sectional view showing the manufacturing process of the semiconductor device of the second embodiment in which the wiring structure of the invention is embodied.

【図8】本発明の配線構造を具体化した第2実施形態の
半導体装置の製造プロセスを示す断面図である。
FIG. 8 is a cross-sectional view showing the manufacturing process of the semiconductor device of the second embodiment in which the wiring structure of the invention is embodied.

【図9】第2実施形態におけるコンタクトホールの径
と、タングステンプラグと下地膜との接続抵抗値との関
係を示した図である。
FIG. 9 is a diagram showing a relationship between a diameter of a contact hole and a connection resistance value between a tungsten plug and a base film in the second embodiment.

【符号の説明】[Explanation of symbols]

1、21 シリコン基板 5、25 Al合金薄膜(下導電層、導電層) 6、26 Ti薄膜(プラグとの接触抵抗が良好な導電
性物質、導電膜) 7、27 TiN薄膜(反射防止効果が良好な導電性物
質、導電膜) 8、28 シリコン酸化膜(層間絶縁膜) 9、29 コンタクトホール 10、31 タングステンプラグ(導電性プラグ) 12、33 Al合金薄膜(上導電層) 30 TiN薄膜
1, 21 Silicon substrate 5, 25 Al alloy thin film (lower conductive layer, conductive layer) 6, 26 Ti thin film (conductive material having good contact resistance with plug, conductive film) 7, 27 TiN thin film (with antireflection effect) Good conductive material, conductive film 8, 28 Silicon oxide film (interlayer insulating film) 9, 29 Contact hole 10, 31 Tungsten plug (conductive plug) 12, 33 Al alloy thin film (upper conductive layer) 30 TiN thin film

Claims (17)

【特許請求の範囲】[Claims] 【請求項1】 導電層と導電性プラグとの間に、このプ
ラグとの接続抵抗が良好な導電性物質を介在させたこと
を特徴とする配線構造。
1. A wiring structure characterized in that a conductive material having a good connection resistance with the plug is interposed between the conductive layer and the conductive plug.
【請求項2】 下導電層と上導電層とをコンタクトホー
ル内に形成された導電性プラグを介して接続したもので
あって、 前記下導電層の上に、前記導電性プラグとのコンタクト
抵抗が良好で且つリソグラフィ時に反射防止効果のある
物質からなる導電膜を形成し、この導電膜の上に前記導
電性プラグを形成したことを特徴とする配線構造。
2. A lower conductive layer and an upper conductive layer are connected via a conductive plug formed in a contact hole, and a contact resistance between the lower conductive layer and the conductive plug. And the conductive plug is formed on the conductive film, and the conductive plug is formed on the conductive film.
【請求項3】 下導電層と上導電層とをコンタクトホー
ル内に形成された導電性プラグを介して接続したもので
あって、 前記下導電層の上に少なくとも2種類の積層構造からな
る導電膜を形成すると共に、前記導電膜は、前記プラグ
に接触する個所の上層部が欠如していることを特徴とす
る配線構造。
3. A lower conductive layer and an upper conductive layer are connected via a conductive plug formed in a contact hole, and a conductive layer having at least two kinds of laminated structures is formed on the lower conductive layer. A wiring structure, wherein a film is formed, and the conductive film lacks an upper layer portion in contact with the plug.
【請求項4】 前記導電膜は、その下層部分が前記導電
性プラグとの接続抵抗が良好な物質からなり、上層部分
がリソグラフィ時の反射防止効果の良好な物質からなる
ことを特徴とした請求項3に記載の配線構造。
4. The conductive film has a lower layer portion made of a material having a good connection resistance with the conductive plug, and an upper layer portion made of a material having a good antireflection effect during lithography. The wiring structure according to Item 3.
【請求項5】 下層配線と上層配線とをコンタクトホー
ル内に形成されたタングステンプラグを介して接続した
ものであって、 前記下層配線の上にチタン膜とその上の窒化チタン膜か
らなる導電膜を形成すると共に、前記プラグは、少なく
とも前記プラグに接触する個所の前記窒化チタン膜が欠
如されて前記チタン膜と接していることを特徴とした配
線構造。
5. A lower layer wiring and an upper layer wiring are connected via a tungsten plug formed in a contact hole, and a conductive film made of a titanium film on the lower layer wiring and a titanium nitride film thereon. And the plug is in contact with the titanium film due to the lack of the titanium nitride film at least at a portion contacting the plug.
【請求項6】 前記導電性プラグ又はタングステンプラ
グを選択CVD法によって形成したことを特徴とする請
求項1乃至5のいずれか1項に記載の配線構造。
6. The wiring structure according to claim 1, wherein the conductive plug or the tungsten plug is formed by a selective CVD method.
【請求項7】 導電層と導電性プラグとの間に、このプ
ラグとの接続抵抗が良好な導電性物質を設け、その上に
前記導電性プラグを選択成長させたことを特徴とする配
線構造の形成方法。
7. A wiring structure characterized in that a conductive material having a good connection resistance with the plug is provided between the conductive layer and the conductive plug, and the conductive plug is selectively grown on the conductive material. Forming method.
【請求項8】 下導電層の表面に、少なくとも2種類の
積層構造からなる導電膜を形成する工程と、 前記下導電層及び導電膜をパターニングする工程と、 前記下導電層及び導電膜の上に層間絶縁膜を堆積し、こ
の層間絶縁膜に前記導電膜に通じるコンタクトホールを
形成する工程と、 前記コンタクトホールの形成と同時又は形成後に、前記
コンタクトホール底部に露出する前記導電膜の上層部を
エッチング除去する工程と、 前記コンタクトホール内に導電性プラグを埋め込む工程
と、 前記導電性プラグに電気的に導通するように、上導電層
を形成する工程と、を含むことを特徴とした配線構造の
形成方法。
8. A step of forming a conductive film having a laminated structure of at least two kinds on the surface of the lower conductive layer; a step of patterning the lower conductive layer and the conductive film; A step of depositing an interlayer insulating film on the interlayer insulating film, and forming a contact hole communicating with the conductive film in the interlayer insulating film; and an upper layer portion of the conductive film exposed at the bottom of the contact hole at the same time as or after the formation of the contact hole. And a step of burying a conductive plug in the contact hole, and a step of forming an upper conductive layer so as to be electrically connected to the conductive plug. Method of forming structure.
【請求項9】 前記導電膜は、その下層部分が前記導電
性プラグとの接続抵抗が良好な物質からなり、上層部分
がリソグラフィ時に反射防止効果の良好な物質からなる
ことを特徴とした請求項8に記載の配線構造の形成方
法。
9. The conductive film has a lower layer portion made of a material having a good connection resistance with the conductive plug, and an upper layer portion made of a material having a good antireflection effect during lithography. 8. The method for forming a wiring structure according to item 8.
【請求項10】 前記導電性プラグを選択CVD法によ
って形成したことを特徴とする請求項7、8又は9に記
載の配線構造の形成方法。
10. The method of forming a wiring structure according to claim 7, wherein the conductive plug is formed by a selective CVD method.
【請求項11】 下導電層の表面に、チタン膜とその上
の窒化チタン膜の積層構造からなる導電膜を形成する工
程と、 前記下導電層及び導電膜をパターニングする工程と、 前記下導電層及び導電膜の上に層間絶縁膜を堆積し、こ
の層間絶縁膜に前記導電膜に通じるコンタクトホールを
形成する工程と、 前記コンタクトホールの形成と同時又は形成後に、前記
コンタクトホール底部に露出する前記窒化チタン膜をエ
ッチング除去する工程と、 前記コンタクトホール内に選択CVD法によりタングス
テンプラグを埋め込む工程と、 前記タングステンプラグに電気的に導通するように、上
導電層を形成する工程と、を含むことを特徴とした配線
構造の形成方法。
11. A step of forming a conductive film having a laminated structure of a titanium film and a titanium nitride film thereon on the surface of the lower conductive layer; a step of patterning the lower conductive layer and the conductive film; A step of depositing an interlayer insulating film on the layer and the conductive film, and forming a contact hole communicating with the conductive film in the interlayer insulating film; exposed at the bottom of the contact hole at the same time as or after the formation of the contact hole A step of etching away the titanium nitride film, a step of burying a tungsten plug in the contact hole by a selective CVD method, and a step of forming an upper conductive layer so as to be electrically connected to the tungsten plug. A method for forming a wiring structure characterized by the above.
【請求項12】 下導電層の上に層間絶縁膜を堆積し、
この層間絶縁膜に前記下導電層に通じるコンタクトホー
ルを形成する工程と、 少なくとも前記コンタクトホールの底面及び内面にチタ
ン化合物膜を形成する工程と、 前記コンタクトホール内に導電性プラグを形成する工程
と、 前記導電性プラグに電気的に導通するように、上導電層
を形成する工程と、を含むことを特徴とした配線構造の
形成方法。
12. An interlayer insulating film is deposited on the lower conductive layer,
A step of forming a contact hole communicating with the lower conductive layer in the interlayer insulating film; a step of forming a titanium compound film on at least a bottom surface and an inner surface of the contact hole; and a step of forming a conductive plug in the contact hole. And a step of forming an upper conductive layer so as to be electrically connected to the conductive plug, the method for forming a wiring structure.
【請求項13】 下導電層の表面に、少なくとも2種類
の積層構造からなる導電膜を形成する工程と、 前記下導電層及び導電膜をパターニングする工程と、 前記下導電層及び導電膜の上に層間絶縁膜を堆積し、こ
の層間絶縁膜に前記導電膜に通じるコンタクトホールを
形成する工程と、 少なくとも前記コンタクトホールの底面及び内面にチタ
ン化合物膜を形成する工程と、 前記コンタクトホール内に導電性プラグを形成する工程
と、 前記導電性プラグに電気的に導通するように、上導電層
を形成する工程と、を含むことを特徴とした配線構造の
形成方法。
13. A step of forming a conductive film having a laminated structure of at least two kinds on the surface of the lower conductive layer, a step of patterning the lower conductive layer and the conductive film, and a step of forming a conductive film on the lower conductive layer and the conductive film. A step of depositing an interlayer insulating film on the interlayer insulating film and forming a contact hole in the interlayer insulating film that communicates with the conductive film; a step of forming a titanium compound film on at least a bottom surface and an inner surface of the contact hole; Forming a conductive plug, and forming an upper conductive layer so as to be electrically connected to the conductive plug.
【請求項14】 前記コンタクトホールの形成と同時又
は形成後に、前記コンタクトホール底部に露出する前記
導電膜の少なくとも一部をエッチング除去することを特
徴とした請求項13に記載の配線構造の形成方法。
14. The method for forming a wiring structure according to claim 13, wherein at least a part of the conductive film exposed at the bottom of the contact hole is removed by etching simultaneously with or after the formation of the contact hole. .
【請求項15】 前記導電性プラグを、被覆性の良好な
金属膜を成膜する技術とエッチバック技術とによって形
成したことを特徴とする請求項12、13又は14に記
載の配線構造の形成方法。
15. The wiring structure according to claim 12, 13 or 14, wherein the conductive plug is formed by a technique of forming a metal film having good coverage and an etchback technique. Method.
【請求項16】 前記導電膜は、その上層部分がリソグ
ラフィ時に反射防止効果の良好な物質からなることを特
徴とした請求項12乃至15のいずれか1項に記載の配
線構造の形成方法。
16. The method of forming a wiring structure according to claim 12, wherein an upper layer portion of the conductive film is made of a material having a good antireflection effect during lithography.
【請求項17】 下層配線層の表面に、チタン膜とその
上の窒化チタン膜の積層構造からなる導電膜を形成する
工程と、 前記下層配線層及び導電膜をパターニングする工程と、 前記下層配線層及び導電膜の上に層間絶縁膜を堆積し、
この層間絶縁膜に前記導電膜に通じるコンタクトホール
を形成する工程と、 前記コンタクトホールの形成と同時又は形成後に、前記
コンタクトホール底部に露出する前記窒化チタン膜をエ
ッチング除去する工程と、 少なくとも前記コンタクトホールの底面及び内面に窒化
チタン膜を形成する工程と、 ブランケットタングステンCVD法により、前記コンタ
クトホール内を含む表面にタングステン材を形成する工
程と、 前記タングステン材をエッチバックすることにより、前
記コンタクトホール内にタングステンプラグを形成する
工程と、 前記タングステンプラグに電気的に導通するように、上
層配線層を形成する工程と、を含むことを特徴とした配
線構造の形成方法。
17. A step of forming a conductive film having a laminated structure of a titanium film and a titanium nitride film thereon on the surface of the lower wiring layer, a step of patterning the lower wiring layer and the conductive film, and the lower wiring. Depositing an interlayer insulating film on the layer and the conductive film,
A step of forming a contact hole communicating with the conductive film in the interlayer insulating film, a step of etching away the titanium nitride film exposed at the bottom of the contact hole at the same time as or after the formation of the contact hole, and at least the contact A step of forming a titanium nitride film on the bottom and inner surfaces of the hole; a step of forming a tungsten material on the surface including the inside of the contact hole by a blanket tungsten CVD method; and a step of etching back the tungsten material to form the contact hole. A method of forming a wiring structure, comprising: a step of forming a tungsten plug therein; and a step of forming an upper wiring layer so as to be electrically connected to the tungsten plug.
JP19997695A 1994-08-10 1995-08-04 Wiring structure and forming method thereof Pending JPH08107148A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19997695A JPH08107148A (en) 1994-08-10 1995-08-04 Wiring structure and forming method thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6-188271 1994-08-10
JP18827194 1994-08-10
JP19997695A JPH08107148A (en) 1994-08-10 1995-08-04 Wiring structure and forming method thereof

Publications (1)

Publication Number Publication Date
JPH08107148A true JPH08107148A (en) 1996-04-23

Family

ID=26504825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19997695A Pending JPH08107148A (en) 1994-08-10 1995-08-04 Wiring structure and forming method thereof

Country Status (1)

Country Link
JP (1) JPH08107148A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2011002022A1 (en) * 2009-06-30 2012-12-13 イビデン株式会社 Printed wiring board and printed wiring board manufacturing method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2011002022A1 (en) * 2009-06-30 2012-12-13 イビデン株式会社 Printed wiring board and printed wiring board manufacturing method
US8436252B2 (en) 2009-06-30 2013-05-07 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same

Similar Documents

Publication Publication Date Title
JPH05206064A (en) Manufacture of semiconductor device
JP2785768B2 (en) Method for manufacturing semiconductor device
JP3391933B2 (en) Semiconductor device and manufacturing method thereof
JPH05234935A (en) Semiconductor device and its manufacture
JPH08107148A (en) Wiring structure and forming method thereof
KR100445409B1 (en) Method for forming metal line of semiconductor device by using lpcvd method and pecvd method
US7566972B2 (en) Semiconductor device and method for manufacturing the semiconductor device
JPH0823028A (en) Semiconductor device having multilayer interconnect and manufacture thereof
JPH11251433A (en) Semiconductor device and manufacture thereof
JP3301466B2 (en) Method for manufacturing semiconductor device
JPH08203899A (en) Fabrication of semiconductor device
JPH05251566A (en) Multilayer interconnection structure
JP3208608B2 (en) Wiring formation method
JPH05347358A (en) Semiconductor device and manufacture thereof
JP3254763B2 (en) Multi-layer wiring formation method
JP3329148B2 (en) Wiring formation method
JP2983098B2 (en) Method for manufacturing semiconductor device
JPH10223753A (en) Manufacture of semiconductor integrated circuit device and semiconductor integrated circuit device
JPH06236928A (en) Semiconductor device and its manufacture
JPH05283363A (en) Manufacture of semiconductor device
JPH0661228A (en) Semiconductor device and manufacture thereof
KR100332131B1 (en) Method for forming metal film in semiconductor device
JPH05102150A (en) Semiconductor device and its manufacture
JPH08222629A (en) Wiring structure and manufacture thereof
JPH0547706A (en) Manufacture of semiconductor device