JPH08101921A - 三角形の頂点の並び換え装置 - Google Patents

三角形の頂点の並び換え装置

Info

Publication number
JPH08101921A
JPH08101921A JP23733894A JP23733894A JPH08101921A JP H08101921 A JPH08101921 A JP H08101921A JP 23733894 A JP23733894 A JP 23733894A JP 23733894 A JP23733894 A JP 23733894A JP H08101921 A JPH08101921 A JP H08101921A
Authority
JP
Japan
Prior art keywords
vertex
vertices
register
triangle
rearranging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23733894A
Other languages
English (en)
Inventor
Hiroyuki Ozawa
裕幸 小沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP23733894A priority Critical patent/JPH08101921A/ja
Publication of JPH08101921A publication Critical patent/JPH08101921A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Image Generation (AREA)

Abstract

(57)【要約】 【目的】 三角形の並べ換えの処理の削減及びデータ転
送量の削減を行い、小規模でありながら高速なグラフィ
ックス処理を行う。 【構成】 ソート用レジスタ12は、頂点レジスタ19
を構成するパイプライン上に接続された3つの頂点1レ
ジスタ20、頂点2レジスタ21、頂点3レジスタ22
とXY比較装置23及び読みだし選択装置24から構成
される。そして、頂点3レジスタ22に対して頂点情報
を書き込むと、XY比較装置23では各頂点レジスタ2
0、21、22からのXY座標の大小関係を比較するこ
とにより三角形の形状を判定し、読みだし選択装置24
ではその判定結果により頂点の並び換えを行ない、要求
されたデータの読みだしを行なう。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、3次元コンピュータ・
グラフィックス・システムで処理される三角形の描画に
用いられる三角形の頂点の並び換え装置に関する。
【0002】
【従来の技術】三角形を描画する場合、三角形の各頂点
のうち最もY座標の小さい頂点(以下、頂点A)、2番
目(以下、頂点B)、3番目(以下、頂点C)を判別す
る必要がある。そして、三角形の頂点の並べ換えとは、
三角形の頂点が頂点1、頂点2、頂点3の順番に与えら
れる場合、それら頂点1、2、3が頂点A、B、Cのど
れに対応するかということであり、たとえば、図7
(a)では、頂点Aは頂点2、頂点Bは頂点3、頂点C
は頂点1に対応し、図7(b)では、頂点Aは頂点3、
頂点Bは頂点1、頂点Cは頂点2に対応し並べ換えられ
る。
【0003】従来、この処理はプロセッサにおいてプロ
グラムによるソフトウェア的な処理であったが、その処
理内容としては、3頂点のY座標の比較、Y座標が等し
い頂点があればさらにX座標の比較、比較結果に基づく
頂点の並べ換え等があり、処理量が大きいため単一なプ
ロセッサでは高速なシステムを構成することが難しいと
いう問題があった。
【0004】このため、図8に示すように複数のプロセ
ッサ100を使用して処理を分散させることにより、1
つのプロセッサあたりの処理量を低減して、高速なグラ
フィックス・システムを構成する方法があるが、この場
合のシステムは大規模なものになってしまうという問題
がある。また、従来のシステムでは、処理単位が図9
(a)に示すような独立三角形であることが一般的であ
るため、図9(b)に示すような連続する三角形(以
下、TriangleStrip)や、図9(c)に示
す扇状三角形(以下、TriangleFan)等のい
わゆる三角形メッシュを描画する場合でも、独立な三角
形に分解してプロセッサに対して三角形の頂点データの
転送を行なう必要がある。
【0005】このことは、図10(a)に示すように同
じ形状の図形データを転送する場合でも、図10(c)
に示す三角形メッシュでは最初の三角形以外は1頂点分
のデータ転送してすむのに対して、図10(b)に示す
ように独立三角形に分解すると、絶えず3頂点分のデー
タ転送を行なわなければならずデータ転送量が増大する
という問題がある。
【0006】
【発明が解決しようとする課題】すなわち、従来は、三
角形の並び換えに要する時間のための高速化の困難さ
や、処理対象が独立三角形単位であることによりデータ
転送量が増大し高速処理や小規模な処理装置を構築する
ことができないといった問題がある。
【0007】本発明は上記事情に鑑みてなされたもので
あり、三角形の並べ換えの処理の削減及びデータ転送量
の削減が実現でき、小規模でありながら高速なグラフィ
ックス処理が実現できる三角形の頂点の並び換え装置を
提供することを目的とする。
【0008】
【課題を解決するための手段】本発明の三角形の頂点の
並び換え装置は、三角形の形状によって頂点を並べ換え
る三角形の頂点の並び換え装置であって、前記頂点の情
報を保持する記憶手段としての頂点レジスタ19と、頂
点の情報のうちXY座標の大小関係を判定する大小判定
手段としてのXY比較装置23と、XY比較装置23の
判定結果により頂点の選択を行なう頂点選択手段として
の読みだし選択装置24とを備えて構成される。
【0009】頂点レジスタ19は、三角形の各頂点単位
毎に複数の頂点情報を保持するパイプライン構成の複数
の頂点情報保持手段としての頂点1レジスタ20、頂点
2レジスタ21、頂点3レジスタ22を有し、頂点1レ
ジスタ20、頂点2レジスタ21、頂点3レジスタ22
のパイプラインの進行を制御する制御手段としてのPE
NAレジスタ32を備えることができる。
【0010】
【作用】本発明の三角形の頂点の並び換え装置では、X
Y比較装置23で頂点レジスタ19に保持した頂点の情
報のうちXY座標の大小関係を判定し、読みだし選択装
置24によりXY比較装置23の判定結果により頂点の
選択を行なうことで、三角形の並べ換えの処理の削減及
びデータ転送量の削減を行い、小規模でありながら高速
なグラフィックス処理を可能とする。
【0011】また、PENAレジスタ32により三角形
の各頂点単位毎に複数の頂点情報を保持するパイプライ
ン構成の頂点1レジスタ20、頂点2レジスタ21、頂
点3レジスタ22のパイプラインの進行を制御すること
で、三角形メッシュ等を処理を行うことで、さらにデー
タ転送量の削減を可能とする。
【0012】
【実施例】以下、図面を参照して本発明の実施例につい
て説明する。
【0013】図1乃至図6は本発明の一実施例に係わ
り、図1は三角形の頂点の並び換え装置の構成を示す構
成図、図2は図1のソート用レジスタの構成を示す構成
図、図3は図2の頂点レジスタの構成を示す構成図、図
4は図2のXY比較装置の構成を示す構成図、図5は図
4のデコーダにより分類された三角形の形状を説明する
説明図、図6は図2の読みだし選択装置の構成を示す構
成図である。
【0014】本実施例の三角形の頂点の並び換え装置
は、図1に示すように通常のプロセッサ1の構成である
ALU10及び汎用レジスタ11に加えて、ソート用レ
ジスタ12を加えた形で構成される。ソート用レジスタ
12は、汎用レジスタ11と同様にALU10から書き
込み、読みだしが可能であるとともに、三角形の頂点の
並べ換えの機能を有する。そして、ALU10は入力選
択回路13を介して読みだしバスよりデータを入力する
とともに、書き込みバスに対して処理後のデータを出力
するようになっており、また、汎用レジスタ11及びソ
ート用レジスタ12も読みだしバス及び書き込みバスに
対してデータの入出力を行うようになっている。
【0015】ソート用レジスタ12は、図2に示すよう
に、記憶手段としての頂点レジスタ19を構成するパイ
プライン上に接続された3つの頂点1レジスタ20、頂
点2レジスタ21、頂点3レジスタ22と大小判定手段
としてのXY比較装置23、及び頂点選択手段としての
読みだし選択装置24から構成される。そして、頂点3
レジスタ22に対して頂点情報を書き込むと、XY比較
装置23では各頂点レジスタ20、21、22からのX
Y座標の大小関係を比較することにより三角形の形状を
判定し、読みだし選択装置24ではその判定結果により
頂点の並び換えを行ない、要求されたデータの読みだし
を行なうようになっている。
【0016】頂点レジスタ19の詳細な構成は、図3に
示すように、複数の頂点情報保持手段としての三角形の
3頂点に対応する頂点1レジスタ20、頂点2レジスタ
21、頂点3レジスタ22の3つから構成され、それら
がパイプライン状に接続されている。各頂点レジスタ2
1、22、23を構成するレジスタRx1乃至Rf1、R
x2乃至Rf2、Rx3乃至Rf3にはそれぞれ以下の頂点
情報が格納できる。 X:頂点座標 Y:頂点座標 Z:頂点座標 A:カラー R:カラー C:カラー B:カラー S:テクスチャ座標 T:テクスチャ座標 Q:テクスチャ座標 F:フォグ係数
【0017】したがって、各頂点レジスタに対しては以
下の情報が格納される。 頂点1(Rx1乃至Rf1): X1,Y1,Z1,A
1,R1,C1,Bl,S1,T1,Q1,F1 頂点2(Rx2乃至Rf2): X2,Y2,Z2,A
2,R2,G2,B2,S2,T2,Q2,F2 頂点3(Rx3乃至Rf3): X3,Y3,Z3,A
3,R3,G3,B3,S3,T3,Q3,F3
【0018】各頂点レジスタに対する図1のALU10
からの書き込みは、頂点3レジスタ22に対して行なわ
れる。この場合は書き込み信号30a乃至30jを独立
にすることにより、頂点情報各々を独立に書き込みが可
能である。これに対して、頂点1レジスタ20及び頂点
2レジスタ21にはコピー命令により、頂点2には頂点
3が、頂点1には頂点2の内容がコピーされる。すなわ
ち、頂点のコピーを行なうことにより、最新の頂点情報
を頂点3レジスタ22に書き込むことで、他の頂点の情
報は頂点レジスタ内に残っているので、Triangl
eStrip,TriangleFan等の三角形メッ
シュに対応できるようになる。
【0019】また、2ビットのレジスタである制御手段
としてのPENAレジスタ32を設け、その内容とコピ
ー命令による書き込み信号33とのAND条件により、
パイプラインの進行の制御を行なう。これは、描画図形
の種類による必要な頂点の違いからで、たとえば、Tr
iangleStripの場合は常に最新の3頂点が、
TriangleFanの場合は最も古い頂点と最新の
2頂点が必要であるからで、これによりパイプラインの
進行を制御する必要があるからである。
【0020】そして、PENAレジスタ32の設定によ
り以下の動作を行なう。
【0021】PENA(Pipenne ENAbl
e) 00:頂点3が頂点2に、頂点2が頂点1にコピーされ
る 01:頂点3が頂点2にコピーされる(頂点1は不変) 10:頂点2が頂点1にコピーされる(頂点2は不変) 11:なにもコピーされない
【0022】次に、PENAレジスタ32の使用例を以
下に示す。
【0023】最初の設定値として00に設定しておき、
3頂点分のデータがそろったら、その後、Triang
leStripに場合には00を、TriangleF
anの場合には01を設定し、新しい頂点がくるたびに
パイプラインを進める(コピーをする)。その結果、T
riangleStripの場合は常に最新の3頂点
が、TriangleFanの場合は最も古い頂点と最
新の2頂点が頂点レジスタに入っていることになる。
【0024】XY比較装置23は、図4に示すように、
比較手段としての6個のコンパレータ40乃至45及び
三角形分類手段としてのデコーダ46より構成される。
コンパレータ40乃至45は頂点レジスタ19のXY座
標、頂点1(X1,Y1)、頂点2(X2,Y2)、頂
点3(X3,Y3)より以下の6通りの組合せの各々の
大小関係の比較を行なう。 (Y1,Y2),(Y2,Y3),(Y3,Y1),
(Xl,X2),(X2,X3),(X3,X1)
【0025】デコーダ46はコンパレータ40乃至45
からの大小比較の結果を受けて表1に示す18種類のタ
イプTYPEの三角形に分類する。
【0026】
【表1】
【0027】なお、表中の頂点Aは頂点1、2、3のう
ち最もY座標の小さい頂点であり、頂点Bは2番目、頂
点Cは3番目の頂点である。また、Y座標が同じ頂点が
あればX座標も比較して頂点A、B、Cを決定してい
る。
【0028】図5に分類された三角形の形状を示す。以
後、頂点A、B、Cの頂点情報を以下のように記する。 頂点A: XA,YA,ZA,AA,RA,GA,B
A,SA,TA,QA,FA 頂点B: XB,YB,ZB,AB,RB,GB,B
B,SB,TB,QB,FB 頂点C: XC,YC,ZC,AC,RC,CC,B
C,SC.TC,QC,FC
【0029】ここで発生したタイプTYPEは読みだし
選択装置24に送られる。
【0030】読みだし選択装置24は、図6に示すよう
に、頂点情報読みだし手段としての4つのマルチプレク
サ60乃至63より構成される。読みだし選択装置24
はいわゆるセレクタのかたまりであり、図1のALU1
0からの読みだし要求に応じて、頂点レジスタ19の内
容を出力する。読みだす対象となるレジスタは読みだし
アドレスによって指定される。この読みだしアドレス
(以下、ADDR)とレジスタの対応を表2に示す。以
下の例では接頭辞0xによって16進数を表す。
【0031】
【表2】
【0032】以下、図6を参照して読みだし選択装置2
4の動作について説明する。
【0033】読みだし選択装置24では、まず、一段目
のマルチプレクサ60乃至62においてADDRの下位
4ビットADDR[3:0]64により、表3に示すよ
うに、各頂点レジスタの11個のデータ(X,Y,Z,
A,R,C,B,S,T,Q,F)から1個を選択す
る。それをそれぞれ、M1,M2,M3とする。
【0034】
【表3】
【0035】たとえば、ADDR[3:0]=0x5で
あればM1=C1,M2=C2,M3=C3となる。次
に二段目のマルチプレクサ63においてADDRの上位
3ビットADDR[6:4]65とXY比較装置23よ
り送られてくる三角形のタイプの下位3ビットTYPE
[2:0]66より、表4に示すようにM1,M2,M
3の内から1つが選択される。
【0036】
【表4】
【0037】このように構成された本実施例の具体的な
動作は、たとえば並べ換え前の頂点レジスタの読みだし
例として、C2レジスタの値を読みだす場合、表2より
読みだしアドレスはADDR=0x15となる。
【0038】一段目のマルチプレクサ60乃至62で
は、ADDR[3:0]=0x5となり、表3より、M
1=C1,M2=G2,M3=G3となる。
【0039】二段目のマルチプレクサ63では、ADD
R[6:4]=0x1となり、表4より、TYPEにか
かわらずM2が読みだされ、M2=C2であるので最終
的にはG2が読みだされる。
【0040】また、並べ換え後の頂点レジスタの読みだ
し例としてRAレジスタの値を読みだす場合、表2より
読みだしアドレスはADDR=0x44となる。
【0041】一段目のマルチプレクサ60乃至62で
は、ADDR[3:0]=0x4となり、表3より、M
1=R1,M2=R2,M3=R3となる。
【0042】二段目のマルチプレクサ63ではADDR
[6:4]=0x4となり、表4より、三角形の形状よ
り読みだすレジスタが異なり、TYPE[2:0]=0
x0,0x1の場合にはR1が、TYPE[2:0]=
0x2,0x3の場合にはR2が、TYPE=0x4,
0x5の場合にはR3が読みだされる。
【0043】従って、本実施例の三角形の頂点の並び換
え装置は、三角形の頂点の並べ換えを自動的に行なうこ
とによって、処理時間を削減し、また三角形メジシュ等
を処理することにより、データ転送量を削減させること
ができる。
【0044】つまり、本発明は三角形の描画において必
要な処理である三角形の形状の判別、頂点の並べ換えに
要する時間を削減し、高速なグラフィックス・システム
が実現できる。また、本発明は高速なグフフィックス・
システムを必要とするCAD(コンピュータ支援設計)
やデザイン、ゲーム等の幅広い利用分野に応用できる。
【0045】
【発明の効果】以上説明したように、本発明の三角形の
頂点の並び換え装置によれば、大小判定手段で記憶手段
に保持した頂点の情報のうちXY座標の大小関係を判定
し、頂点選択手段により大小判定手段の判定結果により
頂点の選択を行なうので、三角形の並べ換えの処理の削
減及びデータ転送量の削減を行い、小規模でありながら
高速なグラフィックス処理ができるという効果がある。
【0046】また、制御手段により三角形の各頂点単位
毎に複数の頂点情報を保持するパイプライン構成の複数
の頂点情報保持手段のパイプラインの進行を制御するこ
とで、三角形メッシュ等を処理を行うので、さらにデー
タ転送量の削減が可能となる。
【図面の簡単な説明】
【図1】三角形の頂点の並び換え装置の本発明の一実施
例の構成を示す構成図である。
【図2】図1のソート用レジスタの構成を示す構成図で
ある。
【図3】図2の頂点レジスタの構成を示す構成図であ
る。
【図4】図2のXY比較装置の構成を示す構成図であ
る。
【図5】図4のデコーダにより分類された三角形の形状
を説明する説明図である。
【図6】図2の読みだし選択装置の構成を示す構成図で
ある。
【図7】従来例に係る三角形の頂点並べ換えを説明する
説明図である。
【図8】図7の三角形の頂点並べ換えを行う従来の三角
形の頂点の並び換え装置の構成を示す構成図である。
【図9】図8の三角形の頂点の並び換え装置が対象とす
る図形を説明する説明図である。
【図10】図8の三角形の頂点の並び換え装置が実際に
図8の図形に対して行う作用を説明する説明図である。
【符号の説明】
10 ALU 11 汎用レジスタ 12 ソート用レジスタ 13 入力選択回路 19 頂点レジスタ 20 頂点1レジスタ 21 頂点2レジスタ 22 頂点3レジスタ 23 XY比較装置 24 読みだし選択装置 32 PENAレジスタ 40乃至45 コンパレータ 46 デコーダ 60乃至63 マルチプレクサ

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 三角形の形状によって頂点を並べ換える
    三角形の頂点の並び換え装置であって、 前記頂点の情報を保持する記憶手段と、 前記頂点の情報のうちXY座標の大小関係を判定する大
    小判定手段と、 前記大小判定手段の判定結果により頂点の選択を行なう
    頂点選択手段とを備えたことを特徴とする三角形の頂点
    の並び換え装置。
  2. 【請求項2】 前記記憶手段は、前記三角形の各頂点単
    位毎に複数の頂点情報を保持するパイプライン構成の複
    数の頂点情報保持手段を有し、 前記複数の頂点情報保持手段の前記パイプラインの進行
    を制御する制御手段を備えたことを特徴とする請求項1
    に記載の三角形の頂点の並び換え装置。
  3. 【請求項3】 前記大小判定手段は、頂点間のX座標並
    びにY座標の大きさを比較する比較手段を有し、 前記比較手段比較結果より三角形の形状のタイプ分けを
    行なう三角形分類手段を備えたことを特徴とする請求項
    1に記載の三角形の頂点の並び換え装置。
  4. 【請求項4】 前記頂点選択手段は、読みだし要求にし
    たがって、三角形の頂点の並び換え前および後のいずれ
    の情報も読みだす頂点情報読みだし手段を有することを
    特徴とする請求項1に記載の三角形の頂点の並び換え装
    置。
JP23733894A 1994-09-30 1994-09-30 三角形の頂点の並び換え装置 Pending JPH08101921A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23733894A JPH08101921A (ja) 1994-09-30 1994-09-30 三角形の頂点の並び換え装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23733894A JPH08101921A (ja) 1994-09-30 1994-09-30 三角形の頂点の並び換え装置

Publications (1)

Publication Number Publication Date
JPH08101921A true JPH08101921A (ja) 1996-04-16

Family

ID=17013907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23733894A Pending JPH08101921A (ja) 1994-09-30 1994-09-30 三角形の頂点の並び換え装置

Country Status (1)

Country Link
JP (1) JPH08101921A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003102875A1 (fr) * 2002-06-03 2003-12-11 Mitsubishi Denki Kabushiki Kaisha Dispositif de trace d'un polygone triangulaire et procede de trace d'un polygone triangulaire
US6788299B2 (en) 2000-01-27 2004-09-07 Renesas Technology Corp. Three-dimensional graphic processing device for drawing polygon having vertex data defined by relative value and method therefor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6788299B2 (en) 2000-01-27 2004-09-07 Renesas Technology Corp. Three-dimensional graphic processing device for drawing polygon having vertex data defined by relative value and method therefor
WO2003102875A1 (fr) * 2002-06-03 2003-12-11 Mitsubishi Denki Kabushiki Kaisha Dispositif de trace d'un polygone triangulaire et procede de trace d'un polygone triangulaire

Similar Documents

Publication Publication Date Title
JP2559784B2 (ja) 多重プロセッサ・アレイにおける仮想処理手法および仮想プロセッサ
TWI490782B (zh) 來源運算元收集器快取的方法和裝置
JP3966832B2 (ja) 描画処理装置、及び、描画処理方法
EP3051496A1 (en) Processing primitives which have unresolved fragments in a graphics processing system
JP2003517649A (ja) 機械視覚システムにおける画像データ等の論理的に近接したデータサンプル用データ処理システム
JPH0749961A (ja) グラフィックアクセラレータの浮動小数点プロセッサ及びその浮動小数点機能を実行する方法
JPH03139777A (ja) グラフイツク表示システム及び方法
CN104050705A (zh) 处置光栅操作中的post-z覆盖数据
JP3807796B2 (ja) 3次元cadシステム及び画像データ変換方法
JPH06124352A (ja) データ駆動型情報処理装置
US6442627B1 (en) Output FIFO data transfer control device
JPH08101921A (ja) 三角形の頂点の並び換え装置
US5692163A (en) Process system which generates sets of output data from sets of predetermined input data with duplicate data
JPH0748179B2 (ja) データ処理装置
US6003098A (en) Graphic accelerator architecture using two graphics processing units for processing aspects of pre-rasterized graphics primitives and a control circuitry for relaying pass-through information
US7038684B2 (en) Rendering process apparatus capable of improving processing speed of overall graphic system
JPH06309349A (ja) プログラム制御のプロセッサ
US20230334758A1 (en) Methods and hardware logic for writing ray tracing data from a shader processing unit of a graphics processing unit
JP2006515446A (ja) 関連アプリケーションを相互参照するカルテシアンコントローラを有するデータ処理システム
GB2614098A (en) Methods and hardware logic for writing ray tracing data from a shader processing unit of a graphics processing unit
JPH0822555A (ja) 図形描画方法及びその装置
JP2001092992A (ja) 3次元形状処理方法およびその方法を実行するためのプログラムを記録した記録媒体
GB2611599A (en) Methods and hardware logic for loading ray tracing data into a shader processing unit of a graphics processing unit
JP2760649B2 (ja) 情報処理装置
JP2518912B2 (ja) 並列デ―タ処理装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20021226