JPH0795710B2 - トランスバ−サル等化器 - Google Patents
トランスバ−サル等化器Info
- Publication number
- JPH0795710B2 JPH0795710B2 JP11615386A JP11615386A JPH0795710B2 JP H0795710 B2 JPH0795710 B2 JP H0795710B2 JP 11615386 A JP11615386 A JP 11615386A JP 11615386 A JP11615386 A JP 11615386A JP H0795710 B2 JPH0795710 B2 JP H0795710B2
- Authority
- JP
- Japan
- Prior art keywords
- bit
- signal
- bits
- output
- exclusive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の詳細な説明】 （発明の技術分野） 本発明は、伝送路歪を等化するトランスバーサル等化器
に関するものである。
に関するものである。
（従来技術とその問題点） 伝送路歪を等化するトランスバーサル等化器は、入力信
号を受けとるタップ付遅延線と乗算器及び出力信号をと
り出す加算器から構成されるトランスバーサルフィルタ
と、伝送路特性を推定する識別器と相関器から成ってお
り、乗算器の重み付け量（タップ係数Cj）は次式で示す
最大傾斜法に従って逐次修正が行われる。
号を受けとるタップ付遅延線と乗算器及び出力信号をと
り出す加算器から構成されるトランスバーサルフィルタ
と、伝送路特性を推定する識別器と相関器から成ってお
り、乗算器の重み付け量（タップ係数Cj）は次式で示す
最大傾斜法に従って逐次修正が行われる。
ただし、Ｄは伝送路歪量を示す評価関数、Δは正の微少
修正量である。今、トランスバーサル等化器を含む伝送
系の単一パルス応答の識別時刻におけるサンプル値を
｛hn｝とし、評価関数Ｄを、 とすれば、 が導かれる。Luckyは、ランダムパルス列から最ゆう推
定法によりhjが得られることを示した。すなわち、 ただし、k-jは（ｋ−ｊ）Ｔにおける送信信号の推定
値、ekはkTにおける誤差信号である。回路構成を簡単に
するため、Cjの修正は一般的に として行われている。上式に基づく修正アルゴリズム
は、sgn ekやsgn k-jが誤った場合には間違った方向
にタップ係数が修正され、等化能力が低減したり、ひい
てはタップ係数の発散を引起こすことになる。特に、多
値ディジタル信号の場合、多値数Ｒに応じekの雑音余裕
は２値信号の場合の1/（Ｒ−１）倍となる。第１図は、
８値信号を例にとってsgn ｋとsgn ekの領域を示した
もので、雑音や波形歪により受信信号が実線を越えた領
域に移動するとsgn ekが誤り、相関出力を低下させる。
修正量である。今、トランスバーサル等化器を含む伝送
系の単一パルス応答の識別時刻におけるサンプル値を
｛hn｝とし、評価関数Ｄを、 とすれば、 が導かれる。Luckyは、ランダムパルス列から最ゆう推
定法によりhjが得られることを示した。すなわち、 ただし、k-jは（ｋ−ｊ）Ｔにおける送信信号の推定
値、ekはkTにおける誤差信号である。回路構成を簡単に
するため、Cjの修正は一般的に として行われている。上式に基づく修正アルゴリズム
は、sgn ekやsgn k-jが誤った場合には間違った方向
にタップ係数が修正され、等化能力が低減したり、ひい
てはタップ係数の発散を引起こすことになる。特に、多
値ディジタル信号の場合、多値数Ｒに応じekの雑音余裕
は２値信号の場合の1/（Ｒ−１）倍となる。第１図は、
８値信号を例にとってsgn ｋとsgn ekの領域を示した
もので、雑音や波形歪により受信信号が実線を越えた領
域に移動するとsgn ekが誤り、相関出力を低下させる。
以上述べた如く、従来の一般的に用いられているトラン
スバーサル等化器では、ekの極性によりhjを推定してい
たため多値化と共に推定誤りが増加し、等化能力が低下
するという欠点があった。
スバーサル等化器では、ekの極性によりhjを推定してい
たため多値化と共に推定誤りが増加し、等化能力が低下
するという欠点があった。
（発明の目的） 本発明は、多値化に伴い生じる等化能力の低減を緩和す
るため、誤差信号の抽出方法を工夫し、単一パルス応答
の最ゆう推定結果が誤りにくい構成としたトランスバー
サル等化器を提供するものである。
るため、誤差信号の抽出方法を工夫し、単一パルス応答
の最ゆう推定結果が誤りにくい構成としたトランスバー
サル等化器を提供するものである。
（発明の原理） まず、本発明の原理について説明する。
本発明は、多値ディジタル信号に対して、従来の最大傾
斜法を用いたときの等化能力を向上させるための改良を
行ったものである。すなわち、従来は第１図に示したよ
うに、黒丸で示した信号点を中心として、受信信号がそ
の両側の実線を越えると他の信号点とみなされるから信
号誤りが起こって相関出力を低下させたが、本発明で
は、第３図に示すように黒丸のレベルを中心としてそれ
と実線で示すレベルの間隔を一点鎖線で示すように２等
分し、受信信号の値がこれより外側にくるときは信号誤
りと判断して等化情報の作成に用いないようにするもの
である。すなわち、第３図で受信レベルが斜線の領域内
に該当するときは等化情報の作成には用いられず、１ビ
ット前の等化情報を用いて等化するものである。
斜法を用いたときの等化能力を向上させるための改良を
行ったものである。すなわち、従来は第１図に示したよ
うに、黒丸で示した信号点を中心として、受信信号がそ
の両側の実線を越えると他の信号点とみなされるから信
号誤りが起こって相関出力を低下させたが、本発明で
は、第３図に示すように黒丸のレベルを中心としてそれ
と実線で示すレベルの間隔を一点鎖線で示すように２等
分し、受信信号の値がこれより外側にくるときは信号誤
りと判断して等化情報の作成に用いないようにするもの
である。すなわち、第３図で受信レベルが斜線の領域内
に該当するときは等化情報の作成には用いられず、１ビ
ット前の等化情報を用いて等化するものである。
（実施例） 第２図は本発明の実施例であり、信号の多値数を８（＝
Ｒ）、トランスバーサル等化器のタップ数が５（Ｌ＝
２）の場合について示している。ここで、１は復調信号
のトランスバーサル等化器の入力端子、２はタップ付遅
延線、３は乗算器、４は加算器、５は推定信号ｋと誤
差信号ekを得るためのA/D変換器、６は排他的論理和回
路、７は相関器である。加算器４の出力に設けられた信
号出力端子15に等化された出力信号が得られる。なお、
この例では推定信号として３ビット（Ｎ＝３）、誤差信
号として２ビット（Ｍ＝２）を出力する５ビットA/D変
換器の例を示してある。
Ｒ）、トランスバーサル等化器のタップ数が５（Ｌ＝
２）の場合について示している。ここで、１は復調信号
のトランスバーサル等化器の入力端子、２はタップ付遅
延線、３は乗算器、４は加算器、５は推定信号ｋと誤
差信号ekを得るためのA/D変換器、６は排他的論理和回
路、７は相関器である。加算器４の出力に設けられた信
号出力端子15に等化された出力信号が得られる。なお、
この例では推定信号として３ビット（Ｎ＝３）、誤差信
号として２ビット（Ｍ＝２）を出力する５ビットA/D変
換器の例を示してある。
相関器７の構成例は同図（ｂ）に示す。ここで、６′は
ディジタル乗算を行う排他的論理和回路、8a,8bはシフ
トレジスタ、９はフリップフロップ、10は積分器であ
り、この例では推定信号ｋとして１ビット（D1）、誤
差信号ekとして１ビット（E1）を入力として、乗算器３
を制御する信号ejを得ている。
ディジタル乗算を行う排他的論理和回路、8a,8bはシフ
トレジスタ、９はフリップフロップ、10は積分器であ
り、この例では推定信号ｋとして１ビット（D1）、誤
差信号ekとして１ビット（E1）を入力として、乗算器３
を制御する信号ejを得ている。
従来の回路と比べると、第２図（ａ）ではA/D変換器５
の出力のうち従来はD1〜E1までが用いられていたのをE1
よりも１段階下のE2まで出力するようにしたこと、E1と
E2の排他的論理和回路６をとるようにしたこと、第２図
（ｂ）でフリップフロップ９を設け、上記の排他的論理
和回路６からの出力（選択）でEX−OR6′の出力であるs
gn k-j・sgn ekをラッチして、積分器10に供給するよ
うにしたこと、が異なっている。
の出力のうち従来はD1〜E1までが用いられていたのをE1
よりも１段階下のE2まで出力するようにしたこと、E1と
E2の排他的論理和回路６をとるようにしたこと、第２図
（ｂ）でフリップフロップ９を設け、上記の排他的論理
和回路６からの出力（選択）でEX−OR6′の出力であるs
gn k-j・sgn ekをラッチして、積分器10に供給するよ
うにしたこと、が異なっている。
即ち、第３図を参照すると、８値だから第３図で信号点
の黒丸の両側にある実線レベルが第２図（ａ）のA/D変
換器５のD3出力に対応し、それの1/2になる点線のレベ
ルがE1出力に対応した。ある信号点についてみたとき、
E1が正ならば受信レベルは黒丸より上にあり、E1が負な
らば黒丸より下にくることになる。これがsgn ekであ
る。従って、従来はE1だけを検出していたので、それが
実線を超えると信号誤りとなっていた。本発明では、第
３図の点線と実線の間をさらに半分にするために、A/D
変換器５のE2出力を出させ、E1との排他的論理和をとる
と、それが０のときは第３図の斜線の領域に相当するか
ら、このときは、EX−OR6′の出力を生じないように、
フリップフロップ９によるラッチを用いたものである。
以下、詳しく説明する。
の黒丸の両側にある実線レベルが第２図（ａ）のA/D変
換器５のD3出力に対応し、それの1/2になる点線のレベ
ルがE1出力に対応した。ある信号点についてみたとき、
E1が正ならば受信レベルは黒丸より上にあり、E1が負な
らば黒丸より下にくることになる。これがsgn ekであ
る。従って、従来はE1だけを検出していたので、それが
実線を超えると信号誤りとなっていた。本発明では、第
３図の点線と実線の間をさらに半分にするために、A/D
変換器５のE2出力を出させ、E1との排他的論理和をとる
と、それが０のときは第３図の斜線の領域に相当するか
ら、このときは、EX−OR6′の出力を生じないように、
フリップフロップ９によるラッチを用いたものである。
以下、詳しく説明する。
A/D変換器５により得た推定信号の極性sgn ｋ（D1）
と誤差信号の極性sgn ek（E1）はシフトレジスタ8a,8b
と排他的論理和回路６′によりsgn k-j・sgn ekの演
算が実行される。
と誤差信号の極性sgn ek（E1）はシフトレジスタ8a,8b
と排他的論理和回路６′によりsgn k-j・sgn ekの演
算が実行される。
A/D変換器５の第4,第５ビット（E1,E2）を入力とする排
他的論理和回路６の選択出力信号をクロック信号として
前記ディジタル乗算出力をフリップフロップ９により標
本化する。排他的論理和回路６の出力はA/D入力信号が
第３図の斜線部に存在する場合は“0",それ以外では
“1"を出力する。その結果、フリップフロップ９に入力
するsgn k-j・sgn ekの極性信号は、A/D入力信号が斜
線部以外の領域に存在した時のみ標本化され、積分器10
へ送出される。一方、斜線部に存在した場合には標本化
されず、１タイムスロット前のホールドされていたsgn
k-j・sgn ekの極性信号が送出される。第３図から明
らかなように、符号間干渉が増大し、D3のしきい値を越
えた斜線部分に信号が存在した場合には誤差信号の極性
E1は誤ってしまうが、この時のsgn k-j・sgn ekは標
本化されず直前の正しい極性信号が相関器７内の積分器
10に送出される。従って、E1の誤りによる相関出力の低
下、即ちhjの推定誤りが発生せずトランスバーサル等化
器の等化〔能力の低下を緩和することができる。なお、
伝送路特性が符号速度よりも速く変化しないと仮定すれ
ば、斜線で示した誤差領域に落ち込んだ時刻の１シンボ
ル前は必ず正しい領域（斜線以外の正しい誤差極性を出
力する領域）に存在する。従って、１シンボル前のE1
（sgn ek）を用いれば、相関出力の低下を生じることな
く、所期の効果を実現することができる。〕 本発明による相関信号抽出法は正しい動作が行われるた
めに、「伝送路特性の変化に比べ符号伝送速度は十分速
く、１タイムスロット間に第３図の斜線以外の領域から
D3のしきい値を越えた斜線領域に達する符号間干渉は生
じない。」という条件を前提としている。即ち、sgn ek
の誤りが生じる場合、その直前のタイムスロットでは必
ずsgn ekの正しい斜線領域に存在することが必要条件と
なる。
他的論理和回路６の選択出力信号をクロック信号として
前記ディジタル乗算出力をフリップフロップ９により標
本化する。排他的論理和回路６の出力はA/D入力信号が
第３図の斜線部に存在する場合は“0",それ以外では
“1"を出力する。その結果、フリップフロップ９に入力
するsgn k-j・sgn ekの極性信号は、A/D入力信号が斜
線部以外の領域に存在した時のみ標本化され、積分器10
へ送出される。一方、斜線部に存在した場合には標本化
されず、１タイムスロット前のホールドされていたsgn
k-j・sgn ekの極性信号が送出される。第３図から明
らかなように、符号間干渉が増大し、D3のしきい値を越
えた斜線部分に信号が存在した場合には誤差信号の極性
E1は誤ってしまうが、この時のsgn k-j・sgn ekは標
本化されず直前の正しい極性信号が相関器７内の積分器
10に送出される。従って、E1の誤りによる相関出力の低
下、即ちhjの推定誤りが発生せずトランスバーサル等化
器の等化〔能力の低下を緩和することができる。なお、
伝送路特性が符号速度よりも速く変化しないと仮定すれ
ば、斜線で示した誤差領域に落ち込んだ時刻の１シンボ
ル前は必ず正しい領域（斜線以外の正しい誤差極性を出
力する領域）に存在する。従って、１シンボル前のE1
（sgn ek）を用いれば、相関出力の低下を生じることな
く、所期の効果を実現することができる。〕 本発明による相関信号抽出法は正しい動作が行われるた
めに、「伝送路特性の変化に比べ符号伝送速度は十分速
く、１タイムスロット間に第３図の斜線以外の領域から
D3のしきい値を越えた斜線領域に達する符号間干渉は生
じない。」という条件を前提としている。即ち、sgn ek
の誤りが生じる場合、その直前のタイムスロットでは必
ずsgn ekの正しい斜線領域に存在することが必要条件と
なる。
hjの推定誤りはsgn ekの誤りのみによって生じるもので
はなく、sgn ｋの誤りによっても生じる。sgn ｋは
多値信号中最も内側の信号対の場合が最も誤りやすい。
この対策のために、第２図の回路構成を変形したものが
第４図である。同図に示した参照番号は第２図の参照番
号と対応している。さらに、11はANDゲート、12はA/D変
換器５で得た推定信号（D1〜D3）から最も内側の信号対
以外を選択するセレクタである。この選択信号と前記排
他的論理和回路６により得た選択信号との論理積をと
り、この出力を新たな選択信号として前記sgn k-j・s
gn ekを標本化する。
はなく、sgn ｋの誤りによっても生じる。sgn ｋは
多値信号中最も内側の信号対の場合が最も誤りやすい。
この対策のために、第２図の回路構成を変形したものが
第４図である。同図に示した参照番号は第２図の参照番
号と対応している。さらに、11はANDゲート、12はA/D変
換器５で得た推定信号（D1〜D3）から最も内側の信号対
以外を選択するセレクタである。この選択信号と前記排
他的論理和回路６により得た選択信号との論理積をと
り、この出力を新たな選択信号として前記sgn k-j・s
gn ekを標本化する。
セレクタ12の構成例は同図（ｂ）に示す如く、OR−NOR
ゲート13,ANDゲート11′,NORゲート14で実現できる。
ゲート13,ANDゲート11′,NORゲート14で実現できる。
第５図は、本発明の更に他の実施例であって、相関器７
への入力として、タップ付遅延線２の各タップ出力が用
いられ、これらの各タップ出力は、掛算器3aにおいて、
A/D変換器５の出力E1を用いて重み付けがされ、それら
の重み付けされた各修正出力は、排他的論理和回路６の
出力を選択信号としてサンプルホールド回路20において
サンプルホールドされ積分器10に印加される。これによ
り、タップ係数値C2,C1,C0,C-1,C-2が相関器７の出力に
得られる。
への入力として、タップ付遅延線２の各タップ出力が用
いられ、これらの各タップ出力は、掛算器3aにおいて、
A/D変換器５の出力E1を用いて重み付けがされ、それら
の重み付けされた各修正出力は、排他的論理和回路６の
出力を選択信号としてサンプルホールド回路20において
サンプルホールドされ積分器10に印加される。これによ
り、タップ係数値C2,C1,C0,C-1,C-2が相関器７の出力に
得られる。
本発明によれば、最も誤りやすい信号点を受信した場合
直前の誤りにくい信号からhjを推定することになり、相
関出力の低下を防止することができる。
直前の誤りにくい信号からhjを推定することになり、相
関出力の低下を防止することができる。
（発明の効果） 以上詳細に説明したように、本発明は誤差信号や推定信
号の極性誤りにより生じる相関出力の低下を緩和するこ
とができるため、トランスバーサル等化器の等化能力を
向上し得る利点がある。特に多値信号の等化に効果的で
ある。
号の極性誤りにより生じる相関出力の低下を緩和するこ
とができるため、トランスバーサル等化器の等化能力を
向上し得る利点がある。特に多値信号の等化に効果的で
ある。
また、適用領域としては本発明の動作が正常に実行され
る必要条件から、伝搬路の変動に比べ十分早い符号速度
を有する伝送系に有効である。
る必要条件から、伝搬路の変動に比べ十分早い符号速度
を有する伝送系に有効である。
第１図は本発明の対称となる多値ディジタル信号に対す
る推定信号と誤差信号との極性を８値の場合について示
した図、第２図（ａ）は本発明の実施例を示すブロック
図、第２図（ｂ）は第２図（ａ）に用いられる相関器の
１例を示すブロック図、第３図は第２図の実施例で得ら
れるsgn k-j・sgn ekの極性信号のうち積分器に入力
される信号の存在領域を説明するための図、第４図
（ａ）は第２図の実施例の１部変形例を示すブロック
図、第４図（ｂ）は第４図（ａ）に用いられるセレクタ
の１例を示すブロック図、第５図は本発明の他の実施例
を示すブロック図である。 １……信号入力端子、２……タップ付遅延線、３……乗
算器、４……加算器、５……A/D変換器、6,6′……排他
的論理和回路、７……相関器、8a,8b……シフトレジス
タ、９……フリップフロップ、10……積分器、11,11′
……ANDゲート、11a……ORゲート、12……セレクタ、13
……OR−NORゲート、14……NORゲート、15……信号出力
端子、20……サンプルホールド回路。
る推定信号と誤差信号との極性を８値の場合について示
した図、第２図（ａ）は本発明の実施例を示すブロック
図、第２図（ｂ）は第２図（ａ）に用いられる相関器の
１例を示すブロック図、第３図は第２図の実施例で得ら
れるsgn k-j・sgn ekの極性信号のうち積分器に入力
される信号の存在領域を説明するための図、第４図
（ａ）は第２図の実施例の１部変形例を示すブロック
図、第４図（ｂ）は第４図（ａ）に用いられるセレクタ
の１例を示すブロック図、第５図は本発明の他の実施例
を示すブロック図である。 １……信号入力端子、２……タップ付遅延線、３……乗
算器、４……加算器、５……A/D変換器、6,6′……排他
的論理和回路、７……相関器、8a,8b……シフトレジス
タ、９……フリップフロップ、10……積分器、11,11′
……ANDゲート、11a……ORゲート、12……セレクタ、13
……OR−NORゲート、14……NORゲート、15……信号出力
端子、20……サンプルホールド回路。
Claims (4)
- 【請求項１】伝送路からの多値ディジタル入力信号が印
加されるタップ付遅延線の各タップ出力を各タップ係数
により重み付けした複数の修正出力を加算することによ
り等化された出力信号をとり出すトランスバーサルフィ
ルタと、前記各タップ係数を作成する伝送特性推定手段
とを備えたトランスバーサル等化器において、該伝送特
性推定手段は、前記多値ディジタル信号の値が前記多値
の各隣接ディジタル値相互間の各中央に位置する予め定
めた幅の誤差領域に含まれるときにはその誤差領域に含
まれる前記各タップ出力を用いないで１ビット前の前記
出力信号を用いて前記タップ係数が作成されるように構
成されたことを特徴とするトランスバーサル等化器。 - 【請求項２】前記伝送特性推定手段は、前記等化された
出力信号からＮビットの送信データとＭビットの誤差信
号（ここでN,Mは自然数）を推定する（Ｎ＋Ｍ）ビット
のA/D変換器と、前記Ｍビット中の上位２ビットを入力
とする排他的論理和回路と、時刻kT（ここでｋは自然
数,Tはクロック周期）における前記Ｍビット中の少なく
とも上位１ビットと時刻（ｋ−ｊ）Ｔ（ここでｊはＬ〜
L,Lは自然数）における前記Ｎビット中の少なくとも上
位１ビットとを入力とする排他的論理和出力を前記排他
的論理和回路の出力信号で標本化した後積分して前記各
タップ係数を作成する相関器と、により構成された特許
請求の範囲第１項記載のトランスバーサル等化器。 - 【請求項３】前記伝送特性推定手段は、前記等化された
出力信号からＮビットの送信データとＭビットの誤差信
号（ここでN,Mは自然数）を推定する（Ｎ＋Ｍ）ビット
のA/D変換器と、前記Ｎビットの送信データを入力とす
るセレクタと、時刻kT（ここでｋは自然数,T:クロック
周期）における前記Ｍビット中の少なくとも上位１ビッ
トと時刻（ｋ−ｊ）Ｔ（ここで、ｊはＬ〜L,L:自然数）
における前記Ｎビット中の少なくとも上位１ビットとを
入力とする排他的論理和出力を前記セレクタの出力信号
で標本化した後積分して前記各タップ係数を作成する相
関器とにより構成された特許請求の範囲第１項記載のト
ランスバーサル等化器。 - 【請求項４】前記伝送特性推定手段は、前記等化された
出力信号からＮビットの送信データとＭビットの誤差信
号（ここでN,Mは自然数）を推定する（Ｎ＋Ｍ）ビット
のA/D変換器と、前記Ｍビット中の上位２ビットを入力
とする排他的論理和回路と、前記各タップ出力を前記Ｍ
ビット中の少なくとも上位１ビットにより重み付けした
出力を前記排他的論理和回路の出力信号で標本化保持し
た後積分して前記各タップ係数を作成する相関器とによ
り構成された特許請求の範囲第１項記載のトランスバー
サル等化器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11615386A JPH0795710B2 (ja) | 1986-05-22 | 1986-05-22 | トランスバ−サル等化器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11615386A JPH0795710B2 (ja) | 1986-05-22 | 1986-05-22 | トランスバ−サル等化器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62274827A JPS62274827A (ja) | 1987-11-28 |
| JPH0795710B2 true JPH0795710B2 (ja) | 1995-10-11 |
Family
ID=14680074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11615386A Expired - Fee Related JPH0795710B2 (ja) | 1986-05-22 | 1986-05-22 | トランスバ−サル等化器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0795710B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2668455B2 (ja) * | 1990-12-20 | 1997-10-27 | 富士通株式会社 | ビタビ復調制御方式 |
-
1986
- 1986-05-22 JP JP11615386A patent/JPH0795710B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62274827A (ja) | 1987-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6751775B2 (en) | Tap-selectable reduced state sequence estimator | |
| EP0436101B1 (en) | Maximum-likelihood sequence estimation apparatus | |
| JP4555403B2 (ja) | ディジタル伝送装置の受信機のための状態削減シーケンス推定法によるイコライザ | |
| EP0593763B1 (en) | Maximum likelihood decoding method and device thereof | |
| US5119400A (en) | Digital transmission system employing a viterbi-like equalizer | |
| KR100210534B1 (ko) | 디지탈 전송 시스템용 수신기 | |
| EP0731567B1 (en) | Maximum likelihood sequence estimator and maximum likelihood sequence estimating method | |
| EP3614637B1 (en) | Systems and methods for adjusting the sample timing of a gfsk modulated signal | |
| GB1572670A (en) | Data transmission system | |
| JPH0634483B2 (ja) | 出力信号復合方法 | |
| EP1016251B1 (en) | Method and arrangement for demodulating data symbols | |
| JPS6341264B2 (ja) | ||
| EP0577212B1 (en) | Adaptive viterbi detector | |
| Schober et al. | Metric for noncoherent sequence estimation | |
| JPH0795710B2 (ja) | トランスバ−サル等化器 | |
| Lee et al. | Bayesian techniques for blind deconvolution | |
| JPH097313A (ja) | ディジタル情報再生装置 | |
| JP2938289B2 (ja) | 同期検波回路 | |
| US6292510B1 (en) | Automatic equalization method and automatic equalizer | |
| CN114884782B (zh) | 一种应用于gfsk接收机的判决修正方法及装置 | |
| EP1156634A1 (en) | Sequence estimator and equaliser | |
| JP3111680B2 (ja) | 復調装置 | |
| WO1998004032A1 (en) | Asymmetric channel data detection compensation | |
| WO1996035284A1 (en) | Symbol detector device comprising adaptive symbol threshold means | |
| KR19990044378A (ko) | 검출기능이 개량된 송신 시스템 및 수신기와 개량된 검출방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |