JPH0794989B2 - 位置測定信号の内挿方法 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、角度または距離に対する或る信号周期のア
ナログ周期信号をデジタル内挿データとしてアドレス位
置の鏡面対称処理によりアドレス指定可能な記憶セルに
その数を低減して保管する少なくとも一つの記憶器を分
割回路に備え、この分割回路により角度または距離を求
める方法および分割回路に使用する付属する記憶器に関
する。

〔従来の技術〕

この発明を応用する増分測定系は、その数が直線変位ま
たは回転角の目安を表す既知のパルスを与える。これ等
のパルスを電子可逆計数器中で距離要素として積算し、
測定値を数値的に表示する。

増分位置測定装置の分解能は、電子分割をしなくても、
目盛周期の1/4である。何故なら、走査ユニットの90゜
ずれた二つの光ダイオードにより対応する位相のずれた
信号U1とU2（第１図参照）が発生し、計数パルスを発生
する四つの零点を有するからである。二つの信号が充分
良好な正弦波形を有するなら、これ等の信号を前記零点
の間で種々電気的に内挿できる。

以下の例として、スイス特許第407569号明細書を掲げ
る。

測定値を電子内挿する可能性は、抵抗回路網中で付加的
な補助位相を発生させることにある。この数学的な基礎
は加算理論を与える。二つの信号、 U1＝A1 sin（２πX/T） U2＝A2 cos（２πX/T） の振幅をA1＝cosφとA2＝sinφに選び、ここで、Ｔ＝信
号周期であると、両方の信号を加算して新しい信号、 Ｕ＝sin（φ＋２πX/T） が生じる。この信号はU1に対してφだけ位相がずれてい
る。Ｘは距離または角度であり、φは必要な内挿度に応
じて選択される補助量である。

最近の評価電子回路では、このようにして25重に位相の
ずれた信号が発生するので、測定系の分解能は測定目盛
の周期の1/100までになる。

もっともこのように分割を高くすると回路に要する経費
が相当高くなる。何故なら、位相のずれた信号毎に一つ
の回路素子を用意する必要があるからである。従来よ
り、比較器の数は、必ず分割係数の二倍にする必要があ
る。

この種の測定系で内挿値をアークタンジェントの表にし
て記憶器に納めるてあれば、著しい改善ないしは単純化
が行える。記憶器のアドレスは位相のずれた二つの走査
信号で形成される符号により指定される。この原理は欧
州特許第0 213 904号明細書に開示されている。この刊
行物から、記憶内容を一サイクル中の一象限に低減でき
ることも読み取れるが、これに関して詳しいことは記述
されていない。

〔発明の課題〕

この発明の課題は、記憶器のアドレス空間を更に低減で
きる冒頭に述べた種類に属する内挿方法，およびこの内
挿方法に使用される分割回路用の記憶器を提供すること
にある。

〔課題を解決する手段〕

上記の課題は、この発明により、角度または距離Ｘに対
する或る信号周期Ｔのアナログ周期信号Ｕをデジタル内
挿データとしてアドレス位置の鏡面対称処理によりアド
レス指定可能な記憶セルにその数を低減して保管する少
なくとも一つの記憶器Z,Z3を分割回路に備え、この分割
回路により角度または距離Ｘを求める方法にあって、 角度または距離Ｘが位相角の360゜回転に相当する平面
鏡域となる記憶器Z,Z3の中に分割された内挿データを配
置し、 第二象限II,第三象限III,第三象限IVの中にあるデータ
をアナログ周期信号の周期対称性に基づきアナログ位置
の鏡面対称処理により第一象限Ｉに変換し、次いで変換
された第一象限Ｉ内のデータを更に45゜の直線に対して
アドレス位置の鏡面対称処理により三角形状の第一オク
タントの中の記憶セル領域のデータに低減することによ
って解決されている。

更に、上記の課題は、この発明により、分割回路により
角度または距離Ｘを求めるため、この分割回路に設けて
あり、角度または距離Ｘに対する或る信号周期Ｔのアナ
ログ周期信号Ｕをデジタル内挿データとしてアドレス位
置の鏡面対称処理によりアドレス指定可能な記憶セルに
その数を低減して保管する記憶器において、 分割された内挿データを位相角の360゜回転に相当する
角度または距離Ｘの平面領域に配置し、 第二象限II,第三象限III,第三象限IVの中にあるデータ
をアナログ周期信号の周期対称性に基づきアナログ位置
の鏡面対称処理により第一象限Ｉに変換し、次いで変換
された第一象限Ｉ内のデータを更に45゜の直線に対して
アドレス位置の鏡面対称処理により三角形状の第一オク
タントの中の記憶セル領域のデータに低減し、 第一オクタントの三角形状の記憶セル領域の一部Z1が45
゜の直線に対してアドレス位置の鏡面対称処理により第
一象限Ｉの長方形の記憶セル領域の一部Z2に変換される
ことにより解決されている。

この発明による他の有利な構成は特許請求の範囲の従属
請求項に記載されている。

〔発明の効果〕

この発明の方法の利点は、記憶器のアドレス空間を更に
低減できる可能性により記憶器をVLSI回路中に低価格で
集積できる点にある。

〔実施例〕

添付図面に基づき、この発明による方法を更に詳しく説
明する。

第１図に示す測定系１は、増分式の回転測角器として形
成されている。目盛板としては、ここではラジアル格子
３を有する円板２が使用される。他の同心状のトラック
には、ここではこれ以上論じないが、基準マーク４が付
けてある。円板２は位置を測定する回転軸５に連結して
いる。このため、ラジアル格子３が図示していない走査
ユニットにより走査される。この走査ユニットの主要部
材は、光源6,集光レンズ7,走査板８と光検出器９であ
る。

円板２が走査ユニットに対して移動すると、ラジアル格
子３の明部分と暗部分が交互に走査板８の走査格子の明
部分と暗部分で遮蔽される。光検出器３は周期的に変わ
る光流を電気信号に変換する。出力信号としては二つの
正弦波信号U1とU2を利用する。これ等の信号は位相が互
いに90゜ずれている。これは目盛周期Ｔの1/4ほど互い
にずれている二つの光検出器９で与えられる。

評価装置EXE中でデジタル化と内挿が行われる。最初に
内挿値を検出し、固定値記憶器ＺまたはZ3に納める。こ
の記憶器は第２図と第３図に模式的に示してある。評価
装置EXEの出力端には、デジタル式に内挿された信号が
計数可能な矩形波パルスとなって生じる。

第２図には記憶器Ｚが模式的に示してある。この発明に
よる原理は任意の数のデータ・ビットやアドレス・ビッ
トに応用できる。これ等の具体的な例に基づき、上記の
原理をアドレス空間２×４ビットで説明する。記憶器Ｚ
には、座標方向XYで０〜15の十進値の範囲を占める多数
の記憶セルがある。これ等の256個の記憶セルには、360
゜で一目盛周期または信号周期Ｔの全内挿に必要となる
256個のデータ語がある。どのデータ語も記憶セルのア
ドレスを介して選択できる。この場合、上記アドレスを
付属する座標により先に述べた４ビット語長の二進符号
にして表せることが分かる。

記憶器Ｚは16の区分（第２図では０〜15の数字で区別さ
れている）に分割される。これ等の区分は符号の四ビッ
トで表わせ、目盛周期Ｔに相当する一信号周期内の角度
を与える。記憶セル中のデータ語は、信号U1とU2のアー
クタンゼントと分割係数に依存する符号値である。対称
性を考慮して、加算定数を別にすれば、データ語は周期
的に反復することが分かる。従って、記憶器Ｚのアドレ
ス空間を更に低減でき、ここでは例えば８分の１に低減
できる。

これには、先ずＸとＹ軸に対してアドレスを鏡面対称に
して象限II,IIIとIVを第一象限上に「写像」する。

最上位ビット（most significant bits＝MBS）は象限を
定め、次のアドレスとデータの対応が鏡面対称を与え
る。

上記の元の記憶内容ｄは変換の表（Ａ）から与えられ
る。

以下の例に基づき象限の変換を行う。

二つの周期的なアナログ走査信号により任意の位置で瞬
時値が形成される。この値のデジタル化は記憶器Ｚ中の
アドレスを定める一定の二進符号となる。

例として、アドレスはＸ＝4,Y＝７としよう。これは二
進でＸ＝0100,Y＝0111となる。ビットの重みに従って符
号化すると、X3＝0,X2＝1,X1＝0,X0＝０およびY3＝0,Y2
＝1,Y1＝1,Y0＝１となる。二つのMSB X3とY3がアドレス
を見付け出す象限を決める。二つのビットX3とY3が０で
あるので、変換の表（Ａ）に従ってこのアドレスは象限
IIIにある。しかし、この発明により記憶空間を著しく
低減させたいので、このアドレスを象限IIIから象限Ｉ
に変換する必要がある。これに必要な規則は変換の表
（Ａ）から読み取れる。MSBは既に「使用済」であるか
ら、次の三つのビットを鏡面対称に使用することにな
る。鏡面対称にされたアドレスは座標X2′:X0′とY2′:
Y0′を有する。これには第III象限に対して元の残って
いる三つのビットを反射させる必要がある。即ち、▲
▼：▲▼と▲▼：▲▼。つまり、X2′:X
0′に対して二進符号011となり。Y2′:Y0′に対して二
進符号000となる。この符号のアドレスは第一象限で十
進のＸ′＝11とＹ′＝８となる。このアドレスの下には
値「０」を有するデータ語ｄ′が存在する。変換の表
（Ａ）によれば、象限IIIでデータ語ｄとしてアドレス
Ｘ＝４とＹ＝７にある真の内挿値は８＋ｄ′から算出さ
れる。しかし、ｄ′は値０を有するので、正しい内挿値
は８となる。この結果が正しいことは、説明のために全
てを図示した記憶器Ｚの内容が示している。

上に記載した過程を以下に他の実施例で表の形にしても
う一度示す。

Ｘ＝2:X3＝0,X2＝0,X1＝1,X0＝０ Ｙ＝13:Y3＝1,Y2＝1,Y1＝1,Y0＝０ ｄ＝？ この元のアドレスは象限IIに位置する。表（Ａ）から得
られる変換値は X2′:X0′ ▲▼＝1,▲▼＝0,▲▼＝１ Y2′:Y0′ Y2＝1,Y1＝0,Y0＝１ Ｘ′＝13,d＝７−ｄ′ Ｙ′＝13,d＝７−１ ｄ′＝1,d＝６ 象限IIの検査は、アドレスＸ＝２とＹ＝13の下で記憶値
６が生じ、第一象限へのアドレス変換が内挿値の正しい
計算に導くことになる。

この変換と同じように、45゜の直線に関して鏡面対称に
して、第二オクタント（オクタント＝８分円、つまり45
゜弧に相当する象限）を第一オクタントに写像すること
が行われる。X2′:X0′とY2′:Y0′の間（即ち、「象限
の鏡面対称」にしたアドレスＸ′トＹ′）の差はオクタ
ンとを定め、以下のアドレスとデータの対応はオクタン
ト鏡面対称を与える。

この場合、Ｓは象限の鏡面対称にしたアドレスＸ′と
Ｙ′間の差である。

X2″:X0″とY2″:Y0″は十進座標Ｘ″とＹ″を有するオ
クタント鏡面対称にした記憶セルの二進アドレスを表
す。従って、ｄ″は求めたオクタント鏡面対称にした記
憶値である。

以下の例では、象限IVにあり、そのアドレスが変換の表
（Ａ）と（Ｂ）に従って順次第一オクタントに変換され
る内挿値を求める。

Ｘ＝11,X3＝1,X2＝0,X1＝1,X0＝１ Ｙ＝2,Y3＝0,Y2＝0,Y1＝1,X0＝０ ｄ＝？ 表（Ａ）により、 X2′:X0′,X2＝0,X1＝1,X0＝１ Y2′:Y0′，▲▼＝1,▲＝0,▲▼＝１ Ｘ′＝11,d＝15−ｄ′ Ｙ′＝13,d＝15−２ ｄ′＝2,d＝13 表（Ｂ）により、 Ｘ′−Ｙ′＝11−13＝−２→オクタント２ X2″:X0″ Y2′＝1,Y1′＝0,Y0′＝１ Y2″:Y0″ X2′＝0,X1′＝0,X0′＝１ Ｘ″＝13,d′＝３−ｄ′ Ｙ″＝11,d′＝３−１ ｄ″＝1,d′＝２ この例を完全に図示した記憶器Ｚの中でこの例を確認す
れば、アドレス変換とデータ変換により正しい内挿値を
求めることが確かめられる。

しかし、オクタント鏡面対称処理で、記憶セルが同じＸ
とＹのアドレスを有する記憶セルが45゜の直線上にある
場合、所謂量子誤差が生じ得る。これ等の場合、データ
値はｄ″または３−ｄ″で決める。しかし、これはこの
発明の特異な難点ではなく、この量子化誤差はデジタル
技術で境界領域で必ず発生する。

所要数の記憶セルは初めの所要数の８分の１に正確に一
致しない。この例では、32の記憶セルではなくて36の記
憶セルが必要である。更に、アドレス化は２×３のアド
レス導線で依然として行われ、一定の組み合わせにデー
タ語は付属していない。

VLSI回路に場所を節約して集積することができるには、
三角形のアドレス領域（36ワード）を長方形の領域（32
ワード）に写像する必要がある。これには、以下の方法
を提案する。

ＸまたはＹアドレスを一つづつ減少させて、最上位アド
レス・ビットが１に等しい45゜直線上にある各記憶セル
をその左または下の隣接部に写像する。Ｘの減少分とＹ
の減少分との間の選択は、静的にまたは偶数ないしは奇
数のアドレスに従って交互に行われる（例えは、第二の
場合が取り扱われている）。

この場合、左隣に写像された記憶セルが第一オクタント
のアドレス領域から離れ、そのため変換の表（Ｂ）によ
り再び第一オクタントに鏡面対称にされなければならな
いことに注意すべきである。

こうして、所要数の記憶セルは、例えば36から32に減少
する。

更に、第２図で記号Z1を付けた記憶器Ｚの部分三角形
を、同様に三角形で記号Z2を付けたアドレス空間に写像
する必要がある。これには、変換の表（Ｄ）が必要であ
る。

変換の表（Ｃ）から明らかなように、新しいデータ語
ｄ″′やｄ″″はそれぞれ前のものに相当する。従っ
て、第２図の記憶器Ｚの値は最早重要でない。何故な
ら、最初の変換を理解するため、元のデータ語を与え、
付加的な変化が第２図の記憶器Ｚに入れてないからであ
る。

変換を表（Ａ）と（Ｂ）のように行う場合、この変換に
より記憶セルの新しい位置を簡単に決めることができる
が、記憶内容をこの例から読み取ることができない。こ
のため、記号を何時も変える必要があるが、これは不要
である。何故なら、それは最初の変換を行う時、充分と
見なせるからである。更に、最後の変換で記憶セルの位
置（アドレス）のみが変わるが、内容は変わらない。

第３図には、記憶内容が内挿値を介して更に信号の振幅
に関する情報を有する記憶器Z3が示してある。

アドレス指定するのに必要なビットとして上位にある付
加的な二ビットにより信号振幅の異なった値を表す三つ
の領域が符号化される。

第３図の二つの同心状の円はこれを明らかにする。座標
系の正弦と余弦の瞬間値を記入すると、円が明確にな
る。この場合、円の直径は振幅の値に依存する。直径の
小さい円の内部の面積は、走査信号を評価するには振幅
の小さ過ぎる領域を与える。直径の大きい円の外部の領
域は過制御範囲を与える。即ち、信号の振幅が大き過ぎ
る。つまり、許容される領域は二つの円の間にあるリン
グ状面上にある。

記憶器ＺとZ3の記憶セルのデータ語を比較すると、記憶
器Z3の許容範囲内のデータ語は記憶器Ｚ（第２図）の記
憶内容と同じ値を有することが分かる。これに反して、
小さい円の内側と大きい円の外側ではデータ語が第２図
の値とは異なっている。

座標Ｘ＝15とＹ＝３の下では、記憶内容は第２図により
「14」である。二進表現では1110となる。この符号に二
つのビットを加え、つまり許容振幅の範囲を上回った場
合、最上位ビットが１であり、許容振幅の範囲を下回っ
た場合、次に低い位のビットが１であるように補足する
と、以下の符号が生じる。

この符号を十進数に変換すると、値「46」になる。この
値は第３図の記憶器Z3のアドレスＸ＝15,Y＝３の記憶内
容に相当する。

両方のビットが「０」になると、許容される振幅範囲に
なる。このように、信号の監視が記憶内容の助けによっ
て可能になる。

【図面の簡単な説明】

第１図、増分式測定系の原理を示す検出部、検出した走
査信号波形、アナログ・デジタル変換と評価および得ら
れたデジタル信号値の模式図、 第２図、記憶セルが256個である記憶器の模式図、 第３図、記憶器が更に信号監視用の情報を保有する第２
図による記憶器の模式図。 図中参照符号： １……増分式測定系 ２……円板 ３……ラジアル格子 ４……基準マーク ５……回転軸 ６……光源 ７……集束レンズ ８……走査板 ９……光検出器 Ｔ……目盛周期 U1,U2……正弦波信号 EXE……評価装置 A/D……アナログ・デジタル変換器 Z,Z3……記憶器

Claims (5)

【特許請求の範囲】
1. 【請求項１】角度または距離（Ｘ）に対する或る信号周
   期（Ｔ）のアナログ周期信号（Ｕ）をデジタル内挿デー
   タとしてアドレス位置の鏡面対称処理によりアドレス指
   定可能な記憶セルにその数を低減して保管する少なくと
   も一つの記憶器（Z,Z3）を分割回路に備え、この分割回
   路により角度または距離（Ｘ）を求める方法において、 角度または距離（Ｘ）が位相角の360゜回転に相当する
   平面領域となる記憶器（Z,Z3）の中に分割された内挿デ
   ータを配置し、 第二象限（II），第三象限（III），第三象限（IV）の
   中にあるデータをアナログ周期信号の周期対称性に基づ
   きアドレス位置の鏡面対称処理により第一象限（Ｉ）に
   変換し、次いで変換された第一象限（Ｉ）内のデータを
   更に45゜の直線に対してアドレス位置の鏡面対称処理に
   より三角形状の第一オクタントの中の記憶セル領域のデ
   ータに低減することを特徴とする方法。
2. 【請求項２】分割回路により角度または距離（Ｘ）を求
   めるため、この分割回路に設けてあり、角度または距離
   （Ｘ）に対する或る信号周期（Ｔ）のアナログ周期信号
   （Ｕ）をデジタル内挿データとしてアドレス位置の鏡面
   対称処理によりアドレス指定可能な記憶セルにその数を
   低減して保管する記憶器において、 分割された内挿データを位相角の360゜回転に相当する
   角度または距離（Ｘ）の平面領域に配置し、 第二象限（II），第三象限（III），第三象限（IV）の
   中にあるデータをアナログ周期信号の周期対称性に基づ
   きアドレス位置の鏡面対称処理により第一象限（Ｉ）に
   変換し、次いで変換された第一象限（Ｉ）内のデータを
   更に45゜の直線に対してアドレス位置の鏡面対称処理に
   より三角形状の第一オクタントの中の記憶セル領域のデ
   ータに低減し、 第一オクタントの三角形状の記憶セル領域の一部（Z1）
   が45゜の直線に対してアドレス位置の鏡面対称処理によ
   り第一象限（Ｉ）の長方形の記憶セル領域の一部（Z2）
   に変換されることを特徴とする記憶器。
3. 【請求項３】アナログ周期信号（U1,U2）の各々はアナ
   ログデジタル変換器（A/D）により多数のビットを有す
   るデジタル語に変換され、このデジタル語には記憶器
   （Z,Z3）の対応するアドレスが付属していることを特徴
   とする請求項１に記載の方法。
4. 【請求項４】記憶器（Ｚ）はVLSI回路に集積できること
   を特徴とする請求項２に記載の記憶器。
5. 【請求項５】アナログ信号（U1,U2）が所定の範囲外に
   ある場合、一定の記憶セルの内挿データから誤差の通報
   が行われることを特徴とする請求項１に記載の方法。