JPH0794631A - Ceramic circuit board - Google Patents

Ceramic circuit board

Info

Publication number
JPH0794631A
JPH0794631A JP5239840A JP23984093A JPH0794631A JP H0794631 A JPH0794631 A JP H0794631A JP 5239840 A JP5239840 A JP 5239840A JP 23984093 A JP23984093 A JP 23984093A JP H0794631 A JPH0794631 A JP H0794631A
Authority
JP
Japan
Prior art keywords
layer
aln
circuit board
substrate
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5239840A
Other languages
Japanese (ja)
Inventor
Kaoru Koiwa
馨 小岩
Koji Yamakawa
晃司 山川
Yasushi Iyogi
靖 五代儀
Yasuaki Yasumoto
恭章 安本
Nobuo Iwase
暢男 岩瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP5239840A priority Critical patent/JPH0794631A/en
Publication of JPH0794631A publication Critical patent/JPH0794631A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

PURPOSE:To provide a highly reliable ceramic circuit board in which high density and high integration are realized by forming a fine thin film pattern on a ceramic board. CONSTITUTION:In ceramic circuit board 16 wherein a Cu conductor film layer 12 is deposited on a ceramic board 11, a Cu oxide layer 13 or a Cu nitride layer is interposed between the ceramic board 11 and the Cu conductor film layer 12.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体素子実装用回路基
板として用いられるAlN回路基板等のセラミック回路
基板およびその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ceramic circuit board such as an AlN circuit board used as a circuit board for mounting semiconductor elements and a method for manufacturing the same.

【0002】[0002]

【従来の技術】近年半導体素子の高集積化、高密度化、
高速化に伴い、半導体素子の消費電力が増大している。
このため、半導体素子の高発熱化が問題となってきてい
る。
2. Description of the Related Art In recent years, semiconductor devices have been highly integrated and highly densified.
With the increase in speed, the power consumption of semiconductor devices has increased.
Therefore, increasing the heat generation of the semiconductor element has become a problem.

【0003】従来、LSIなどの半導体素子は、プラス
チックや金属、セラミックなどでパッケージされていた
が、半導体素子の発熱化に伴う半導体素子の劣化の問題
に充分対応できず、限界となってきている。
Conventionally, semiconductor elements such as LSIs have been packaged with plastic, metal, ceramics, etc., but the problem of deterioration of the semiconductor element due to heat generation of the semiconductor element cannot be sufficiently dealt with and is becoming a limit. .

【0004】半導体素子の劣化の問題を解決する方法の
1つとして、半導体パッケージの基板に高熱伝導性のセ
ラミックを用いる方法が開発されている。中でも、熱伝
導率の大きなセラミックであるAlNを半導体素子実装
用回路基板として用いることが注目されている。AlN
回路基板は現在大電力パワーモジュール基板やスーパー
コンピュータ用パッケージとして実用化されている。
As one of the methods for solving the problem of deterioration of semiconductor elements, a method of using a ceramic having high thermal conductivity for a substrate of a semiconductor package has been developed. Above all, attention is paid to the use of AlN, which is a ceramic having a high thermal conductivity, as a circuit board for mounting a semiconductor element. AlN
Circuit boards are currently in practical use as high-power power module boards and packages for supercomputers.

【0005】半導体素子実装用回路基板としてAlNを
用いる際には、AlN基板をメタライズする必要があ
る。セラミックのAlN基板をメタライズする方法とし
て、一般に厚膜印刷法と薄膜成膜法とが存在する。しか
し、厚膜印刷法は厚さが100μm以下の配線を形成す
ることが困難であるため、高密度な配線を行なうことが
できない。高密度な配線を行なう必要がある場合には1
00μm以下の配線が可能な薄膜成膜法が適している。
When using AlN as a circuit board for mounting semiconductor elements, it is necessary to metallize the AlN board. As a method of metallizing a ceramic AlN substrate, there are generally a thick film printing method and a thin film forming method. However, since it is difficult to form wiring having a thickness of 100 μm or less in the thick film printing method, high density wiring cannot be performed. 1 if high-density wiring is required
A thin film deposition method that enables wiring of 00 μm or less is suitable.

【0006】従来、薄膜成膜法でメタライズされたAl
N基板の場合には、基板上に異種の金属薄膜を多層構造
に形成し、その後、フォトリソグラフィーを用いて回路
パターン(配線パターン)を形成する方法が用いられて
きた。
Conventionally, Al metallized by a thin film forming method
In the case of the N substrate, a method has been used in which different kinds of metal thin films are formed in a multilayer structure on the substrate and then a circuit pattern (wiring pattern) is formed by using photolithography.

【0007】一例として研磨されたAlN基板上にスパ
ッタ法または蒸着法などの薄膜成膜法を用いてTi,C
r,Zrなどの薄膜を、セラミック基板と金属薄膜との
接合層として形成し、この薄膜上に拡散バリア層として
のNi,Ptなどの膜を中間層として積層する。積層さ
れた膜上に配線導体層としてAu,Cuなどを成膜して
多層膜構造に形成する。
As an example, Ti, C is formed on a polished AlN substrate by a thin film forming method such as a sputtering method or an evaporation method.
A thin film of r, Zr or the like is formed as a bonding layer between the ceramic substrate and the metal thin film, and a film of Ni, Pt or the like as a diffusion barrier layer is laminated on this thin film as an intermediate layer. Au, Cu or the like is formed as a wiring conductor layer on the stacked films to form a multilayer film structure.

【0008】AlN基板の多層膜上にレジスト塗布、露
光、現像、エッチングの一連のフォトリソグラフィープ
ロセスにより100μm以下の配線パターンを形成して
パッケージや回路基板などを得るようになっている。
A wiring pattern of 100 μm or less is formed on a multilayer film of an AlN substrate by a series of photolithography processes of resist coating, exposure, development, and etching to obtain a package, a circuit board, or the like.

【0009】図8は従来のAlN回路基板の一例を示す
もので、このAlN回路基板1はAlN基板2上に接合
層としてTi層3を、このTi層3上に拡散バリア層と
してNi層4を、Ni層4上に導体配線層としてAu層
5を施し、多層金属薄膜構造に構成したものである。
FIG. 8 shows an example of a conventional AlN circuit board. This AlN circuit board 1 has a Ti layer 3 as a bonding layer on the AlN substrate 2 and a Ni layer 4 as a diffusion barrier layer on the Ti layer 3. Is provided with an Au layer 5 as a conductor wiring layer on the Ni layer 4 to form a multilayer metal thin film structure.

【0010】この多層金属薄膜構造のAlN回路基板1
において、接合層として使用されるTi,Cr,Zrな
どは活性度が高く、セラミック基板であるAlN基板2
への密着性が良好であるが、熱処理後の電気抵抗率が大
きいため薄膜配線上にAuメッキをしなければならず、
配線材料には向かない性質がある。
This AlN circuit board 1 of the multilayer metal thin film structure
In the above, the activity of Ti, Cr, Zr, etc. used as the bonding layer is high, and the AlN substrate 2 which is a ceramic substrate is used.
Has good adhesion to, but since the electrical resistivity after heat treatment is large, Au plating must be performed on the thin film wiring,
There is a property not suitable for wiring materials.

【0011】また、導体配線層5に使用されるAu,C
uなどは抵抗率が低く導体配線に適しているが、活性度
が低いためにAlN基板への接合性が悪い。
Further, Au, C used for the conductor wiring layer 5
Although u or the like has a low resistivity and is suitable for a conductor wiring, it has a low bonding property to an AlN substrate due to its low activity.

【0012】そこでAlN回路基板1では接合層3と導
体配線層5を重ね、その間に拡散バリア層4としてN
i,Ptなどを中間層を介在して多層金属薄膜構造を採
用している。拡散バリア層4は、接合層3および導体配
線層5の金属が相互に拡散し、接合層3と導体配線層5
の密着性の低下を防止し、かつ電気抵抗の増加を防止す
る役割を備えている。
Therefore, in the AlN circuit board 1, the bonding layer 3 and the conductor wiring layer 5 are overlapped, and an N diffusion layer 4 is formed between them.
A multilayer metal thin film structure is adopted with i, Pt and the like with an intermediate layer interposed. In the diffusion barrier layer 4, the metals of the bonding layer 3 and the conductor wiring layer 5 diffuse into each other, and the bonding layer 3 and the conductor wiring layer 5
It has the role of preventing the decrease in the adhesiveness and the increase of the electric resistance.

【0013】従来は、このような多層金属薄膜構造をも
つAlN回路基板1を半導体実装用回路基板として用い
ていた。
Conventionally, the AlN circuit board 1 having such a multilayer metal thin film structure has been used as a semiconductor mounting circuit board.

【0014】また、AlN基板2へのCuの導体配線層
5のメタライズは、多層金属薄膜による成膜方法以外で
も作製されている。例えば表面酸化したAlN基板上に
Cu厚板を載置し、1000℃以上の温度でCu酸化物
の液相を形成し、Cu厚板とAlN基板を接合するDB
C法(ダイレクトボンデングカッパ法)がある。このD
BC法は、Cu導体を単独で用いることができる利点が
あるが、Cu板厚が300μmと大きいため配線の微細
化に対応できず、Cu配線を高密度に形成することがで
きなかった。
Further, the metallization of the Cu conductor wiring layer 5 on the AlN substrate 2 is made by a method other than the film formation method using a multilayer metal thin film. For example, a Cu thick plate is placed on a surface-oxidized AlN substrate, a liquid phase of Cu oxide is formed at a temperature of 1000 ° C. or higher, and the Cu thick plate and the AlN substrate are bonded to each other.
There is C method (direct bonding kappa method). This D
The BC method has an advantage that a Cu conductor can be used alone, but since the Cu plate thickness is as large as 300 μm, it cannot cope with miniaturization of wiring and Cu wiring cannot be formed at high density.

【0015】[0015]

【発明が解決しようとする課題】従来のAlN回路基板
1は、多層金属薄膜構造であり、AlN基板2上に接合
層3、拡散バリア層4、導体配線層5として異なった金
属の薄膜を形成しなければならなかった。そのため、ス
パッタリング、蒸着等の薄膜形成プロセスが多くなり、
また、配線パターン作成の際のエッチング工程も長いの
で、製造プロセスが長く、コスト高になっていた。
The conventional AlN circuit board 1 has a multi-layer metal thin film structure, and different metal thin films are formed on the AlN substrate 2 as the bonding layer 3, the diffusion barrier layer 4, and the conductor wiring layer 5. I had to do it. Therefore, the number of thin film forming processes such as sputtering and vapor deposition increases,
Moreover, since the etching process for forming the wiring pattern is long, the manufacturing process is long and the cost is high.

【0016】また、多層金属薄膜構造のAlN回路基板
は、異種の金属薄膜を多層化しなければならないため
に、後工程での高温処理により、金属相互拡散が生じ、
密着性の低下や抵抗の増加などが生じ、回路基板として
の信頼性の低下の原因となっていた。
Further, in the AlN circuit board having a multi-layer metal thin film structure, since different kinds of metal thin films have to be multi-layered, a high temperature treatment in a post process causes metal interdiffusion.
Adhesion is lowered, resistance is increased, and the like, which is a cause of lowering reliability as a circuit board.

【0017】さらに、従来のCu配線基板は、厚膜印刷
やDBC法により作製されるために、100μm以下の
Cu配線を形成することが困難であった。また、AlN
基板にCu膜を直接形成する場合には、Cuの活性度が
低いため、AlN基板へのCuの密着不良が生じる恐れが
あった。
Furthermore, since the conventional Cu wiring board is manufactured by thick film printing or the DBC method, it is difficult to form Cu wiring of 100 μm or less. Also, AlN
When the Cu film is directly formed on the substrate, Cu has a low activity, and thus there is a possibility that defective adhesion of Cu to the AlN substrate may occur.

【0018】本発明は、上述した事情を考慮してなされ
たもので、セラミック基板上に微細な薄膜パターンを形
成し、高密度化、高集積化を図るとともに信頼性の高い
セラミック回路基板およびその製造方法を提供すること
を目的とする。
The present invention has been made in consideration of the above circumstances, and a fine ceramic film is formed on a ceramic substrate to achieve high density and high integration, and a highly reliable ceramic circuit substrate and the same. It is intended to provide a manufacturing method.

【0019】本発明の他の目的は、微細な薄膜パターン
を形成する薄膜法を用い、導体層と異なる金属の接合層
を必要としないメタライズを可能にし、短い製造プロセ
スでの製造が可能なセラミック回路基板およびその製造
方法を提供するにある。
Another object of the present invention is to use a thin film method for forming a fine thin film pattern, to enable metallization that does not require a bonding layer of a metal different from the conductor layer, and to manufacture a ceramic in a short manufacturing process. A circuit board and its manufacturing method are provided.

【0020】[0020]

【課題を解決するための手段】本発明に係るセラミック
回路基板は、上述した課題を解決するために請求項1に
記載したようにセラミック基板に薄膜成膜法によりCu
導体膜層を形成したセラミック回路基板において、前記
セラミック基板とCu導体膜層の間にCu酸化物層また
はCu窒化物層を介在させたものである。
In order to solve the above-mentioned problems, a ceramic circuit board according to the present invention has a Cu film formed on a ceramic substrate by a thin film forming method.
In a ceramic circuit board having a conductor film layer formed thereon, a Cu oxide layer or a Cu nitride layer is interposed between the ceramic substrate and the Cu conductor film layer.

【0021】上述した課題を解決するために、本発明に
係るセラミック回路基板は、請求項1の記載内容に加え
て、請求項2に記載したようにCu酸化物層のCuと酸
素の比率あるいはCu窒化物層のCuと窒素の比率を層
内で連続的あるいはステップ状に変化させたものであ
る。
In order to solve the above-mentioned problems, in the ceramic circuit board according to the present invention, in addition to the contents described in claim 1, the ratio of Cu to oxygen in the Cu oxide layer as described in claim 2 or The ratio of Cu to nitrogen in the Cu nitride layer is changed continuously or stepwise in the layer.

【0022】また、上述した課題を解決するために、セ
ラミック回路基板の製造方法では、セラミック基板上に
Cuターゲットを用いて不活性ガスおよびO2 またはN
2 ガス中で薄膜成膜法によりCu酸化物層またはCu窒
化物層を成膜し、このCu酸化物層またはCu窒化物層
上にCu導体膜層を形成し、このCu導体膜層に配線パ
ターンを形成する製造方法を用いることができる。
In order to solve the above-mentioned problems, in the method of manufacturing a ceramic circuit board, a Cu target is used on the ceramic board and an inert gas and O 2 or N 2 are used.
A Cu oxide layer or a Cu nitride layer is formed by a thin film forming method in 2 gas, a Cu conductor film layer is formed on this Cu oxide layer or a Cu nitride layer, and wiring is performed on this Cu conductor film layer. A manufacturing method of forming a pattern can be used.

【0023】[0023]

【作用】本発明に係るセラミック回路基板は、請求項1
に記載したように構成し、セラミック基板とCu導体膜
層の間にCu酸化物層またはCu窒化物層を介在させる
ことにより、AlN基板等のセラミック基板とCu導体
膜層を接合するとき、中間にCu酸化物層あるいはCu
窒化物層が存在すると、Ti,Cr,Zr等の活性な接
合金属を用いなくても、Cu導電体層をセラミック基板
に接合させ、良好な密着性が得られ、接合層として異種
の活性金属を介在させることなく、メタライズすること
ができる。Cu導電体層は薄膜法を用いセラミック基板
上に100μm以下の微細な薄膜パターンを形成でき、
高密度化、高集積化が図れ、信頼性の高いセラミック回
路基板を提供できる。
The ceramic circuit board according to the present invention is characterized by claim 1.
When a ceramic substrate such as an AlN substrate and a Cu conductive film layer are bonded together by interposing a Cu oxide layer or a Cu nitride layer between the ceramic substrate and the Cu conductive film layer, the intermediate Cu oxide layer or Cu
In the presence of the nitride layer, the Cu conductor layer is bonded to the ceramic substrate without using an active bonding metal such as Ti, Cr, Zr, etc., and good adhesion is obtained. Can be metallized without intervening. The Cu conductor layer can form a fine thin film pattern of 100 μm or less on a ceramic substrate by using a thin film method.
It is possible to provide a highly reliable ceramic circuit board which can achieve high density and high integration.

【0024】また、請求項2に記載したように、セラミ
ック回路基板に用いられるCu酸化物層あるいはCu窒
化物層は、Cuと酸素の比率あるいはCuと窒素の比率
を連続的あるいはステップ状に変化させることにより、
AlN基板等のセラミック基板とCu導体膜層の密着強
度をより一層向上させることができる。
Further, as described in claim 2, in the Cu oxide layer or the Cu nitride layer used for the ceramic circuit board, the ratio of Cu and oxygen or the ratio of Cu and nitrogen is changed continuously or stepwise. By letting
The adhesion strength between the ceramic substrate such as the AlN substrate and the Cu conductor film layer can be further improved.

【0025】さらに、セラミック回路基板の製造方法
は、通常のスパッタ法、蒸着法等の薄膜成膜法で高温に
晒すことなく、密着性の優れたCu導体膜層を、薄膜成
形でき、100μm以下の配線パターンを形成できるの
で、高密度化、高集積化が図れる。
Further, in the method for manufacturing a ceramic circuit board, a Cu conductor film layer having excellent adhesion can be formed into a thin film by exposure to a high temperature by a conventional thin film forming method such as a sputtering method or an evaporation method, and the thickness is 100 μm or less. Since the wiring pattern can be formed, high density and high integration can be achieved.

【0026】[0026]

【実施例】以下、本発明に係るセラミック回路基板の一
実施例について説明する。
EXAMPLE An example of the ceramic circuit board according to the present invention will be described below.

【0027】図1は本発明のセラミック回路基板を備え
た半導体パッケージとしてのクワドフラットパッケージ
(Quad Flat Package ;以下、QFPという。)10を
示すものである。
FIG. 1 shows a quad flat package (hereinafter, referred to as QFP) 10 as a semiconductor package equipped with the ceramic circuit board of the present invention.

【0028】このQFP10はセラミック基板であるA
lN基板11上にCu導体膜層12を図2に示すように
Cu酸化物層であるCuxO膜層13を介して形成し、
このCu導体膜層12に配線パターンを施す。Cu導体
膜層12は拡散バリア層を形成するNi、Ptなどの薄
膜層14および活性度が低いAuの表面層15が必要に
応じて順次積層されてセラミック回路基板であるAlN
回路基板16が構成される。なお、符号17はAlN基
板11の酸化により形成されるAl2 3 の薄膜層であ
る。
This QFP 10 is a ceramic substrate A
A Cu conductor film layer 12 is formed on an In substrate 11 via a CuxO film layer 13, which is a Cu oxide layer, as shown in FIG.
A wiring pattern is applied to the Cu conductor film layer 12. The Cu conductor film layer 12 is a ceramic circuit board made of AlN, which is formed by sequentially laminating a thin film layer 14 of Ni, Pt, or the like forming a diffusion barrier layer, and a surface layer 15 of Au with low activity, as needed.
The circuit board 16 is configured. Reference numeral 17 is a thin film layer of Al 2 O 3 formed by oxidizing the AlN substrate 11.

【0029】AlN回路基板16はセラミックキャップ
であるAlNキャップ18で被覆され、保護される。A
lN回路基板16はAg−Cu等からなるろう材19を
介してCu等の外部リード20が四方に接続され、QF
P10が得られる。
The AlN circuit board 16 is covered and protected by an AlN cap 18, which is a ceramic cap. A
In the 1N circuit board 16, external leads 20 made of Cu or the like are connected in four directions via a brazing filler metal 19 made of Ag-Cu or the like.
P10 is obtained.

【0030】製造されたQFP10のAlN回路基板1
6を構成するAlN基板11と薄膜成膜の界面付近の元
素組成成分を示す分析図を図3に示す。
AlN circuit board 1 of the manufactured QFP 10
FIG. 3 shows an analysis diagram showing the elemental composition components in the vicinity of the interface between the AlN substrate 11 and the thin film formation which constitutes No. 6.

【0031】次に、QFP10の製造手順を説明する。Next, the manufacturing procedure of the QFP 10 will be described.

【0032】このQFP10を構成するセラミック回路
基板16はY2 3 を焼結助剤として用いてAlN基板
11上に単層配線をCu薄膜で形成したものである。
The ceramic circuit board 16 which constitutes this QFP 10 is one in which a single layer wiring is formed of a Cu thin film on the AlN substrate 11 using Y 2 O 3 as a sintering aid.

【0033】QFP10の製造に際しては、初めにAl
N基板11を用意し、このAlN基板11の反りをなく
す一方、薄膜配線のパターニングを容易にするために研
磨を行なう。AlN基板11の研磨は、Al2 3 やS
iCなどの粉末を研磨剤として用いる。
When manufacturing the QFP 10, first, Al is used.
An N substrate 11 is prepared, and polishing is performed to eliminate the warp of the AlN substrate 11 and facilitate patterning of thin film wiring. The AlN substrate 11 is polished by Al 2 O 3 or S
Powder such as iC is used as an abrasive.

【0034】AlN基板11を研磨した後、AlN基板
11にスパッタリングを行なうため、AlN基板11を
中性洗剤や純水などの洗浄剤を用いて超音波洗浄する。
AlN基板11へのスパッタリングはRFスパッタを使
用し、ターゲットにCuを用い、不活性ガスであるAr
とO2 を使用ガスに用いる。
After polishing the AlN substrate 11, the AlN substrate 11 is ultrasonically cleaned using a cleaning agent such as a neutral detergent or pure water in order to perform sputtering on the AlN substrate 11.
RF sputtering is used for sputtering the AlN substrate 11, Cu is used as a target, and Ar, which is an inert gas, is used.
And O 2 are used as the used gas.

【0035】AlN基板11上への薄膜成膜は、初めに
2 とArの混合比が体積割合で90:10で5分間ス
パッタリングして成膜し、続いてO2 とArの混合比を
50:50で5分間スパッタ成膜し、最後に100%A
rで10分間のスパッタ成膜を行ない、AlN基板11
上にCu酸化物層13等の被膜形成を行なう。RFスパ
ッタのパワーは1kwで行なう。
The thin film is formed on the AlN substrate 11 by first sputtering for 5 minutes at a mixing ratio of O 2 and Ar in a volume ratio of 90:10, and then forming a mixing ratio of O 2 and Ar. Sputter film formation at 50:50 for 5 minutes, and finally 100% A
The AlN substrate 11 is formed by sputtering for 10 minutes.
A film such as the Cu oxide layer 13 is formed on top. The RF sputtering power is 1 kW.

【0036】このRFスパッタによりAlN基板11上
に成膜される薄膜層の膜厚は下層のCu酸化物層13の
厚さが約100nm、上層のCu導体膜層12を構成す
るCu膜層厚が約1μmであり、層内は下層から上層に向
ってCuとO2 の比率が連続的あるいはステップ状に変
化する。
The thickness of the thin film layer formed on the AlN substrate 11 by this RF sputtering is about 100 nm for the lower Cu oxide layer 13 and the thickness of the Cu film layer constituting the upper Cu conductor film layer 12. Is about 1 μm, and in the layer, the ratio of Cu and O 2 changes continuously or stepwise from the lower layer to the upper layer.

【0037】Cu膜層に配線を形成するため、ポジ型レ
ジストを使用して配線パターンを約10μmの厚さに形
成し、Cuの電気メッキを行ない、Cu酸化物層13上
にCu導体膜層12を形成した。Cuメッキの厚さは約1
0μmである。AlN基板11上に形成される薄膜成膜
により形成される膜層12,13の厚さは約10μmで
ある。
In order to form wiring on the Cu film layer, a wiring pattern having a thickness of about 10 μm is formed using a positive resist, Cu is electroplated, and a Cu conductor film layer is formed on the Cu oxide layer 13. 12 was formed. Thickness of Cu plating is about 1
It is 0 μm. The film layers 12 and 13 formed by thin film formation on the AlN substrate 11 have a thickness of about 10 μm.

【0038】その後、ポジ型レジストをAlN基板11
から剥離し、配線パターン以外のCu導体膜層12とCu
酸化物層13を塩化第2鉄でエッチング処理し、AlN
回路基板16を構成した。配線パターンの配線幅は約4
0μmで、線間は約60μmであり、100μm以下の
Cu配線を容易に形成できる。
After that, a positive type resist is applied to the AlN substrate 11
From the Cu conductor film layer 12 other than the wiring pattern and Cu
The oxide layer 13 is etched with ferric chloride to remove AlN.
The circuit board 16 was constructed. The wiring width of the wiring pattern is about 4
It is 0 μm, the distance between lines is about 60 μm, and Cu wiring of 100 μm or less can be easily formed.

【0039】AlN回路基板16への外部Cuリード2
0の接続は、Ag−Cuシート2mm幅を外部リード2
0とAlN回路基板16の間に挾んだ形でC治具に入れ
て例えば830℃で熱処理する。この熱処理により、A
g−Cuシートは溶解し、Cu製の外部リード20と配線
間を接続する。その際、1000℃以上に加熱する必要
がないので、Cu酸化物が液化することもない。酸化銅
層13の代りに窒化物層を用いる場合、Ag−Cuシー
トの代りにSn−Pbシートからなる外部リードを用い
ればよい。このとき、230℃程度と比較的低温の熱処
理でもよいので、窒化物の還元を防ぐことができる。
External Cu lead 2 to AlN circuit board 16
For the connection of 0, the Ag-Cu sheet 2 mm width is connected to the external lead 2
0 and the AlN circuit board 16 are sandwiched between them and put into a C jig and heat-treated at 830 ° C., for example. By this heat treatment, A
The g-Cu sheet melts and connects the Cu external lead 20 and the wiring. At that time, since it is not necessary to heat to 1000 ° C. or higher, the Cu oxide is not liquefied. When a nitride layer is used instead of the copper oxide layer 13, an external lead made of Sn-Pb sheet may be used instead of Ag-Cu sheet. At this time, since the heat treatment at a relatively low temperature of about 230 ° C. may be performed, reduction of the nitride can be prevented.

【0040】第1実施例では、超音波洗浄されたAlN
基板11にRFスパッタを用いてスパッタリングした例
を示したが、この変形例として洗浄されたAlN基板1
1に通常の蒸着法による蒸着を行なって、薄膜成膜を行
なってもよい。
In the first embodiment, the ultrasonically cleaned AlN is used.
An example in which the substrate 11 is sputtered using RF sputtering is shown, but as a modified example, the cleaned AlN substrate 1
1 may be vapor-deposited by an ordinary vapor deposition method to form a thin film.

【0041】この場合には、洗浄されたAlN基板11
に蒸着を行なう。AlN基板11へのスパッタリングに
Eガンを使用し、ターゲットにCuを用い、使用ガスに
不活性ガスであるArとO2 を用いた。
In this case, the cleaned AlN substrate 11
Vapor deposition. An E gun was used for sputtering on the AlN substrate 11, Cu was used as a target, and Ar and O 2 which are inert gases were used as gases to be used.

【0042】AlN基板11へのCu酸化物層(Cux
O)層13の成膜は、初めにO2 とArの混合比が8
0:20で30秒間行ない、続けてO2 とArの混合比
を50:50で30秒間成膜し、最後に100%Arで
1分間成膜した。Eガンの入力は500Wである。
A Cu oxide layer (Cux) on the AlN substrate 11
The O) layer 13 is formed at a mixing ratio of O 2 and Ar of 8 at first.
The film formation was performed at 0:20 for 30 seconds, followed by film formation at a mixing ratio of O 2 and Ar of 50:50 for 30 seconds, and finally 100% Ar for 1 minute. The E gun input is 500W.

【0043】この場合にも、AlN基板11上の下層に
成膜されるCu酸化物(CuxO)層13の厚さが約1
00nm、上層のCu導体膜層12を構成するCu膜層
の厚さが約1μmであり、Cu酸化物層13内は下層か
ら上層に向ってCuとO2 の比率が連続的あるいはステ
ップ状に変化する。
Also in this case, the thickness of the Cu oxide (CuxO) layer 13 formed as the lower layer on the AlN substrate 11 is about 1 or less.
00 nm, the thickness of the Cu film layer constituting the upper Cu conductor film layer 12 is about 1 μm, and in the Cu oxide layer 13, the ratio of Cu and O 2 is continuous or stepwise from the lower layer to the upper layer. Change.

【0044】Cu膜層上に配線を形成するためのCuの
電気メッキや配線パターンを形成する塩化第2鉄による
エッチング処理、外部リードの接続は、第1実施例と異
ならないので説明を省略する。この場合にも、配線パタ
ーンの配線幅は約40μmで、線間は約60μmのAl
N回路基板16が得られた。
The electroplating of Cu for forming the wiring on the Cu film layer, the etching treatment with ferric chloride for forming the wiring pattern, and the connection of the external leads are not different from those in the first embodiment, and the description thereof will be omitted. . Also in this case, the wiring width of the wiring pattern is about 40 μm, and the space between the lines is about 60 μm.
The N circuit board 16 was obtained.

【0045】図4および図5は本発明の第2実施例を示
すもので、セラミック回路基板を備えた半導体パッケー
ジ10Aを示すものである。
4 and 5 show a second embodiment of the present invention, showing a semiconductor package 10A having a ceramic circuit board.

【0046】この半導体パッケージ10Aは、セラミッ
ク基板であるAlN基板11上にCu導体膜層21をCu
酸化物層であるCu2 O層22を介して薄膜成膜し、こ
のCu導体膜層21に配線パターンを施してAlN回路基
板23をセラミック回路基板として構成する。Cu導体
膜層21上にはSnやSn−Pbからなるバンプ26を
介してチップコンデンサ24が所要部に載せられる。
In this semiconductor package 10A, a Cu conductor film layer 21 is formed on the AlN substrate 11 which is a ceramic substrate by Cu.
A thin film is formed through the Cu 2 O layer 22 which is an oxide layer, and a wiring pattern is formed on the Cu conductor film layer 21 to form the AlN circuit board 23 as a ceramic circuit board. A chip capacitor 24 is mounted on a required portion on the Cu conductor film layer 21 via a bump 26 made of Sn or Sn-Pb.

【0047】AlN回路基板23はキャップ25で覆わ
れる一方、AlN回路基板23の配線にCu等からなる
外部リード20がろう材19を介して接続され、半導体
パッケージ10Aが構成される。ろう材19は例えばA
g−Cuシートで形成される。
While the AlN circuit board 23 is covered with the cap 25, the external leads 20 made of Cu or the like are connected to the wiring of the AlN circuit board 23 via the brazing material 19 to form the semiconductor package 10A. The brazing material 19 is, for example, A
It is formed of a g-Cu sheet.

【0048】次に、半導体パッケージ10Aを構成する
セラミック回路基板23の製造手順を説明する。
Next, the procedure for manufacturing the ceramic circuit board 23 constituting the semiconductor package 10A will be described.

【0049】この半導体パッケージ10Aを構成するセ
ラミック回路基板23は、Y2 3を焼結助剤として用
い、AlN基板11に単層配線をCu薄膜で形成したも
のである。
The ceramic circuit board 23 constituting this semiconductor package 10A is one in which a single layer wiring is formed by a Cu thin film on the AlN substrate 11 using Y 2 O 3 as a sintering aid.

【0050】セラミック回路基板23の製造には、セラ
ミック基板であるAlN基板11を用意してこのAlN
基板11の反りをなくす一方、薄膜配線のパターニング
を容易にするために、Al2 3 やSiCなどの粉末を
用いて研磨を行なう。
To manufacture the ceramic circuit board 23, the AlN board 11 which is a ceramic board is prepared and the AlN board 11 is prepared.
Polishing is performed using powder such as Al 2 O 3 or SiC in order to facilitate patterning of the thin film wiring while eliminating warpage of the substrate 11.

【0051】AlN基板11を研磨した後、AlN基板
11にスパッタリングを行なうために、AlN基板11
を中性洗剤や純水などを用いて超音波洗浄する。AlN
基板11へのスパッタリングは、RFスパッタを使用し
てターゲットにCuを用い、使用ガスにO2 と不活性ガ
ス、例えばArを用いる。
After polishing the AlN substrate 11, the AlN substrate 11 is used for sputtering the AlN substrate 11.
Ultrasonically clean with a neutral detergent or pure water. AlN
For sputtering on the substrate 11, Cu is used as a target by using RF sputtering, and O 2 and an inert gas such as Ar are used as a used gas.

【0052】AlN基板11への薄膜成膜は、初めにO
2 とArの混合比が体積割合で90:10で5分間スパ
ッタリングして成膜し、続いてO2 とArの混合比を5
0:50で5分間薄膜成膜し、最後に100%Arで1
0分間のスパッタ成膜を行なう。RFスパッタのパワー
は1kwである。
For the thin film formation on the AlN substrate 11, first, O
The mixing ratio of 2 and Ar is deposited by sputtering for five minutes at 90:10 volume ratio, the mixing ratio of the subsequently O 2 and Ar 5
Thin film is formed at 0:50 for 5 minutes, and finally 100% Ar for 1
Sputter film formation is performed for 0 minutes. The power of RF sputter is 1 kW.

【0053】AlN基板11へのスパッタリングにより
下層にCu酸化物層22が、上層にCu導体膜層21を
構成するCu膜層が形成される。下層のCu酸化物層2
2の膜厚は約100nm、上層のCu膜層は約1μmで
ある。
By sputtering on the AlN substrate 11, the Cu oxide layer 22 is formed as the lower layer and the Cu film layer constituting the Cu conductor film layer 21 is formed as the upper layer. Lower Cu oxide layer 2
2 has a thickness of about 100 nm, and the upper Cu film layer has a thickness of about 1 μm.

【0054】Cu膜層上に配線を形成するため、ポジ型
レジストを用いて配線パターンを約10μm厚に形成
し、Cuの電気メッキを行なった。Cuメッキの厚さは
約10μmである。
In order to form wiring on the Cu film layer, a wiring pattern having a thickness of about 10 μm was formed using a positive resist, and Cu was electroplated. The thickness of Cu plating is about 10 μm.

【0055】Cuメッキ後、ポジ型レジストを剥離し、
配線パターン以外のCu導体膜層21とCu酸化物層2
2を塩化第2鉄でエッチング処理してAlN回路基板2
3を構成した。この場合にも、AlN基板11上の薄膜
成膜により形成される膜厚は約10μm程度とすること
ができる。
After Cu plating, the positive resist is peeled off,
Cu conductor film layer 21 and Cu oxide layer 2 other than the wiring pattern
2 is etched with ferric chloride and AlN circuit board 2
Configured 3. Also in this case, the thickness of the thin film formed on the AlN substrate 11 can be set to about 10 μm.

【0056】得られたAlN回路基板23の配線パター
ンの線幅は約40μmで、線間は約60μmであり、1
00μm以下のCu配線を容易に得ることができる。
The line width of the wiring pattern of the obtained AlN circuit board 23 is about 40 μm and the space between the lines is about 60 μm.
It is possible to easily obtain Cu wiring having a thickness of 00 μm or less.

【0057】この第2実施例の変形例として、AlN基
板11を超音波洗浄した後、AlN基板11表面に酸化
膜(Al2 3 )を形成するため、AlN基板11を純
水中に浸漬させて約100℃に加熱する。これによりA
lN基板11表面に酸化膜を形成した状態で、AlN基
板11にRFスパッタを用いてスパッタリングを行なっ
てもよい。AlN基板11のスパッタリング以降の製造
工程は、第2実施例で示すものと異ならないので説明を
省略する。
As a modification of the second embodiment, after the AlN substrate 11 is ultrasonically cleaned, the AlN substrate 11 is immersed in pure water to form an oxide film (Al 2 O 3 ) on the surface of the AlN substrate 11. And heat to about 100 ° C. This makes A
The AlN substrate 11 may be sputtered by RF sputtering with the oxide film formed on the surface of the 1N substrate 11. The manufacturing process after the sputtering of the AlN substrate 11 does not differ from that shown in the second embodiment, and therefore its explanation is omitted.

【0058】この変形例によっても、配線パターンの配
線幅が約40μmで、線間は約60μmのAlN回路基
板が得られた。
Also according to this modification, an AlN circuit board having a wiring pattern having a wiring width of about 40 μm and a line spacing of about 60 μm was obtained.

【0059】図6は本発明の第3実施例を示すもので、
セラミック回路基板を備えた半導体パッケージとしての
ピングリッドアレイパッケージ(Pin Grid Array Packa
ge:以下PGAという。)10Bを示すものである。
FIG. 6 shows a third embodiment of the present invention.
A pin grid array package (Pin Grid Array Packa) as a semiconductor package equipped with a ceramic circuit board.
ge: Hereinafter referred to as PGA. ) 10B is shown.

【0060】このPGA10Bは、Y2 3 を焼結助剤
としてセラミック基板であるAlN同時焼成基板30に
単層配線をCu薄膜で形成したものである。
This PGA 10B has a single-layer wiring formed of a Cu thin film on an AlN co-firing substrate 30 which is a ceramic substrate using Y 2 O 3 as a sintering aid.

【0061】図5に示すPGA10Bは、パッケージ下
面からリードピン31を取り出すLSIパッケージの一
種であり、セラミック基板であるAlN同時焼成基板3
0上にCu酸化物層22を介して配線パターンを形成し
たCu導体膜層21が積層されてAlN回路基板33が
セラミック回路基板として構成される。
The PGA 10B shown in FIG. 5 is a type of LSI package in which the lead pins 31 are taken out from the lower surface of the package, and is an AlN co-firing substrate 3 which is a ceramic substrate.
The Cu conductor film layer 21 having a wiring pattern formed thereon is laminated on the surface of the AlO circuit board 0 to form the AlN circuit board 33 as a ceramic circuit board.

【0062】AlN回路基板33はAg−Cuろう材3
4を介してキャップで一体に被覆されてPGA10Bが
構成され、このPGA10Bはパッケージ下面からリー
ドピン31が取り出される構成となっている。
The AlN circuit board 33 is made of Ag—Cu brazing material 3.
The PGA 10B is formed by being integrally covered with a cap via the PGA 10B, and the lead pin 31 is taken out from the lower surface of the package of the PGA 10B.

【0063】次に、PGA10Bを構成するセラミック
回路基板33の製造手順を説明する。
Next, the procedure for manufacturing the ceramic circuit board 33 constituting the PGA 10B will be described.

【0064】このPGA10Bは、Y2 3 を焼結助剤
として用い、セラミック基板であるAlN同時焼成基板
30に単層配線をCu薄膜で形成したものである。
This PGA 10B uses Y 2 O 3 as a sintering aid and has a single-layer wiring formed of a Cu thin film on an AlN co-firing substrate 30 which is a ceramic substrate.

【0065】このPGA10Bの製造に際して、初めに
AlN同時焼成基板30の反りをなくす一方、薄膜配線
のパターニングを容易にするために研磨を行なう。Al
N同時焼成基板30の研磨は、Al2 3 やSiCなど
の粉末を研磨剤として用いる。
At the time of manufacturing the PGA 10B, first, the AlN co-fired substrate 30 is removed from warpage, while polishing is performed to facilitate patterning of thin film wiring. Al
To polish the N co-firing substrate 30, powder of Al 2 O 3 or SiC is used as a polishing agent.

【0066】AlN同時焼成基板30を研磨した後、A
lN同時焼成基板30にスパッタリングを行なうため、
基板を中性洗剤や純水などで超音波洗浄する。AlN同
時焼成基板30へのスパッタリングは、RFスパッタを
使用し、ターゲットにCuを用いて使用ガスにO2 と不
活性ガスであるArを用いて薄膜形成を行なう。
After polishing the AlN co-fired substrate 30, A
In order to perform sputtering on the 1N co-fired substrate 30,
The substrate is ultrasonically cleaned with a neutral detergent or pure water. RF sputtering is used for sputtering the AlN co-fired substrate 30, and a thin film is formed by using Cu as a target, O 2 as a used gas, and Ar as an inert gas.

【0067】AlN同時焼成基板30への薄膜成膜は、
初めにO2 とArの混合比が体積割合で90:10で5
分間スパッタリングして成膜し、続いてO2 とArの混
合比を50:50で5分間スパッタ成膜し、最後に10
0%Arで10分間のスパッタ成膜を行ない、AlN同
時焼成基板30上に薄膜成膜を行なう。RFスパッタの
パワーは1kwで行なう。
The thin film formation on the AlN co-fired substrate 30 is as follows.
First, when the mixture ratio of O 2 and Ar is 90:10 by volume, 5
Sputtering for a minute to form a film, followed by sputter film formation for 5 minutes at a mixture ratio of O 2 and Ar of 50:50, and finally 10
Sputtering is performed for 10 minutes with 0% Ar to form a thin film on the AlN co-fired substrate 30. The RF sputtering power is 1 kW.

【0068】このRFスパッタにより、AlN同時焼成
基板30上に下層のCu酸化物層22と上層にCu導体
膜層21で構成するCu膜層が薄膜成膜される。薄膜成
膜の膜厚は、下層のCu酸化物層22が約100nm
厚、上層のCu膜層が約1μm厚である。Cu膜層上に
配線を形成するため、ポジ型レジストを用いて配線パタ
ーンを約10μm厚形成してCuの電気メッキを行な
う。Cuメッキの厚さは、例えば約10μmである。
By this RF sputtering, a thin Cu film layer composed of the lower Cu oxide layer 22 and the upper Cu conductor film layer 21 is formed on the AlN co-fired substrate 30. The thickness of the thin film formed is about 100 nm in the lower Cu oxide layer 22.
The thickness of the upper Cu film layer is about 1 μm. In order to form a wiring on the Cu film layer, a wiring pattern is formed to a thickness of about 10 μm using a positive type resist and Cu electroplating is performed. The thickness of the Cu plating is, for example, about 10 μm.

【0069】Cuメッキ後、AlN同時焼成基板30か
らポジ型レジストを剥離し、配線パターン以外のCu導
体膜層21とCu酸化物層22をエッチング処理液とし
て塩化第2鉄でエッチング処理し、AlN回路基板33
をセラミック回路基板として構成する。配線パターンの
配線幅が約40μm、線間が約60μmのAlN回路基
板33を得ることができた。
After Cu plating, the positive type resist was peeled off from the AlN co-fired substrate 30, and the Cu conductor film layer 21 and the Cu oxide layer 22 other than the wiring pattern were etched with ferric chloride as an etching solution to form AlN. Circuit board 33
As a ceramic circuit board. It was possible to obtain the AlN circuit board 33 in which the wiring width of the wiring pattern was about 40 μm and the distance between the lines was about 60 μm.

【0070】AlN回路基板33へのリードピン31は
コバール製で、棒端に皿がついたヘッド形状に構成され
る。リードピン31のヘッド36には、例えばAg−C
uのろう材34が付着され、リードピン31のヘッド3
5とAlN同時焼成基板30を合せる形で、C製治具に
納め、例えば830℃で熱処理を行なう。ろう材34は
熱処理により溶解して薄膜配線とリードピンの接合が行
なわれ、PGA10Bが作られる。
The lead pin 31 to the AlN circuit board 33 is made of Kovar, and has a head shape with a plate at the rod end. The head 36 of the lead pin 31 has, for example, Ag-C.
The brazing material 34 of u is attached to the head 3 of the lead pin 31.
5 and the AlN co-fired substrate 30 are put together in a jig made of C and heat-treated at 830 ° C., for example. The brazing material 34 is melted by heat treatment to join the thin film wiring and the lead pin, and the PGA 10B is manufactured.

【0071】なお、本発明によるセラミック回路基板の
各実施例では、セラミック基板であるAlN基板上に薄
膜成膜されるCu導体膜層の間にCu酸化物(Cux
O)層を一体に介装し、このCu酸化物層によりCu導
体膜層の密着性を高めた例を示したが、このCu酸化物
層に代えてCu窒化物層を一体に介在して接合層として
利用し、Cu導体膜層の密着性を改善してもよい。
In each of the embodiments of the ceramic circuit board according to the present invention, Cu oxide (Cux) is formed between the Cu conductor film layers formed in a thin film on the AlN substrate which is a ceramic substrate.
An example in which the (O) layer is integrally interposed and the adhesion of the Cu conductor film layer is enhanced by this Cu oxide layer is shown, but instead of this Cu oxide layer, a Cu nitride layer is integrally interposed. It may be used as a bonding layer to improve the adhesion of the Cu conductor film layer.

【0072】いずれにしても、AlN基板とCu導体膜
層との間にCu酸化物(CuxO)層あるいはCu窒化
物層を一体に介装させることにより、接合層として活性
なZr、Ti等の異種金属を用いる必要がない。Cu窒化
物層の形成には使用ガスとしてN2 ガスとAr等の不活
性ガスが用いられる。
In any case, by interposing a Cu oxide (CuxO) layer or a Cu nitride layer integrally between the AlN substrate and the Cu conductor film layer, Zr, Ti, etc., which are active as a bonding layer, can be formed. There is no need to use dissimilar metals. N 2 gas and an inert gas such as Ar are used as a used gas for forming the Cu nitride layer.

【0073】[0073]

【発明の効果】以上に述べたように本発明に係るセラミ
ック回路基板は、請求項1に記載したように構成し、セ
ラミック基板とCu導体膜層の間にCu酸化物層または
Cu窒化物層を介装させることにより、AlN基板等の
セラミック基板とCu導体膜層を接合するとき、中間に
Cu酸化物層あるいはCu窒化物層が存在すると、T
i,Cr,Zr等の活性な接合金属を用いなくても、C
u導電体層をセラミック基板に接合させ、良好な密着性
が得られ、接合層として異種の活性金属を介在させるこ
となく、メタライズすることができる。Cu導電体層は
セラミック基板上に100μm以下の厚さの薄膜にて成
形できるので、微細な薄膜パターンを形成でき、高密度
化、高集積化が図れ、信頼性の高いセラミック回路基板
を提供できる。
As described above, the ceramic circuit board according to the present invention is configured as described in claim 1, and the Cu oxide layer or the Cu nitride layer is provided between the ceramic substrate and the Cu conductor film layer. When a ceramic substrate such as an AlN substrate and a Cu conductor film layer are joined by interposing, a Cu oxide layer or a Cu nitride layer is present in the middle,
Even without using an active bonding metal such as i, Cr or Zr, C
By bonding the u conductor layer to the ceramic substrate, good adhesion can be obtained, and metallization can be performed without interposing a different active metal as a bonding layer. Since the Cu conductor layer can be formed on the ceramic substrate with a thin film having a thickness of 100 μm or less, it is possible to form a fine thin film pattern, achieve high density and high integration, and provide a highly reliable ceramic circuit substrate. .

【0074】また、請求項2に記載したように、セラミ
ック回路基板に用いられるCu酸化物層あるいはCu窒
化物層は、Cuと酸素の比率あるいはCuと窒素の比率
を連続的あるいはステップ状に変化させることにより、
AlN基板等のセラミック基板とCu導体膜層の密着強
度をより一層向上させることができる。
Further, as described in claim 2, in the Cu oxide layer or the Cu nitride layer used for the ceramic circuit board, the ratio of Cu to oxygen or the ratio of Cu to nitrogen is changed continuously or stepwise. By letting
The adhesion strength between the ceramic substrate such as the AlN substrate and the Cu conductor film layer can be further improved.

【0075】さらに、本発明に係るセラミック回路基板
の製造方法を、請求項3に記載したようにした場合に
は、通常のスパッタ法、蒸着法等の薄膜成膜法で高温に
晒すことなく、密着性の優れたCu導体膜層を、薄膜成
形でき、100μm以下の配線パターンを形成できるの
で、高密度化、高集積化が図れる。
Further, in the case where the method for manufacturing a ceramic circuit board according to the present invention is set forth in claim 3, without exposing to a high temperature by a thin film forming method such as a usual sputtering method or vapor deposition method, Since the Cu conductor film layer having excellent adhesiveness can be formed into a thin film and a wiring pattern of 100 μm or less can be formed, high density and high integration can be achieved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1実施例を示すもので、セラミック
回路基板を備えたQFPの一例を示す図。
FIG. 1 shows a first embodiment of the present invention and is a diagram showing an example of a QFP provided with a ceramic circuit board.

【図2】図1のQFPを構成するセラミック回路基板の
A部の断面構造を示す図。
FIG. 2 is a diagram showing a cross-sectional structure of a portion A of a ceramic circuit board that constitutes the QFP of FIG.

【図3】セラミック回路基板のセラミック基板と薄膜成
膜部の界面付近の組成分析図。
FIG. 3 is a composition analysis diagram in the vicinity of an interface between a ceramic substrate and a thin film forming portion of a ceramic circuit substrate.

【図4】本発明の第2実施例を示すもので、セラミック
回路基板を備えた半導体パッケージの一例を示す図。
FIG. 4 shows a second embodiment of the present invention and is a diagram showing an example of a semiconductor package including a ceramic circuit board.

【図5】図4の半導体パッケージを構成するセラミック
回路基板のB部の断面図。
5 is a cross-sectional view of a B portion of the ceramic circuit board that forms the semiconductor package of FIG.

【図6】本発明の第3実施例を示すもので、セラミック
回路基板を備えたPGAの一例を示す図。
FIG. 6 shows a third embodiment of the present invention and is a diagram showing an example of a PGA provided with a ceramic circuit board.

【図7】図6のPGAを構成するセラミック回路基板の
C部の断面図。
7 is a cross-sectional view of a C portion of the ceramic circuit board forming the PGA of FIG.

【図8】従来のセラミック回路基板を示す図。FIG. 8 is a diagram showing a conventional ceramic circuit board.

【符号の説明】[Explanation of symbols]

10 QFP(Quad Flat Package ) 10A 半導体パッケージ 10B PGA(Pin Grid Array Package) 11 AlN基板(セラミック基板) 12,21 Cu導体膜層 13,22 Cu酸化物層 16,23,33 AlN回路基板(セラミック回路基
板) 18 AlNキャップ 20 リード 25 キャップ 31 リードピン 35 ヘッド
10 QFP (Quad Flat Package) 10A Semiconductor Package 10B PGA (Pin Grid Array Package) 11 AlN Substrate (Ceramic Substrate) 12, 21 Cu Conductive Film Layer 13, 22 Cu Oxide Layer 16, 23, 33 AlN Circuit Substrate (Ceramic Circuit) Substrate) 18 AlN cap 20 Lead 25 Cap 31 Lead pin 35 Head

───────────────────────────────────────────────────── フロントページの続き (72)発明者 安本 恭章 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内 (72)発明者 岩瀬 暢男 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内 ─────────────────────────────────────────────────── ─── Continuation of front page (72) Inventor Kyoaki Yasumoto 1 Komukai Toshiba Town, Saiwai-ku, Kawasaki City, Kanagawa Prefecture Toshiba Research and Development Center (72) Inventor Nobuo Iwase Komukai, Kawasaki City, Kanagawa Prefecture Toshiba Town No. 1 Inside Toshiba Research and Development Center

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 セラミック基板に薄膜成膜法によりCu
導体膜層を形成したセラミック回路基板において、前記
セラミック基板とCu導体膜層の間にCu酸化物層また
はCu窒化物層を介装させたことを特徴とするセラミッ
ク回路基板。
1. A Cu film formed on a ceramic substrate by a thin film forming method.
A ceramic circuit board having a conductor film layer formed thereon, wherein a Cu oxide layer or a Cu nitride layer is interposed between the ceramic substrate and the Cu conductor film layer.
【請求項2】 Cu酸化物層のCuと酸素の比率あるい
はCu窒化物層のCuと窒素の比率を層内で連続的あるい
はステップ状に変化させた請求項1に記載のセラミック
回路基板。
2. The ceramic circuit board according to claim 1, wherein the ratio of Cu to oxygen in the Cu oxide layer or the ratio of Cu to nitrogen in the Cu nitride layer is changed continuously or stepwise within the layer.
JP5239840A 1993-09-27 1993-09-27 Ceramic circuit board Pending JPH0794631A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5239840A JPH0794631A (en) 1993-09-27 1993-09-27 Ceramic circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5239840A JPH0794631A (en) 1993-09-27 1993-09-27 Ceramic circuit board

Publications (1)

Publication Number Publication Date
JPH0794631A true JPH0794631A (en) 1995-04-07

Family

ID=17050652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5239840A Pending JPH0794631A (en) 1993-09-27 1993-09-27 Ceramic circuit board

Country Status (1)

Country Link
JP (1) JPH0794631A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017201686A (en) * 2016-04-28 2017-11-09 三ツ星ベルト株式会社 Metallized substrate and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017201686A (en) * 2016-04-28 2017-11-09 三ツ星ベルト株式会社 Metallized substrate and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US4525383A (en) Method for manufacturing multilayer circuit substrate
US4463059A (en) Layered metal film structures for LSI chip carriers adapted for solder bonding and wire bonding
US4751349A (en) Zirconium as an adhesion material in a multi-layer metallic structure
JP3373324B2 (en) Thin film circuit metal system for bump IC package
JPH01302842A (en) Semiconductor device of multilayer interconnection structure
JPH11340265A (en) Semiconductor device and its manufacture
JPH0235475B2 (en)
JP2501272B2 (en) Multilayer ceramic circuit board
JPH0794631A (en) Ceramic circuit board
JPH0158875B2 (en)
JPS61121489A (en) Cu wiring sheet for manufacture of substrate
JP3015491B2 (en) AlN substrate
JP3585964B2 (en) Ceramic surface wiring substrate
JP3723350B2 (en) Wiring board and manufacturing method thereof
JP2001320172A (en) Thin film multilayer circuit board
JP2000294674A (en) Semiconductor device and its manufacture
JPH02299289A (en) Circuit board and manufacture thereof
JPH06112339A (en) Ceramic package
JP2000236039A (en) Wiring substrate and its manufacture
JPH0114715B2 (en)
JPS6086840A (en) Manufacture of semiconductor device
JPH11330292A (en) Multilayer substrate
JPH0376190A (en) Thin-film circuit board
JPS6196754A (en) Substrate provided with pin
JPH06283844A (en) Insulating circuit board