JPH0793265B2 - Method for manufacturing semiconductor crystal layer - Google Patents

Method for manufacturing semiconductor crystal layer

Info

Publication number
JPH0793265B2
JPH0793265B2 JP27829487A JP27829487A JPH0793265B2 JP H0793265 B2 JPH0793265 B2 JP H0793265B2 JP 27829487 A JP27829487 A JP 27829487A JP 27829487 A JP27829487 A JP 27829487A JP H0793265 B2 JPH0793265 B2 JP H0793265B2
Authority
JP
Japan
Prior art keywords
crystal layer
film
semiconductor
substrate
semiconductor crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP27829487A
Other languages
Japanese (ja)
Other versions
JPH01120807A (en
Inventor
稔 高橋
Original Assignee
工業技術院長
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 工業技術院長 filed Critical 工業技術院長
Priority to JP27829487A priority Critical patent/JPH0793265B2/en
Publication of JPH01120807A publication Critical patent/JPH01120807A/en
Publication of JPH0793265B2 publication Critical patent/JPH0793265B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、絶縁膜上に半導体単結晶層を形成する技術に
係わり、特にビームアニール法を利用した半導体結晶層
の製造方法に関する。
The present invention relates to a technique for forming a semiconductor single crystal layer on an insulating film, and particularly to the production of a semiconductor crystal layer using a beam annealing method. Regarding the method.

(従来の技術) 従来、絶縁膜上に半導体単結晶層を形成するには、第6
図に示す方法が採用されている。この方法では、第6図
(a)に示す如くシリコン基板61の表面にシリコン凸部
62を形成し、凸部62以外の領域をCVD酸化膜63で埋込
む。次いで、全面に多結晶シリコン膜64を堆積し、CVD
酸化膜で形成したキャップ層65を更に堆積する。その
後、レーザビーム或いは電子ビーム等のエネルギービー
ム66を照射することにより、シードと称する前記凸部62
の表面を結晶方位の種として、多結晶シリコン膜64の一
部を一旦溶融する。このとき、熱伝導の高いシード部表
面からシリコン基板61に熱が流出する。そして、多結晶
シリコン膜63は溶融・再結晶化により単結晶層となる。
(Prior Art) Conventionally, in order to form a semiconductor single crystal layer on an insulating film,
The method shown is used. In this method, as shown in FIG. 6 (a), a silicon convex portion is formed on the surface of the silicon substrate 61.
62 is formed, and the area other than the convex portion 62 is filled with the CVD oxide film 63. Next, a polycrystalline silicon film 64 is deposited on the entire surface and CVD is performed.
A cap layer 65 formed of an oxide film is further deposited. Then, by irradiating an energy beam 66 such as a laser beam or an electron beam, the convex portion 62 called a seed is formed.
Part of the polycrystalline silicon film 64 is once melted by using the surface of the as a seed of crystal orientation. At this time, heat flows out to the silicon substrate 61 from the surface of the seed portion having high heat conductivity. Then, the polycrystalline silicon film 63 becomes a single crystal layer by melting and recrystallization.

しかしながら、この種の方法にあっては次のような問題
があった。即ち、第6図(b)に示すように、シリコン
凸部62を上面から見た場合連続した構造となっており、
この構造ではビームアニールでシード部表面上に多結晶
シリコンを溶融する際、シード部から流出する熱の量が
多く、ビームアニールのパワーを強くする必要がある。
このため、シリコン基板61の変形や多結晶シリコン膜63
の剥がれ等が生じ、半導体膜上への素子形成を困難にし
ていた。
However, this type of method has the following problems. That is, as shown in FIG. 6 (b), the silicon convex portion 62 has a continuous structure when viewed from above,
In this structure, when the polycrystalline silicon is melted on the surface of the seed portion by beam annealing, the amount of heat flowing out from the seed portion is large and it is necessary to increase the beam annealing power.
Therefore, the deformation of the silicon substrate 61 and the polycrystalline silicon film 63
Peeling off occurred, making it difficult to form an element on the semiconductor film.

(発明が解決しようとする問題点) このように従来、シード部からの熱の流出が多いため、
ビームアニールのパワーを大きくせざるを得ず、これが
基板の変形或いは半導体薄膜の剥がれを招く要因となっ
ていた。
(Problems to be solved by the invention) As described above, in the related art, since the heat often flows out from the seed portion,
There is no choice but to increase the power of beam annealing, which causes deformation of the substrate or peeling of the semiconductor thin film.

本発明は上記事情を考慮してなされたもので、その目的
とするところは、シード部からの熱の流出を少なくする
ことができ、基板変形や半導体薄膜の剥がれ等を防止
し、絶縁膜上に良質の単結晶層を形成することのできる
半導体結晶層の製造方法を提供することにある。
The present invention has been made in view of the above circumstances, and an object thereof is to reduce heat outflow from a seed portion, prevent substrate deformation, peeling of a semiconductor thin film, and the like, and Another object of the present invention is to provide a method for manufacturing a semiconductor crystal layer capable of forming a high quality single crystal layer.

[発明の構成] (問題点を解決するための手段) 本発明の骨子は、シード部を連続させずに分割すること
により、シード部を介しての熱の流出を低減することに
ある。
[Structure of the Invention] (Means for Solving the Problems) The essence of the present invention is to reduce heat outflow through the seed portion by dividing the seed portion without making it continuous.

即ち本発明は、単結晶半導体基板の表面に凸部を形成
し、前記基板の表面の凸部以外に絶縁膜を埋込み、次い
で全面に多結晶若しくは非晶質の半導体薄膜を形成し、
前記半導体薄膜に所定の強度分布を有するエネルギービ
ームを照射して該薄膜を溶融・再結晶化する半導体結晶
層の製造方法において、前記凸部を単結晶半導体基板の
表面に複数の点状に形成し、且つ該点状凸部の配置を、
所定の強度分布を有するエネルギービームに対して、エ
ネルギー強度の強い領域は密に、弱い領域は粗になるよ
うにしたものである。
That is, the present invention, a convex portion is formed on the surface of the single crystal semiconductor substrate, an insulating film is embedded in the surface of the substrate other than the convex portion, and then a polycrystalline or amorphous semiconductor thin film is formed on the entire surface,
In the method of manufacturing a semiconductor crystal layer in which the semiconductor thin film is irradiated with an energy beam having a predetermined intensity distribution to melt and recrystallize the thin film, the protrusions are formed in a plurality of dots on the surface of a single crystal semiconductor substrate. And the arrangement of the point-shaped convex portions,
With respect to an energy beam having a predetermined intensity distribution, a region having high energy intensity is dense and a region having weak energy intensity is coarse.

(作用) 本発明によれば、基板の凸部を点状に形成し、しかも点
状凸部の配置を所定の強度分布を有するエネルギービー
ムに対して、エネルギーの強い領域は密に、弱い領域は
粗になるようにしてあるため、シード部を介しての無駄
な熱の流出を減少させると共に基板全体として熱の温度
分布を均一化することができ、これによりビームアニー
ルのパワーを低減させ、更に良好な単結晶層の形成が可
能となる。従って、シリコン基板の変形や半導体薄膜の
剥がれ等を防止し、絶縁膜上に良質の半導体結晶層を形
成することが可能となる。
(Operation) According to the present invention, the convex portions of the substrate are formed in a dot shape, and the arrangement of the dot-shaped convex portions is dense with respect to the energy beam having a predetermined intensity distribution, and the dense area is weak area. Since it is made coarse, it is possible to reduce the wasteful heat outflow through the seed portion and to make the temperature distribution of heat uniform over the entire substrate, which reduces the power of beam annealing. It becomes possible to form a better single crystal layer. Therefore, it becomes possible to prevent the deformation of the silicon substrate and the peeling of the semiconductor thin film, and to form a good quality semiconductor crystal layer on the insulating film.

(実施例) 以下、本発明の詳細を図示の実施例によって説明する。(Examples) The details of the present invention will be described below with reference to illustrated examples.

第1図及び第2図はシリコン単結晶層製造工程を示す図
である。まず、第1図に平面図を、第2図(a)に第1
図の矢視A−A断面図を示す如く、単結晶シリコン基板
11上のシード領域にレジストのパターン(図示せず)を
形成し、このレジストをマスクとして用い、反応性イオ
ンエッチング(RIE)法により深さ1μmにシリコン基
板11をエッチングし、シリコンの凸部12を形成した。な
お、この後、マスクとして用いたレジストを除去した。
1 and 2 are views showing a silicon single crystal layer manufacturing process. First, a plan view is shown in FIG. 1 and a first view is shown in FIG.
As shown in the sectional view taken along the line AA in the figure, a single crystal silicon substrate
A resist pattern (not shown) is formed in the seed region on 11 and the resist is used as a mask to etch the silicon substrate 11 to a depth of 1 μm by the reactive ion etching (RIE) method to form the silicon protrusions 12 Was formed. After that, the resist used as the mask was removed.

次いで、第2図(b)に示す如く、基板11の表面の凸部
12以外の領域にCVD法によりシリコン酸化膜(SiO2膜)1
3を埋込み形成した。このSiO2膜13の埋込みに際して
は、まず全面にCVD-SiO2膜13を1μmの厚さに堆積し、
その上に図示しないレジストを塗布して表面平坦化を行
う。続いて、レジストとSiO2のエッチング速度比が略同
等となる条件でRIEによりエッチバックし、シリコン凸
部12上のSiO2膜13を除去すればよい。
Then, as shown in FIG. 2 (b), the protrusions on the surface of the substrate 11
Silicon oxide film (SiO 2 film) on areas other than 12 by CVD method 1
3 was embedded and formed. When burying the SiO 2 film 13, a CVD-SiO 2 film 13 is deposited to a thickness of 1 μm on the entire surface,
A resist (not shown) is applied thereon to flatten the surface. Then, the SiO 2 film 13 on the silicon convex portion 12 may be removed by etching back by RIE under the condition that the etching rate ratio of the resist and SiO 2 is substantially equal.

次いで、第2図(c)に示す如く、全面の多結晶シリコ
ン膜(半導体薄膜)14を6000Åの厚さに堆積し、更にそ
の上にCVD-SiO2膜(キャップ層)15を5000Åの厚さに堆
積した。その後、電子ビーム16を加速電圧12KV、ビーム
電流6mAの条件で、試料をビームアニールしたところ、
シリコン基板11の変形及び多結晶シリコン膜の剥離は全
く生じることなく、容易に単結晶膜を得ることができ
た。
Then, as shown in FIG. 2 (c), a polycrystalline silicon film (semiconductor thin film) 14 on the entire surface is deposited to a thickness of 6000Å, and a CVD-SiO 2 film (cap layer) 15 is further deposited to a thickness of 5000Å on it. It was piled up. After that, when the electron beam 16 was subjected to beam annealing of the sample under the conditions of an accelerating voltage of 12 KV and a beam current of 6 mA,
A single crystal film could be easily obtained without any deformation of the silicon substrate 11 and peeling of the polycrystalline silicon film.

かくして上記の方法によれば、シード部となるシリコン
の凸部12を連続したものではなく、分割した構造として
いるので、シード部を介しての熱の流出を少なくするこ
とができ、電子ビームのエネルギーを小さくすることが
可能となる。このため、基板変形や薄膜の剥がれ等を招
くことなく、SiO2膜13上に良質の単結晶シリコン層を形
成することができる。
Thus, according to the above method, since the silicon convex portion 12 serving as the seed portion is not continuous but has a divided structure, it is possible to reduce the heat outflow through the seed portion, and the electron beam It is possible to reduce energy. Therefore, a good-quality single crystal silicon layer can be formed on the SiO 2 film 13 without causing substrate deformation or peeling of the thin film.

第3図は他のシリコン単結晶層製造方法を説明するため
の工程断面図である。なお、第1図及び第2図と同一部
分には同一符号を付して、その詳しい説明は省略する。
この方法が先に説明した方法と異なる点は、シリコンの
凸部の形成方法にある。
FIG. 3 is a process sectional view for explaining another method for manufacturing a silicon single crystal layer. The same parts as those in FIGS. 1 and 2 are designated by the same reference numerals, and detailed description thereof will be omitted.
This method is different from the method described above in the method of forming the convex portions of silicon.

この方法では、まず第3図(a)に示す如く、シリコン
基板11上に水素燃焼酸化法により厚さ1000ÅのSiO2膜17
を形成した後、減圧CVD法により厚さ2500Åのシリコン
窒化膜(Si3N4膜)18を堆積した。続いて、シード領域
となる領域上においてSi3N4膜18上にレジストのパター
ン(図示せず)を形成し、このレジストをマスクとして
シード領域以外のSi3N4膜18をRIE法で除去した。なお、
この後に、マスクとして用いたレジストを除去した。
In this method, first, as shown in FIG. 3 (a), a SiO 2 film 17 having a thickness of 1000 Å is formed on a silicon substrate 11 by a hydrogen combustion oxidation method.
After forming, a silicon nitride film (Si 3 N 4 film) 18 having a thickness of 2500 Å was deposited by the low pressure CVD method. Subsequently, removing the resist pattern (not shown) is formed on the Si 3 N 4 film 18 on a region serving as the seed region the Si 3 N 4 film 18 other than the seed region using the resist as a mask by RIE did. In addition,
After this, the resist used as the mask was removed.

次いで、温度1000℃の水素燃焼酸化によりシリコン基板
11を選択酸化することによって、第3図(b)に示す如
くシード領域外に厚さ1.4μmのSiO2膜19を形成した。
この酸化膜形成は、周知のフィールド酸化膜の形成工程
と同様である。
Then, the silicon substrate is subjected to hydrogen combustion oxidation at a temperature of 1000 ° C.
By selectively oxidizing 11, a SiO 2 film 19 having a thickness of 1.4 μm was formed outside the seed region as shown in FIG. 3 (b).
This oxide film formation is similar to the well-known field oxide film formation process.

次いで、RIE法でSi3N4膜18を除去し、さらに弗化アンモ
ニア液でSiO2膜17を除去した。さらに、シード領域外の
SiO2膜19を弗化アンモニア液により除去することによ
り、第3図(c)に示す如くシリコン基板11の表面に高
さ7000Åの凸部12を形成した。
Then, the Si 3 N 4 film 18 was removed by the RIE method, and the SiO 2 film 17 was further removed by an ammonia fluoride solution. In addition, outside the seed area
By removing the SiO 2 film 19 with an ammonium fluoride solution, a convex portion 12 having a height of 7,000 Å was formed on the surface of the silicon substrate 11 as shown in FIG. 3 (c).

次いで、先の方法と同様にして第3図(d)に示す如
く、凸部12以外の領域にSiO2膜13を埋込み、さらに全面
に厚さ6000Åの多結晶シリコン膜14及びキャップ層とし
てのSiO2膜15を形成した。この状態で、電子ビーム16を
加速電圧12KV,ビーム電流6mAの条件で試料をビームアニ
ールしたところ、先の方法と同様に良好なシリコン単結
晶層を形成することができた。
Then, as in the previous method, as shown in FIG. 3 (d), the SiO 2 film 13 is embedded in the region other than the convex portion 12, and the entire surface is covered with a polycrystalline silicon film 14 having a thickness of 6000Å and a cap layer. The SiO 2 film 15 was formed. In this state, when the electron beam 16 was subjected to beam annealing of the sample under the conditions of an accelerating voltage of 12 KV and a beam current of 6 mA, a good silicon single crystal layer could be formed as in the previous method.

上記の方法ではビーム走査方向をシードの配置と平行と
したが、第4図に示す如くシードの配置と垂直方向にビ
ーム走査してもよい。
Although the beam scanning direction is parallel to the seed arrangement in the above method, the beam scanning may be performed in the direction perpendicular to the seed arrangement as shown in FIG.

本発明は第1図〜第4図に示す方法の改良であって、第
5図に示すようにビーム強度分布に合わせて凸部の間隔
を変えるようにしたものである。即ち、本発明のように
ビーム強度の強い領域では凸部を粗にし、ビーム強度の
弱いところでは凸部を密にすれば、より良好な単結晶層
の形成が可能となる。
The present invention is an improvement of the method shown in FIGS. 1 to 4, in which the interval between the convex portions is changed in accordance with the beam intensity distribution as shown in FIG. That is, if the convex portions are roughened in a region where the beam intensity is high as in the present invention and the convex portions are dense in a region where the beam intensity is weak, a better single crystal layer can be formed.

また、エネルギービームは電子ビームに限らず、レーザ
ビームやイオンビーム等を用いることができる。さら
に、各層の膜厚,エッチング法及び酸化の方法等は、仕
様に応じて適宜変更可能である。また、半導体薄膜とし
ては、多結晶シリコンの代わりに非晶質シリコンを用い
ることができ、さらにシリコン以外の半導体を用いるこ
とも可能である。その他、本発明の要旨を逸脱しない範
囲で、種々変形して実施することができる。
The energy beam is not limited to the electron beam, and a laser beam, an ion beam, or the like can be used. Further, the film thickness of each layer, the etching method, the oxidation method, and the like can be appropriately changed according to the specifications. As the semiconductor thin film, amorphous silicon can be used instead of polycrystalline silicon, and a semiconductor other than silicon can also be used. In addition, various modifications can be made without departing from the scope of the present invention.

[発明の効果] 以上詳述したように本発明によれば、基板表面の凸部を
点状に形成し、しかも点状凸部の配置を所定の強度分布
を有するエネルギービームに対して、エネルギーの強い
領域は密に、弱い領域は粗になるようにしてあるため、
シード部を介しての無駄な熱の流出を減少させることが
できると共に基板全体として熱の温度分布を均一化する
ことができ、これにより基板変形や薄膜の剥がれ等を防
止し、絶縁膜上に良質の半導体単結晶層を形成すること
が可能となり、3次元ICの実現等に寄与することができ
る。
[Effects of the Invention] As described in detail above, according to the present invention, the convex portions on the surface of the substrate are formed in a dot shape, and the arrangement of the dot-shaped convex portions is different from that of an energy beam having a predetermined intensity distribution. The strong areas are dense and the weak areas are coarse.
It is possible to reduce unnecessary heat outflow through the seed portion and to make the temperature distribution of heat uniform over the substrate as a whole, which prevents substrate deformation and thin film peeling, etc. It is possible to form a high-quality semiconductor single crystal layer, which can contribute to the realization of a three-dimensional IC.

【図面の簡単な説明】[Brief description of drawings]

第1図及び第2図はそれぞれシリコン単結晶層の製造工
程を説明するためのもので第1図は平面図、第2図は断
面図、第3図は他の方法を説明するための工程断面図、
第4図はビームの照射方法の一例を示す模式図、第5図
は本発明の方法を示す模式図、第6図は従来方法を説明
するための図である。 11……単結晶シリコン基板(半導体基板)、12……凸
部、13……SiO2膜(埋込み絶縁膜)、14……多結晶シリ
コン膜(半導体薄膜)、15……SiO2膜(キャップ層)、
16……電子ビーム(エネルギービーム)、17,19……SiO
2膜、18……Si3N4膜。
1 and 2 are each for explaining a manufacturing process of a silicon single crystal layer. FIG. 1 is a plan view, FIG. 2 is a sectional view, and FIG. 3 is a process for explaining another method. Cross section,
FIG. 4 is a schematic diagram showing an example of a beam irradiation method, FIG. 5 is a schematic diagram showing the method of the present invention, and FIG. 6 is a diagram for explaining a conventional method. 11 …… single crystal silicon substrate (semiconductor substrate), 12 …… convex part, 13 …… SiO 2 film (embedded insulating film), 14 …… polycrystalline silicon film (semiconductor thin film), 15 …… SiO 2 film (cap) layer),
16 …… electron beam (energy beam), 17,19 …… SiO
2 films, 18 …… Si 3 N 4 film.

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】単結晶半導体基板の表面に凸部を形成し、
前記基板の表面の凸部以外に絶縁膜を埋め込み、次いで
全面に多結晶若しくは非晶質の半導体薄膜を形成し、前
記半導体薄膜に所定の強度分布を有するエネルギービー
ムを照射して該薄膜を溶融・再結晶化する半導体結晶層
の製造方法において、前記凸部を単結晶半導体基板の表
面に複数の点状に形成し、且つ該点状凸部の配置を、所
定の強度分布を有するエネルギービームに対して、エネ
ルギー強度の強い領域は密に、弱い領域は粗になるよう
にしたことを特徴とする半導体結晶層の製造方法。
1. A convex portion is formed on the surface of a single crystal semiconductor substrate,
An insulating film is embedded in the surface of the substrate other than the convex portion, and then a polycrystalline or amorphous semiconductor thin film is formed on the entire surface, and the semiconductor thin film is irradiated with an energy beam having a predetermined intensity distribution to melt the thin film. In the method of manufacturing a semiconductor crystal layer to be recrystallized, the projections are formed on the surface of a single crystal semiconductor substrate in a plurality of dots, and the projections of the dots are arranged in an energy beam having a predetermined intensity distribution. On the other hand, the method of manufacturing a semiconductor crystal layer is characterized in that a region having high energy intensity is dense and a region having weak energy intensity is coarse.
【請求項2】前記凸部を形成する工程として、反応性イ
オンエッチング法により前記基板の表面を選択的にエッ
チングすることを特徴とする特許請求の範囲第1項記載
の半導体結晶層の製造方法。
2. The method for producing a semiconductor crystal layer according to claim 1, wherein the surface of the substrate is selectively etched by a reactive ion etching method as the step of forming the convex portion. .
【請求項3】前記凸部を形成する工程として、前記基板
の表面に選択的に熱酸化膜を形成したのち、この熱酸化
膜を除去することを特徴とする特許請求の範囲第1項記
載の半導体結晶層の製造方法。
3. The method according to claim 1, wherein in the step of forming the convex portion, a thermal oxide film is selectively formed on the surface of the substrate and then the thermal oxide film is removed. Of manufacturing a semiconductor crystal layer of.
【請求項4】前記半導体薄膜を、CVD法により形成した
ことを特徴とする特許請求の範囲第1項記載の半導体結
晶層の製造方法。
4. The method for producing a semiconductor crystal layer according to claim 1, wherein the semiconductor thin film is formed by a CVD method.
【請求項5】前記凸部の高さは5000Å以上であることを
特徴とする特許請求の範囲第1項記載の半導体結晶層の
製造方法。
5. The method for producing a semiconductor crystal layer according to claim 1, wherein the height of the convex portion is 5000 Å or more.
【請求項6】前記エネルギービームとして、レーザビー
ム、電子ビーム又はイオンビームを用いたことを特徴と
する特許請求の範囲第1項記載の半導体結晶層の製造方
法。
6. The method for producing a semiconductor crystal layer according to claim 1, wherein a laser beam, an electron beam or an ion beam is used as the energy beam.
JP27829487A 1987-11-05 1987-11-05 Method for manufacturing semiconductor crystal layer Expired - Lifetime JPH0793265B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27829487A JPH0793265B2 (en) 1987-11-05 1987-11-05 Method for manufacturing semiconductor crystal layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27829487A JPH0793265B2 (en) 1987-11-05 1987-11-05 Method for manufacturing semiconductor crystal layer

Publications (2)

Publication Number Publication Date
JPH01120807A JPH01120807A (en) 1989-05-12
JPH0793265B2 true JPH0793265B2 (en) 1995-10-09

Family

ID=17595349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27829487A Expired - Lifetime JPH0793265B2 (en) 1987-11-05 1987-11-05 Method for manufacturing semiconductor crystal layer

Country Status (1)

Country Link
JP (1) JPH0793265B2 (en)

Also Published As

Publication number Publication date
JPH01120807A (en) 1989-05-12

Similar Documents

Publication Publication Date Title
EP0235819B1 (en) Process for producing single crystal semiconductor layer
EP0077020B1 (en) Method of manufacturing single-crystal film
US4596604A (en) Method of manufacturing a multilayer semiconductor device
GB2153252A (en) Single-crystal semiconductor devices and method for making them
JPH0793265B2 (en) Method for manufacturing semiconductor crystal layer
JP2745055B2 (en) Method for manufacturing single crystal semiconductor thin film
JPS63265464A (en) Manufacture of semiconductor device
JPS5856457A (en) Manufacture of semiconductor device
JPH0368532B2 (en)
GB2153253A (en) Semiconductor device and process for making it
JPS58180019A (en) Semiconductor base body and its manufacture
JPS59121826A (en) Fabrication of semiconductor single crystal film
JPH024559B2 (en)
JPS5984418A (en) Semiconductor integrated circuit substrate and manufacture of the same
JPS6017911A (en) Manufacture of semiconductor device
JPS61117821A (en) Manufacture of semiconductor device
JPH0722120B2 (en) Method for manufacturing semiconductor device
JPS60189218A (en) Manufacture of semiconductor integrated circuit substrate
JPH0779078B2 (en) Method for single crystallizing semiconductor layer
JPH0797555B2 (en) Method for manufacturing SOI substrate
JPS60210833A (en) Manufacture of semiconductor device
JPS6362893B2 (en)
JPH0779082B2 (en) Method for manufacturing semiconductor single crystal layer
JPH03250620A (en) Manufacture of semiconductor device
JPS5919311A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term