JPH0793008A - シーケンスデータの生成方法 - Google Patents

Abstract

(57)【要約】 【目的】 シーケンスプログラム作成時の入力を制約な
く行えるようにし、実行時の処理の高速化を図ること。 【構成】 入力されたラダープログラムに基づいてラダ
ー図を展開し、当該ラダー図の各構成部品の接続線また
は当該接続線同士の接続点にそれぞれ番号を付し、当該
各構成部品の入力側の接続線あるいは接続点の番号順
に、前記構成部品を配列した部品表を当該構成部品の種
類ごとに作成し、当該部品表に基づいて、シーケンス制
御のためのプログラムを作成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、シーケンスプログラム
作成時の入力を制約なく行えるようにすると同時に、処
理速度を早くすることができるシーケンスデータの生成
方法に関する。

【０００２】

【従来の技術】現在では、工場内において使用されてい
るほとんどの生産機械の動作はプログラマブルコントロ
ーラで制御されている。このプログラマブルコントロー
ラは一種のコンピュータであるから、これを動作させる
ためにはプログラムを入力する必要がある。このプログ
ラムの入力は、入力装置によってラダーシーケンスを描
きながら行う。

【０００３】たとえば、図８に示してあるようなラダー
プログラムを入力する場合には、この図の通りのラダー
図となるように入力装置によって入力を行えば良い。具
体的には、Ｒ1 のＡ接点を入力し、次にこの接点と直列
になるようにＲ2 のＡ接点を入力し、さらにこのＲ1 ，
Ｒ2 の両Ａ接点に並列となるように両Ａ接点Ｒ4 ，Ｒ5
の直列接続された回路を入力する。このような入力を順
次行いながら図のような回路を構成させていく。

【０００４】このようにして入力されたラダー図は、プ
ログラマブルコントローラが解釈できるような，たとえ
ば機械語などの言語に翻訳されてその記憶装置にストア
されることになるが、この翻訳は通常は次のような手順
で行われている。

【０００５】まず、シーケンスブロックの左上より右上
へと接点やノードを解釈していく。図８に示すラダー図
においては、Ｒ1 のＡ接点からＲ2 のＡ接点へと順次解
釈していき、ノード３に達した時にはその下の段の回路
の解釈を行う。つまり、Ｒ4 のＡ接点からＲ5 のＡ接点
へと順次解釈していくことになる。また、ノード６に達
したときには、その下の段の回路の解釈を前述したと同
様にして行う。次に、Ｒ8 のＡ接点とこれに直列接続さ
れたＲ9 のＢ接点の回路の解釈がされ、さらにＲ11とＲ
12との直列回路の解釈がされ、最後にＲ13の回路の解釈
がされて図８に示した回路の全ての解釈が完了する。

【０００６】このように、従来の解釈処理の方法によれ
ば、あるノードに突き当たるまでには１つの直列回路に
ついての解釈が連続して行われ、ノードに突き当たった
場合にはこの直列回路に並列に接続されている回路の解
釈を同様にして行い、全ての並列回路についての解釈が
終了したら次のノードに突き当たるまでの直列回路につ
いての解釈を行っていくという処理が順次行われる。

【０００７】このために、たとえば図９（Ａ）に示して
あるように、あるノードを跨がないようにラダー回路の
入力が行われているものについては従来通りの翻訳が可
能であるが、図９（Ｂ）に示してあるようにノードを跨
ぐようなラダー回路である場合には、翻訳ができなくな
ることになる。また、図１０に示すようなラダー回路で
あれば入力に対する出力の結果が同一でなければならな
いのに対して、従来の２レジスタ方式では接点と出力の
上下関係が異なるだけでも、翻訳が行われた場合には結
果が異なることになるので、このような不具合を解消す
るために、入力エディタを用いてラダープログラムの誤
入力の発生を回避するようにしている。そして、このよ
うにして正確な入力が行われたシーケンスプログラム
は、所定の翻訳ルールにしたがって機械語に翻訳され、
記憶装置に記憶されることになる。

【０００８】

【発明が解決しようとする課題】しかしながら、このよ
うな入力エディタを使用していても、複雑なラダー図に
おいては必ずしも完全な誤入力の回避をすることはでき
ず、万が一誤入力の発見がされないままに翻訳がされて
しまった場合には、当初予定していた通りの動作状態を
実現することができず、バグの解消に多くの時間を要し
てしまうという問題がある。

【０００９】また、入力されたプログラムを機械語に翻
訳して記憶する場合、従来のシーケンスデータの生成方
法においては、たとえば図１３に示したようなラダー回
路を入力すると、次の表１に示すような論理式展開がさ
れ、あたかも図１４に示したような回路を入力したかの
ような翻訳が行われることから、重複した解釈を行わな
ければならない部分を生じ、実行時にはこの重複部分を
その都度処理する必要があるので、解釈の対象となるデ
ータ量が増加し、その分処理速度が遅くなってしまうと
いう問題がある。

【００１０】

【表１】

【００１１】本発明は、このような従来の不具合を解消
するためになされたものであり、その第１の目的は、翻
訳に先だって、入力されたラダー図において使用されて
いる部品表を作成し、その部品表に基づいて翻訳を行う
ようにして、入力するラダー図のパターンに制限がなく
なりまたバグの発生を完全に解消できるシーケンスデー
タの生成方法の提供を目的とするものである。

【００１２】そして、その第２の目的は、入力されたデ
ータが入力時のラダー図と同様のラダー図として記憶さ
れるようにしたシーケンスデータの生成方法の提供を目
的とするものである。

【００１３】

【課題を解決するための手段】上記目的を達成するため
の本発明の第１の構成は、入力されたラダープログラム
に基づいてラダー図を展開し、当該ラダー図の各構成部
品の接続線または当該接続線同士の接続点にそれぞれ番
号を付し、当該各構成部品の入力側の接続線あるいは接
続点の番号順に、前記構成部品を配列した部品表を当該
構成部品の種類ごとに作成し、当該部品表に基づいて、
シーケンス制御のためのプログラムを作成することを特
徴とするものである。

【００１４】第２の構成は、入力されたラダープログラ
ムに基づいてラダー図を展開し、当該ラダー図の各構成
部品の接続線または当該接続線同士の接続点にそれぞれ
番号を付し、当該各構成部品の入力側の接続線あるいは
接続点の番号順に、前記構成部品を配列した部品表を当
該構成部品の種類ごとに作成し、当該構成部品の種類ご
とに作成された部品表のうち、各構成部品に付された入
力および出力の番号を他の構成部品のそれらの番号と比
較して同一番号に整理できるか否かを判断し、同一番号
に整理することができる場合には同一番号に整理する処
理をし、当該処理結果に基づいてシーケンス制御のため
のプログラムを作成することを特徴とするものである。

【００１５】第３の構成は、入力されたラダープログラ
ムに基づいてラダー図を展開し、当該ラダー図の各構成
部品の接続線または当該接続線同士の接続点にそれぞれ
番号を付し、当該各構成部品の入力側の接続線あるいは
接続点の番号順に、前記構成部品を配列した部品表を当
該構成部品の種類ごとに作成し、当該構成部品の種類ご
とに作成された部品表のうち、入力側に複数回出現する
番号をノード番号として割り付けると共に、当該ノード
番号にビット番号を割り付けて前記ノード番号の整理を
行い、当該割り付けられたビット番号に対して論理式を
生成し、当該ビット番号ごとに生成された論理式にブロ
ック番号を割り付け、当該割り付けられたブロック番号
相互間の依存関係を求め、当該依存関係に基づいてシー
ケンス制御のためのプログラムを作成することを特徴と
するものである。

【００１６】第４の構成は、入力されたラダープログラ
ムに基づいてラダー図を展開し、当該ラダー図の各構成
部品の接続線または当該接続線同士の接続点にそれぞれ
番号を付し、当該各構成部品の入力側および出力側の接
続線あるいは接続点の番号順に、前記構成部品を配列し
た部品表を当該構成部品の種類ごとに作成し、当該構成
部品の種類ごとに作成された部品表のうち、入力側に複
数回出現する番号をノード番号として割り付けると共
に、当該ノード番号にビット番号を割り付けて前記ノー
ド番号の整理を行い、当該割り付けられたビット番号に
対して論理式を生成し、当該ビット番号ごとに生成され
た論理式にブロック番号を割り付け、当該割り付けられ
たブロック番号相互間の依存関係を求め、当該依存関係
に基づいてブロック番号を並び替え、当該並べ替えられ
たブロック番号に基づいて前記ビット番号ごとに生成さ
れた論理式を結合し、前記出力側の接続点に対する論理
式を前記ビット番号ごとに結合された論理式に結合する
ことによってシーケンス制御のためのプログラムを作成
することを特徴とするものである。

【００１７】

【作用】このように構成した本発明は、次のように作用
することになる。

【００１８】第１の構成にあっては、まず、入力された
ラダープログラムに基づいてラダー図を展開し、当該ラ
ダー図の各構成部品の接続線または当該接続線同士の接
続点にそれぞれ番号を付し、当該各構成部品の入力側の
接続線あるいは接続点の番号順に前記構成部品を配列し
た部品表を当該構成部品の種類ごとに作成しているの
で、入力されたラダープログラムは構成部品の接続関係
のみでシーケンスコードが生成されることから、ラダー
回路の入力パターンに制限がなくなり、これにともなっ
てバグの発生も完全に解消されることになる。

【００１９】具体的には、ラダー回路の接点と接点のつ
なぎ目の全てに左上から右下に向けて番号を付す。シー
ケンス回路を構成している接点やコイル名称をすべてリ
ストアップし、さらにその接点の左側についている番号
を入力番号、右側についている番号を出力番号としてリ
ストを作成する。これらの入出力番号をワイヤーという
部品群の関係を使ってできるだけ簡略化して部品表を作
成する。

【００２０】このように、どのようなパターンのシーケ
ンス回路でも、上記のような処理をすることで、部品だ
けのデータに変換することができる。

【００２１】第２の構成にあっては、第１の構成に加え
て、構成部品の種類ごとに作成された部品表のうち、各
構成部品に付された入力および出力の番号を他の構成部
品のそれらの番号と比較して同一番号に整理できるか否
かを判断し、同一番号に整理することができる場合には
同一番号に整理する処理をし、当該処理結果に基づいて
シーケンス制御のためのプログラムを作成するようにし
ている。

【００２２】具体的には、できあがった部品表の入力番
号の項を見て、この中で複数回出現する番号をリストア
ップする。つまり、このリストアップした番号が付され
た列に複数個の接点が存在することを意味する。これら
の接点の出力値というのは、その接点の入力値と接点と
のアンドデータである。このため、全ての接点の出力値
を求めるためには、その都度入力側の値を求めなければ
ならない。しかし、この入力側の値はどの行に位置して
いようが同じである。したがって、入力側の値を出力す
るブロックを登録する必要がある。

【００２３】第３の構成にあっては、第１の構成に加え
て、構成部品の種類ごとに作成された部品表のうち、入
力側に複数回出現する番号をノード番号として割り付け
ると共に、当該ノード番号にビット番号を割り付けて前
記ノード番号の整理を行い、当該割り付けられたビット
番号に対して論理式を生成し、当該ビット番号ごとに生
成された論理式にブロック番号を割り付け、当該割り付
けられたブロック番号相互間の依存関係を求め、当該依
存関係に基づいてシーケンス制御のためのプログラムを
作成するようにしている。

【００２４】このようにすれば、リストアップした番号
を出力とするブロックをそれぞれ求めた時に、そのブロ
ックをある特定の番号で登録して分かり易く見やすくす
るための手段である。

【００２５】第４の構成にあっては、第３の構成に加え
て、依存関係に基づいてブロック番号を並び替え、当該
並べ替えられたブロック番号に基づいて前記ビット番号
ごとに生成された論理式を結合し、前記出力側の接続点
に対する論理式を前記ビット番号ごとに結合された論理
式に結合することによってシーケンス制御のためのプロ
グラムを作成するようにしている。

【００２６】このため、生成されるプログラムは入力し
たラダー図に一致したものとすることができ、実行時の
無駄な処理を排除することができるようになるから、実
行速度を向上させることができるようになる。

【００２７】具体的には、複数回出現する（処理され
る）ブロックをある特定のビット番号で登録することが
できる。また、そのブロックの出力値を求める処理をす
る場合そのブロックに割り付いているビット番号を呼び
出して、ブロックの出力値を与えるというデータ構成を
もった論理式ができる。論理式内でのブロックの依存関
係も分かりやすくまた見やすくなる。

【００２８】

【実施例】以下、本発明の一実施例を図面に基づいて説
明する。図１は、本発明にかかるシーケンスデータの生
成方法を実施する装置の概略構成を示したものである。
図中のシーケンス編集機１０は、シーケンスプログラム
を作成するにあたって、オペレータがラダー図として入
力することができるようになっているものである。ま
た、シーケンスコード生成器１２は、本発明の生成方法
を実行して、ＣＰＵ依存性の少ない中間コードを出力す
るように構成されているものである。シーケンス実行器
１４は、シーケンスコード生成器１２からの中間コード
をＣＰＵ依存の機械語に変換してシーケンス処理を実行
するものである。入出力部１６は、このシーケンスコー
ド実行器１４による実行結果を外部に出力するものであ
る。

【００２９】図２は、本発明の生成方法の概略の手順を
示した図である。

【００３０】本発明のシーケンスデータの生成方法の概
略の手順を説明すると次のようになる。

【００３１】まず第１段階では、シーケンス編集機１０
によって入力されたラダープログラムの内のノードに相
当する部分の全てに番号を付ける処理を行なう。これ
は、次の処理において行われる部品表の作成に必要とな
るからである。

【００３２】次に第２段階では、ノードに付された番号
に基いて、入力されたラダープログラムを構成する全て
の部品を番号順に並べて部品表を作成する。この部品表
には、リレーのコイル、リレーの接点、接点間を接続す
るワイヤ等の部品が含まれている。

【００３３】そして第３段階では、作成された部品表を
ノードの番号に基づいて整理する処理が行われる。この
処理によって各部品間の接続関係が明確にされることに
なる。

【００３４】第４段階では、整理された部品表を基にシ
ーケンスコードを生成する処理を行い、第５段階ではこ
の生成されたシーケンスコードの冗長分を整理する処理
を行う。この第５段階の処理が行われた後には、ＣＰＵ
の依存性の少ない中間コードが出力されることになる。

【００３５】以上第１段階から第４段階までの処理は、
シーケンスコード生成器１２によって処理される。

【００３６】そして最後に、各種の実行器専用の機械語
を生成する処理を行う。この処理はシーケンス実行器１
４によって行われ、入出力部１６を介して外部の装置に
出力される。

【００３７】次に上述のそれぞれの段階の処理を図面を
参照しながら詳細に説明する。

【００３８】まず第１段階において、オペレータがシー
ケンス編集器１０を用いて図３に示したようなラダープ
ログラムを入力した場合には、これがシーケンスコード
生成器１２に送られて、図４に示すような部分に番号が
付されることになる。つまり、このラダープログラム中
に存在する全てのノード、バーテックスに番号が付され
る。この番号を付す場合のルールは次のように取り決め
てある。

【００３９】１．番号を付す順番は、左上から右下とす
る。

【００４０】２．接点やコイルなどの部品同士が接して
いる場所をノードと称する。

【００４１】３．線の折れている部分をバーテックスと
称する。

【００４２】４．基線に接しているノードは全てゼロ番
である。

【００４３】以上のルールにしたがって図３のラダープ
ログラムのノード等に番号を付していくと、図４に示し
てあるようになる。

【００４４】以上のように番号が付された後には、第２
段階の処理が行われ、図５に示すような部品一覧表が作
成される。

【００４５】たとえば部品であるＡ接点のＲ1 について
は、入力ＮＯが０，出力ＮＯが１と記される。また、Ｗ
1 は単にノード間を接続するワイヤであるが、これも入
力側と出力側とが存在するので部品として登録する。こ
のＷ1 については入力ＮＯが５，出力ＮＯが１１と記さ
れる。このようにシーケンス編集機１０によって入力さ
れたラダープログラム中に存在する全ての部品について
付された入力ＮＯおよび出力ＮＯを勘案した図５のよう
な部品表を作成する。

【００４６】図５のように作成された部品表は部品の種
類ごとでも入力ＮＯ毎でもないので、第３段階では、こ
れを部品ごとに整理する処理を行う。また、部品に付さ
れている番号の整理も同時に行う。

【００４７】この第３段階の処理を行うにあたって整理
のためのルールは次のように設定してある。

【００４８】１．ワイヤの両端のノード番号は等価であ
るものとする。

【００４９】２．接点の両端のノード番号は入れ替える
ことができないものとする。

【００５０】３．ノード番号は小さい順に整理する。

【００５１】４．Ｌ形および逆Ｌ形（┘）バーテックス
のノード番号は全て消去する。

【００５２】５．終了条件は全てのワイヤが消去できた
時である。

【００５３】したがって、この第３段階は全てのワイヤ
が消去できるまで繰り返し行われることになる。

【００５４】まず、図５に示した部品表を種別毎に分け
て、図６に示したような種別毎の部品表を作成する。次
に、この部品表をルールにしたがって整理する。つま
り、ワイヤのノード番号は等価であるので、ワイヤＷ1
の入力ＮＯ５と出力ＮＯ１１とは置換可能であると言う
ことになり、同様にワイヤＷ2 の入力ＮＯ１１と出力Ｎ
Ｏ１３についても同様である。この関係を勘案して図６
の部品表の整理をすると、Ａ接点のＲ5 については、ワ
イヤＷ9 の入力ＮＯ１と５とが等価であるので、その入
力ＮＯを５から１に変更する。Ａ接点のＲ7 の入力ＮＯ
８はワイヤＷ6 を参照してそのＮＯを８から６に変更す
る。このようにしてリレー接点の入力ＮＯと出力ＮＯと
を置き換えができなくなるまでワイヤの入出力ＮＯを参
照して繰り返し変更する処理を行う。この処理の結果、
最終的に得られるそれぞれのリレー接点，出力端子，ワ
イヤの部品表は図７のようなものとなる。このようにし
て作成された部品表は次の段階においてシーケンスコー
ドを作成するための基礎とされる。

【００５５】第４段階の処理においては、第３段階まで
の処理で作成された部品表に基づいてシーケンスコード
が作成される。この処理においても次のようなルールが
設定されている。

【００５６】１．接点と入力ノードのＡＮＤ値を出力す
る。

【００５７】２．入力ノード番号が０になったところで
ＰＵＳＨする。

【００５８】３．ＰＵＳＨした回数はカウントしてお
く。

【００５９】４．全ての回路をＰＵＳＨし終えたら、カ
ウント回数ＰＯＰ＿ＯＲを繰り返す。

【００６０】５．ＰＯＰ＿ＯＲ終了後、所定のコイル，
ファンクションに出力する。

【００６１】以上のルールを踏まえてこの段階の処理は
たとえば次のようにして行われることになる。

【００６２】まず出力端子の番号であるＯ1 について見
る。この出力端子Ｏ1 は４を入力としているので、出力
ＮＯが４である部品を検索することになる。この部品が
捜せたら、その部品が入力としているノードの番号を書
いてその下の行に所定のコードを書く。次に、ノード番
号を表の出力項から捜して、対応する接点項（部品）の
入力項に書かれているノード番号を書く。このノード番
号と接点とをＡＮＤする。この処理は出力項が１つだけ
の場合と出力項が複数の場合との２つの場合がある。

【００６３】たとえば出力項が１つだけの場合には、ノ
ード番号／ＡＮＤのみが記され、次のように処理され
る。

【００６４】 ４ ＯＵＴ ０１ についての変換は、 ３ ＡＮＤ Ｒ４ ＯＵＴ ０１ となる。

【００６５】一方、出力項が複数ある場合には、ノード
番号／ＡＮＤの後にＰＵＳＨを付け、全ての出力効を記
述した後にＰＵＳＨの数だけＰＯＰ＿ＯＲを書く。たと
えば、 ３ ＡＮＤ Ｒ４ ＯＵＴ ０１の変換は、 ２ ＡＮＤ Ｒ３ ＰＵＳＨ ６ ＡＮＤ Ｒ６ ＰＵＳＨ ６ ＡＮＤ Ｒ７ ＰＵＳＨ ＰＯＰ＿ＯＲ ＰＯＰ＿ＯＲ ＰＯＰ＿ＯＲ ＡＮＤ Ｒ４ ＯＵＴ Ｏ１ となる。

【００６６】さらに、入力ノード番号が０の場合には、
ＬＤ 部品とし、全てのノード番号が消えたところで終
了する。

【００６７】そして、このような処理がされた以降は次
のようにして論理式への展開が行われることになる。

【００６８】

【表２】

【００６９】そして、次に第５段階の処理が行われるこ
とになる。まず第１のルールとしてはＰＵＳＨ／ＰＯＰ
＿ＯＲは省略する。第２のルールとしては、ＰＵＳＨ／
ＬＤ／ＰＯＰ＿ＯＲはＯＲに変換する。このルールの基
づいて表１の論理式を変換すると表２のようになる。

【００７０】

【表３】

【００７１】以上のようにして整理された論理式の中間
言語を機械語に翻訳する。この変換は変換表に基づいて
行われるが、この変換はターゲットとなるＣＰＵの種類
によって異なる。以下の実施例では、６８０２０のＣＰ
Ｕを用いた場合について示す。この６８０２０のＣＰＵ
はアドレスモードでインデックス付きメモリ間接モード
を使用してビットのアクセスを行うようになっている。

【００７２】この処理を行うにあたっては、次のような
接点テーブルサイズを設定しておく。

【００７３】

【表４】

【００７４】また、次のようにイニシャルベースアドレ
ス，ベースアドレスからオフセット値、レジスタ番号も
設定しておく。

【００７５】

【表５】

【００７６】

【表６】

【００７７】以上のようにして変換された機械語は、入
出力部４から外部に出力されることになる。なお、以上
の実施例においては上記の処理をシーケンスコード生成
器１２及びシーケンス実行器１４によって行うようにし
てあるが、この処理を全てシーケンスコード生成器１２
のみのによって行うようにしてもよい。この場合には、
シーケンス実行器１４へはＣＰＵ依存性の高い機械語が
出力されることになる。 このように、本発明では、入
力されたシーケンスラダー図の逐次変換は行わず、一
度、出力に関連する全ての接点を洗いだし、あらためて
論理的にシーケンスコードを生成するようにしたため
に、ラダーの書式に制限がなくなり、シーケンスエディ
ター等による入力パターンのチェックを行う必要もなく
なる。また、論理的に接点の接続関係のみでシーケンス
コードを生成するために画面上の位置の相違による実行
結果の相違がなくなることになる。

【００７８】次に、実行速度を高速化することができる
ようにしたシーケンスデータの生成方法について説明す
る。

【００７９】本実施例で使用する装置は、前述の実施例
で例示した図１に示した装置と全く同一の装置である。
また、本実施例のシーケンスデータの制御方法の内、図
２に示したフローチャートの第３段階までの処理は前述
の実施例と全く同様の処理を行うようになっているの
で、その処理の詳細な説明は省略する。つまり、図３に
示したラダー図に対して図４から図７に示したと同様の
処理が行われることになる。

【００８０】図７のようにして得られた部品表に基づい
て、それぞれの部品の入力番号として複数回出現するノ
ード番号があるかをチェックし、複数回出現するノード
番号を抽出し、抽出したノード番号に対してビット番号
を付する処理を行う。具体的には、図１１に示してある
ように、まず、入力番号として１が与えられている部品
が複数あるので、この入力番号１を抽出し、次に入力番
号３も複数出現しているのでこの番号３を抽出するとい
う処理を行い、この抽出した番号を順番に並べると、
１，３，６，１０となる。そして、この並べた順番にビ
ット番号をそれぞれ０，１，２，３という具合に付す。
この処理を行うことは、図１２に示したように、同一の
ラインに付した異なるノード番号を同一のビット番号と
して統一することを意味する。つまり、接点Ｒ１，Ｒ
２，Ｒ５，Ｒ９，Ｒ１０，Ｒ１１のそれぞれはビット０
という番号を付されたラインに繋がれていることを意味
する。この処理が終了したら、次に、各ビット番号を最
終出力とする論理式を生成する処理を行う。

【００８１】この論理式を生成する場合は次のルールに
したがって行うようにしてある。

【００８２】１．各ブロックの最終出力はＳＴＥＢ＃
（＃はビット番号である）とする。

【００８３】２．接点（部品）と入力番号をアンドした
値を出力する。

【００８４】３．入力ノードに一致する出力ノードが複
数個存在する場合には、それぞれについて論理式を生成
し、ＰＵＳＨを用いて接合する。最後にＰＵＳＨした数
だけ、ＰＯＰ＿ＯＲを繰り返す。

【００８５】４．入力ノードが０の場合に限ってＬＤを
用いる。

【００８６】５．ビット番号を割り付けたノード番号が
出現したら、それをＧＥＴＢ＃（＃はビット番号）に置
き換える。６．論理式生成の終了はノード番号がなくな
るまでとする。

【００８７】ここで、ＳＥＴＢとは、Ａｃｃの内容をビ
ットスコアテーブルの該当するビット番号に入れること
を意味し、ＧＥＴＢとは、ビットスコアテーブルの該当
するビット内容をＡｃｃにロードすることを意味する。

【００８８】以上のようなルールにしたがって論理式は
次のようにして生成されることになる。この論理式の生
成手順を図１２の回路に基づいて説明する。

【００８９】まず、ビット番号０（ノード番号１）につ
いての生成手順は次のように行われる。ノード番号１が
最終出力となるので、１を置き、その後にＳＥＴＢ ０
を置く。そして、ノード番号１を出力している部品を図
１１に示した部品一覧表から捜し出し、上記のルールの
３，４にしたがって生成した論理式は次のようになる。

【００９０】 ＬＤ Ｒ１ ＰＵＳＨ ＬＤ Ｒ９ ＰＵＳＨ ＰＯＰ＿ＯＲ ＰＯＰ＿ＯＲ ＳＥＴＢ ０ 同様にビット番号１（ノード番号３）の場合も上記のル
ールにしたがって論理式展開すると次のようになる。

【００９１】

【表７】

【００９２】このようにして全てのビット番号、すなわ
ち、ビット０からビット３までについての各ビットにつ
いての論理式展開をし、この論理式展開後の名称をブロ
ックとする。具体的には、下記の表に示すような論理式
展開が行われることになる。

【００９３】

【表８】

【００９４】このようなブロックが生成された後に、ブ
ロック同士の依存関係を求める処理を行う。つまり、各
ブロックごとに、各ブロック内に存在するＧＥＴＢ＃を
対応づけた下記のような表を作成する。

【００９５】 ブロック ＧＥＴＢ＃ ０ なし １ ０，２ ２ ０ ３ ０，１ つぎに、上記の処理において求めた依存関係を元にブロ
ックを並べ替える処理を行う。この並び替えの順番はつ
ぎのルールに基づいて行われる。

【００９６】１．どのビット番号にも依存しないブロッ
クを置く。

【００９７】２．つぎに、１のブロックのみに依存する
ブロックを置く。

【００９８】３．順次置いたブロックに依存するブロッ
クを置く。

【００９９】このルールに基づいて上記のブロックの並
べ替えを行うと下記の表に示したようになる。

【０１００】 ブロック ＧＥＴＢ＃ ０ なし ２ ０ ３ ０，２ １ ０，１ つぎに、上記のようにして並べ替えられたブロックにし
たがって、各ブロック毎に分けられた上記の論理式を順
番に並べる処理を行う。この処理を行なうとつぎのよう
になる。

【０１０１】

【表９】

【０１０２】つぎに、出力端子に対する論理式展開を行
なう。この場合には、上述のＳＥＴＢ＃に替えてＯＵＴ
＃を設定するようにしてある。したがって、それぞれの
出力に対する論理式展開は次のようになる。

【０１０３】

【表１０】

【０１０４】そして最後に、各ブロック毎に分けられた
論理式と、上記の出力端子に対する論理式とを結合して
次のような論理式を得る。

【０１０５】

【表１１】

【０１０６】以上のような処理を経て生成されたシーケ
ンスデータは、入力したラダーシーケンス図に一致した
ものとして記憶されることになるから、この記憶された
シーケンスプログラムを実行した場合には、無駄な処理
が行なわれなくなる。このため、このプログラムを記憶
する記憶装置の容量を必要最小限とすることができ、処
理速度の向上を図ることができるようになる。

【０１０７】これは、図１２のラダー図に対して記憶さ
れるプログラムの論理式展開を示す表１と、同ラダー図
を本発明を用いて論理式展開した場合の表１１とのデー
タ量を比較すれば明らかである。

【０１０８】

【発明の効果】以上述べたように本発明によれば次のよ
うな効果を生ずることになる。

【０１０９】第１の構成においては、入力されたシーケ
ンスプログラムに基づいて部品表を作成し、この部品表
に基づいて、シーケンス制御のためのプログラムを作成
するようにしたので、シーケンスプログラム作成時の入
力が制約なく行えることになる。また、どのようなパタ
ーンのシーケンス回路も変換できることから、何の制約
もなしにシーケンス回路を組むことができる。

【０１１０】第２の構成においては、複数回出現するブ
ロックの位置が明確になり、また、どのような回路構成
であるかも理解できるようになる。

【０１１１】第３の構成においては、ある特定の番号で
登録することにより、複数回出現するブロックがどのよ
うな形で、どこに位置しているか明確にでき、また、ブ
ロック同士の依存関係も非常に分かりやすくなる。

【０１１２】第４の構成においては、非常に簡潔なデー
タ構成となっていることから、データ上からどのような
シーケンス回路であるかを予測することが可能である。
実際にこのデータを基に復元を行った場合、最初にかか
れたシーケンス回路に忠実に変換することができる。ま
た、データ量も少なくなっているので、通信の際のデー
タの送受信が非常に速くなり、ファイルとしてセーブす
る際には、その容量の縮小化を図ることができる。ま
た、入力ラダー図に一致したシーケンスデータが記憶さ
れるようにし、データの処理もビット番号を呼び出して
ブロックの出力値を与えるという形を採っているので、
処理の高速化を図ることができるようになる。

【図面の簡単な説明】

【図１】 本発明にかかるシーケンスデータの生成方法
を実施する装置の概略構成を示す図である。

【図２】 本発明の生成方法の概略の手順を示した図で
ある。

【図３】 入力されたラダープログラムに基づいて展開
されたラダー図の一例を示す図である。

【図４】 図３のラダー図のノードに付される番号の一
例を示す図である。

【図５】 本発明の方法の実施過程において得られる部
品一覧表を示す図である。

【図６】 本発明の方法の実施過程において得られる部
品一覧表を示す図である。

【図７】 本発明の方法の実施過程において得られる部
品一覧表を示す図である。

【図８】 従来の変換方法の説明に供する図である。

【図９】 従来の変換方法の説明に供する図である。

【図１０】 従来の変換方法の説明に供する図である。

【図１１】 本発明の方法の実施過程において得られる
部品一覧表およびこの部品表から作成されるノード番号
とビット番号との関係を示す図である。

【図１２】 本発明の生成方法の処理内容の説明に供す
る図である。

【図１３】 従来の変換方法の説明に供する図である。

【図１４】 従来の変換方法の説明に供する図である。

【符号の説明】

１０…シーケンス編集器、 １２…シーケンスコード生成器、 １４…シーケンス実行器、 １６…入出力部。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 入力されたラダープログラムに基づいて
   ラダー図を展開し、 当該ラダー図の各構成部品の接続線または当該接続線同
   士の接続点にそれぞれ番号を付し、 当該各構成部品の入力側の接続線あるいは接続点の番号
   順に、前記構成部品を配列した部品表を当該構成部品の
   種類ごとに作成し、 当該部品表に基づいて、シーケンス制御のためのプログ
   ラムを作成するシーケンスデータの生成方法。
2. 【請求項２】 入力されたラダープログラムに基づいて
   ラダー図を展開し、 当該ラダー図の各構成部品の接続線または当該接続線同
   士の接続点にそれぞれ番号を付し、 当該各構成部品の入力側の接続線あるいは接続点の番号
   順に、前記構成部品を配列した部品表を当該構成部品の
   種類ごとに作成し、 当該構成部品の種類ごとに作成された部品表のうち、各
   構成部品に付された入力および出力の番号を他の構成部
   品のそれらの番号と比較して同一番号に整理できるか否
   かを判断し、同一番号に整理することができる場合には
   同一番号に整理する処理をし、 当該処理結果に基づいてシーケンス制御のためのプログ
   ラムを作成するシーケンスデータの生成方法。
3. 【請求項３】 入力されたラダープログラムに基づいて
   ラダー図を展開し、 当該ラダー図の各構成部品の接続線または当該接続線同
   士の接続点にそれぞれ番号を付し、 当該各構成部品の入力側の接続線あるいは接続点の番号
   順に、前記構成部品を配列した部品表を当該構成部品の
   種類ごとに作成し、 当該構成部品の種類ごとに作成された部品表のうち、入
   力側に複数回出現する番号をノード番号として割り付け
   ると共に、当該ノード番号にビット番号を割り付けて前
   記ノード番号の整理を行い、 当該割り付けられたビット番号に対して論理式を生成
   し、当該ビット番号ごとに生成された論理式にブロック
   番号を割り付け、 当該割り付けられたブロック番号相互間の依存関係を求
   め、当該依存関係に基づいてシーケンス制御のためのプ
   ログラムを作成するシーケンスデータの生成方法。
4. 【請求項４】 入力されたラダープログラムに基づいて
   ラダー図を展開し、 当該ラダー図の各構成部品の接続線または当該接続線同
   士の接続点にそれぞれ番号を付し、 当該各構成部品の入力側および出力側の接続線あるいは
   接続点の番号順に、前記構成部品を配列した部品表を当
   該構成部品の種類ごとに作成し、 当該構成部品の種類ごとに作成された部品表のうち、入
   力側に複数回出現する番号をノード番号として割り付け
   ると共に、当該ノード番号にビット番号を割り付けて前
   記ノード番号の整理を行い、 当該割り付けられたビット番号に対して論理式を生成
   し、当該ビット番号ごとに生成された論理式にブロック
   番号を割り付け、 当該割り付けられたブロック番号相互間の依存関係を求
   め、当該依存関係に基づいてブロック番号を並び替え、
   当該並べ替えられたブロック番号に基づいて前記ビット
   番号ごとに生成された論理式を結合し、 前記出力側の接続点に対する論理式を前記ビット番号ご
   とに結合された論理式に結合することによってシーケン
   ス制御のためのプログラムを作成するシーケンスデータ
   の生成方法。