JPH0792783B2 - IO module control system - Google Patents

IO module control system

Info

Publication number
JPH0792783B2
JPH0792783B2 JP20159887A JP20159887A JPH0792783B2 JP H0792783 B2 JPH0792783 B2 JP H0792783B2 JP 20159887 A JP20159887 A JP 20159887A JP 20159887 A JP20159887 A JP 20159887A JP H0792783 B2 JPH0792783 B2 JP H0792783B2
Authority
JP
Japan
Prior art keywords
data
module
modules
processor
allocation table
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP20159887A
Other languages
Japanese (ja)
Other versions
JPS6444565A (en
Inventor
久仁夫 田中
弘介 千葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FANUC Corp
Original Assignee
FANUC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FANUC Corp filed Critical FANUC Corp
Priority to JP20159887A priority Critical patent/JPH0792783B2/en
Priority to PCT/JP1988/000790 priority patent/WO1989001666A1/en
Publication of JPS6444565A publication Critical patent/JPS6444565A/en
Publication of JPH0792783B2 publication Critical patent/JPH0792783B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/054Input/output
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • General Engineering & Computer Science (AREA)
  • Programmable Controllers (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はIOモジュール制御方式に関し、特にワード構成
の異なるプロセッサに接続可能にしたIOモジュール制御
方式に関する。
The present invention relates to an IO module control system, and more particularly to an IO module control system capable of being connected to processors having different word configurations.

〔従来の技術〕[Conventional technology]

PMC(プログラマブル・マシン・コントローラ)には、
外部との信号の授受にIOモジュールが使用される。IOモ
ジュールは入力回路と出力回路があり、これらはPMC
(プログラマブル・マシン・コントローラ)のプロセッ
サのワード構成に合わせて、構成されている。
PMC (Programmable Machine Controller)
The IO module is used for exchanging signals with the outside. IO module has input circuit and output circuit, these are PMC
It is configured according to the word configuration of the processor (programmable machine controller).

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

しかし、一般に使用されているマイクロプロセッサのワ
ード構成には2種類のものがある。第3図(a)及び
(b)にこのワード構成を示す。第3図(a)に示すプ
ロセッサのワード構成ではアドレスnに下位のバイトが
あり、アドレス(n+1)に上位のバイトがある。第3
図(b)に示すプロセッサのワード構成ではアドレスn
に高位のバイトがあり、アドレス(n+1)に下位のバ
イトがある。
However, there are two types of word configurations for commonly used microprocessors. This word structure is shown in FIGS. 3 (a) and 3 (b). In the word configuration of the processor shown in FIG. 3A, the address n has a lower byte and the address (n + 1) has a higher byte. Third
In the word configuration of the processor shown in FIG.
At the address (n + 1) and the lower byte at address (n + 1).

従って、一方のプロセッサに合わせて構成されたIOモジ
ュールを、他方のプロセッサのシステムと結合すると、
データ転送に不具合を生じる。また、各プロセッサ毎に
IOモジュールを作成することは、IOモジュールの種類が
2系列になってしまうという問題点がある。
Therefore, if you combine an IO module configured for one processor with the system of the other processor,
A problem occurs in data transfer. Also, for each processor
Creating an IO module has a problem in that there are two types of IO modules.

本発明の目的は上記問題点を解決し、ワード構成の異な
るプロセッサに接続可能にしたIOモジュール制御方式を
提供することにある。
An object of the present invention is to solve the above problems and provide an IO module control system that can be connected to processors having different word configurations.

〔問題点を解決するための手段〕[Means for solving problems]

本発明では上記の問題点を解決するために、 PMC(プログラマブル・マシン・コントローラ)に使用
されるIOモジュールのデータ転送を制御するIOモジュー
ル制御方式において、 前記データ転送の単位と順位を決める割付テーブルを設
け、 該割付テーブルに上位バイトと下位バイトを入れ替える
情報を含めて、 データ転送の際にワード構成を変換するように構成した
ことを特徴とするIOモジュール制御方式が、 提供される。
In the present invention, in order to solve the above problems, in an IO module control method for controlling data transfer of an IO module used in a PMC (Programmable Machine Controller), an allocation table for determining the unit and order of the data transfer. An IO module control system is provided, in which the allocation table is provided with information for exchanging the upper byte and the lower byte, and the word configuration is converted at the time of data transfer.

〔作用〕[Action]

IOモジュールのデータが転送されるシステムのプロセッ
サが異なっても、データ転送の単位と順位を決める割付
テーブルに、上位のバイトと下位のバイトを入れ替える
ための情報によって、データを変換するので、一方のプ
ロセッサのワード構成に合ったIOモジュールでも、他の
プロセッサで構成されたシステムにそのまま結合するこ
とができる。
Even if the system processor to which the data of the IO module is transferred is different, the data is converted by the information for replacing the upper byte and the lower byte in the allocation table that determines the unit and order of data transfer. Even IO modules that match the word configuration of the processor can be directly connected to the system configured with other processors.

〔実施例〕〔Example〕

以下本発明の一実施例を図面に基づいて説明する。 An embodiment of the present invention will be described below with reference to the drawings.

第1図に本発明の一実施例のブロック図を示す。図にお
いて、1は全体を制御するプロセッサ、2はバスの使用
を調停したり、DMA制御を行うバス制御回路である。3
はROMであり、管理プログラム3aとシーケンスプログラ
ム3bが書込れている。4はRAMであり、入力のデータが
記憶され、演算処理される各種のデータが記憶される。
また、このRAMは接続されるCNCと共用することもでき
る。
FIG. 1 shows a block diagram of an embodiment of the present invention. In the figure, 1 is a processor that controls the whole, and 2 is a bus control circuit that arbitrates the use of the bus and performs DMA control. Three
Is a ROM in which the management program 3a and the sequence program 3b are written. Reference numeral 4 denotes a RAM, which stores input data and various data to be arithmetically processed.
This RAM can also be shared with the connected CNC.

5はIOユニットであり、割付テーブル5a及び変換手段5b
を有する。6及び7はIOモジュールであり、実際のシス
テムでは多数のIOモジュールが接続されるが、ここでは
簡略化して2個のIOモジュールのみで説明する。IOユニ
ット5はIOモジュール6及び7へのデータの転送及びそ
の管理を行う。割付テーブル5aには、IOモジュール6及
び7の配置、モジュールの種類等のデータがある。この
割付データは管理プログラム3aまたはシーケンスプログ
ラム3bに書込れており、電源投入時にIOユニット5に転
送され、割付テーブル5aに格納される。さらに、割付テ
ーブル5aには、IOモジュール6及び7のワード構成がプ
ロセッサ1と同じであるかどうかの情報があり、これが
異なるときは、変換手段5bによって、データ変換が行わ
れる。ここではIOモジュール6及び7とプロセッサ1の
ワード構成は異なるものとする。
Reference numeral 5 is an IO unit, which is an allocation table 5a and conversion means 5b.
Have. Although 6 and 7 are IO modules, a large number of IO modules are connected in an actual system, but here, for simplification, only two IO modules will be described. The IO unit 5 transfers and manages data to the IO modules 6 and 7. The allocation table 5a has data such as the arrangement of the IO modules 6 and 7 and the type of module. This allocation data is written in the management program 3a or the sequence program 3b, transferred to the IO unit 5 when the power is turned on, and stored in the allocation table 5a. Further, the allocation table 5a has information as to whether or not the word configurations of the IO modules 6 and 7 are the same as those of the processor 1, and when they are different, the data conversion is performed by the conversion means 5b. Here, the word configurations of the IO modules 6 and 7 and the processor 1 are different.

第2図にこの変換の一例の概念図を示す。図において、
5はIOユニットであり、6及び7はIOモジュールであ
る。5c、5d、6a及び7aは転送すべきデータを示す。ここ
では、IOモジュール6及び7はそれぞれ2バイトのデー
タを有し、これをIOユニット5を経由してRAM4等に転送
するものとする。データ5c、5d、6a及び7aの数値は1バ
イト分のデータを示す。8は割付テーブル5a内の割付デ
ータであり、ここではIOモジュール6及び7のデータを
図のように、上位バイトと下位バイトを入れ替えるよう
に割付る。
FIG. 2 shows a conceptual diagram of an example of this conversion. In the figure,
5 is an IO unit, and 6 and 7 are IO modules. 5c, 5d, 6a and 7a indicate data to be transferred. Here, it is assumed that each of the IO modules 6 and 7 has 2-byte data, and transfers this to the RAM 4 or the like via the IO unit 5. The numerical values of the data 5c, 5d, 6a, and 7a indicate 1-byte data. Reference numeral 8 is allocation data in the allocation table 5a. Here, the data of the IO modules 6 and 7 are allocated so that the upper byte and the lower byte are exchanged as shown in the figure.

IOモジュール6及び7のデータはバス制御回路2によっ
て、直接RAM4に転送され、このRAM4内で、演算処理が行
われ、その結果がさらにIOユニット5を経由して出力用
の図示されていないIOモジュールに出力される。
The data of the IO modules 6 and 7 is directly transferred to the RAM 4 by the bus control circuit 2 and arithmetic processing is performed in the RAM 4, and the result is further output via the IO unit 5 for output IO (not shown). It is output to the module.

従って、IOモジュール6及び7とプロセッサ1のワード
構成が異なっても、IOユニット5で、データがプロセッ
サ1のワード構成に変換されて転送されるので、1種類
のIOモジュールがあれば他のワード構成のプロセッサの
システムにも接続することができる。
Therefore, even if the word configurations of the IO modules 6 and 7 and the processor 1 are different, the data is converted into the word configuration of the processor 1 and transferred in the IO unit 5, so that if there is one type of IO module, another word is used. It can also be connected to a system of configured processors.

〔発明の効果〕〔The invention's effect〕

以上説明したように本発明では、データ転送の単位と準
位を決める割付テーブルに、上位のバイトと下位のバイ
トを入れ替えるための情報によって、データを変換する
ように構成したので、異なったプロセッサで構成された
システムでも、同一のIOモジュールが使用でき、製品系
列が一本化でき、管理が容易になる。
As described above, according to the present invention, the allocation table that determines the unit and level of data transfer is configured to convert data according to the information for exchanging the upper byte and the lower byte. Even in the configured system, the same IO module can be used, the product series can be unified, and management is easy.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一実施例のブロック図、 第2図はワード構成の変換の概念図、 第3図(a)及び(b)は2種類のプロセッサのワード
構成を示す図である。 1……プロセッサ 2……バス制御回路 3……ROM 4……RAM 5……IOユニット 5a……割付テーブル 5b……変換手段 6……IOモジュール 7……IOモジュール 8……割付データ
FIG. 1 is a block diagram of an embodiment of the present invention, FIG. 2 is a conceptual diagram of word configuration conversion, and FIGS. 3 (a) and 3 (b) are diagrams showing word configurations of two types of processors. 1 ... Processor 2 ... Bus control circuit 3 ... ROM 4 ... RAM 5 ... IO unit 5a ... Allocation table 5b ... Conversion means 6 ... IO module 7 ... IO module 8 ... Allocation data

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】PMC(プログラマブル・マシン・コントロ
ーラ)に使用されるIOモジュールのデータ転送を制御す
るIOモジュール制御方式において、 前記データ転送の単位と順位を決める割付テーブルを設
け、 該割付テーブルに上位バイトと下位バイトを入れ替える
情報を含めて、 データ転送の際にワード構成を変換するように構成した
ことを特徴とするIOモジュール制御方式。
1. An IO module control method for controlling data transfer of an IO module used in a PMC (Programmable Machine Controller), wherein an allocation table for determining a unit and order of the data transfer is provided, and an upper table is provided in the allocation table. An IO module control method characterized in that it is configured to convert the word configuration during data transfer, including the information that swaps bytes and lower bytes.
JP20159887A 1987-08-12 1987-08-12 IO module control system Expired - Lifetime JPH0792783B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP20159887A JPH0792783B2 (en) 1987-08-12 1987-08-12 IO module control system
PCT/JP1988/000790 WO1989001666A1 (en) 1987-08-12 1988-08-10 I/o module control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20159887A JPH0792783B2 (en) 1987-08-12 1987-08-12 IO module control system

Publications (2)

Publication Number Publication Date
JPS6444565A JPS6444565A (en) 1989-02-16
JPH0792783B2 true JPH0792783B2 (en) 1995-10-09

Family

ID=16443708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20159887A Expired - Lifetime JPH0792783B2 (en) 1987-08-12 1987-08-12 IO module control system

Country Status (2)

Country Link
JP (1) JPH0792783B2 (en)
WO (1) WO1989001666A1 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5380932A (en) * 1976-12-27 1978-07-17 Hitachi Ltd Input/output control unit
JPS57185536A (en) * 1981-05-12 1982-11-15 Casio Comput Co Ltd General-purpose i/o controller
US4509113A (en) * 1982-02-02 1985-04-02 International Business Machines Corporation Peripheral interface adapter circuit for use in I/O controller card having multiple modes of operation
JPS60138664A (en) * 1983-12-27 1985-07-23 Hitachi Ltd Data bus system for device groups having different necessary data bus width
JPS62154049A (en) * 1985-12-26 1987-07-09 Casio Comput Co Ltd Data bus conversion circuit

Also Published As

Publication number Publication date
JPS6444565A (en) 1989-02-16
WO1989001666A1 (en) 1989-02-23

Similar Documents

Publication Publication Date Title
CA2016348A1 (en) Multiprocessor type time varying image encoding system and image processor
JPS5717014A (en) Numerical controller
US4591971A (en) Method and apparatus for parallel processing of digital signals using multiple independent signal processors
EP0473273B1 (en) System for communication between a computing device and peripheral devices
JPH0792783B2 (en) IO module control system
EP0331747A4 (en) Numerical controller
JPS6462704A (en) High speed working system
EP0473279B1 (en) Communication control apparatus for computing systems
JPS61264405A (en) Sequence controller
JPS56111905A (en) Programmable sequence controller
JPS57211628A (en) Controller for shared input and output loop bus of multicomputer system
JPS6423342A (en) Programmable controller
KR830001847B1 (en) A system for controlling a plurality of micro - processors
JPS63236153A (en) Storage device
JPS62168257A (en) Multiprocessor system sharing memory
JPS63206854A (en) Data transfer system
JPS6312001A (en) Programmable controller for numerical controller
JPS5636744A (en) Microcomputer unit
JPS57130278A (en) Storage device
JPS57139833A (en) Interruption controlling circuit
JPS54145446A (en) Input-output control system
JPS55150032A (en) Data transfer system
JPS63311403A (en) Processing system for input/output signal of pc
JP2000148662A (en) Microcomputer
JPS5498125A (en) Control storage unit of computer