JPH0787312B2 - 準コンプリメンタリプツシユプル増幅器 - Google Patents
準コンプリメンタリプツシユプル増幅器Info
- Publication number
- JPH0787312B2 JPH0787312B2 JP12866086A JP12866086A JPH0787312B2 JP H0787312 B2 JPH0787312 B2 JP H0787312B2 JP 12866086 A JP12866086 A JP 12866086A JP 12866086 A JP12866086 A JP 12866086A JP H0787312 B2 JPH0787312 B2 JP H0787312B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- emitter
- conductivity type
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 この発明は、準コンプリメンタリプッシュプル増幅器に
関するものである。
関するものである。
従来の技術 第３図は、準コンプリメンタリプッシュプル増幅器の出
力段の従来例を示す図で、トランジスタ１はトランジス
タ２により駆動され、トランジスタ３のエミッタはトラ
ンジスタ２のエミッタに接続され、また、トランジスタ
６はトランジスタ７によって駆動され、さらにダイオー
ド8,9,11,12は、トランジスタ2,3,6,7とともにバイアス
回路を形成する構成となっている。なお、14はこの出力
段への入力信号源。15,16は、前記バイアス回路に接続
されている定電流源、17は出力端子、そして18は電源端
子である。
力段の従来例を示す図で、トランジスタ１はトランジス
タ２により駆動され、トランジスタ３のエミッタはトラ
ンジスタ２のエミッタに接続され、また、トランジスタ
６はトランジスタ７によって駆動され、さらにダイオー
ド8,9,11,12は、トランジスタ2,3,6,7とともにバイアス
回路を形成する構成となっている。なお、14はこの出力
段への入力信号源。15,16は、前記バイアス回路に接続
されている定電流源、17は出力端子、そして18は電源端
子である。
発明が解決しようとする問題点 以上の構成からなる準コンプリメンタリプッシュプル増
幅器においては、トランジスタ２がオフしている時には
トランジスタ１はオフ状態にあり、この時、トランジス
タ１のベース電位はOVまで低下してしまう。
幅器においては、トランジスタ２がオフしている時には
トランジスタ１はオフ状態にあり、この時、トランジス
タ１のベース電位はOVまで低下してしまう。
この状態で、トランジスタ２がオンしてもトランジスタ
１のベース電位VB1は急激には上昇できず、トランジス
タ１のオン動作の遅れによって、出力端子17に発生する
出力電圧VOの立下り波形には、第４図で示すような波形
の乱れが生じる。
１のベース電位VB1は急激には上昇できず、トランジス
タ１のオン動作の遅れによって、出力端子17に発生する
出力電圧VOの立下り波形には、第４図で示すような波形
の乱れが生じる。
この発明は、上記の不都合を排除すべくなされたもので
あり、出力波形の乱れを生じ難くした新規な構成を有す
る準コンプリメンタリプッシュプル増幅器の提供を目的
とするものである。
あり、出力波形の乱れを生じ難くした新規な構成を有す
る準コンプリメンタリプッシュプル増幅器の提供を目的
とするものである。
問題点を解決するための手段 本発明にかかる準コンプリメンタリプッシュプル増幅器
は、電源端子（18）にコレクタを接続し、エミッタを出
力端子（17）に接続した一導電型の第１のトランジスタ
（６）と、前記第１のトランジスタのベースにエミッタ
を接続し前記第１のトランジスタと伴にダーリントン接
続をなす一導電型の第２のトランジスタ（７）と、前記
出力端子にコレクタを接続しエミッタ接地された一導電
型の第３のトランジスタ（１）と、前記第３のトランジ
スタのベースにコレクタを接続し、ベースに入力信号が
与えられる逆導電型の第４のトランジスタ（４）と、前
記第４のトランジスタのエミッタにエミッタを接続しコ
レクタを前記電源端子に結合した一導電型の第５のトラ
ンジスタ（３）と、前記第５のトランジスタのベースに
エミッタを接続し前記第５のトランジスタと伴にダーリ
ントン接続をなす一導電型の第６のトランジスタ（４）
と、前記第６のトランジスタのベースと前記出力端子と
の間に接続された前記第４〜第６のトランジスタのベー
ス・エミッタ間を順方向バイアスする第１のダイオード
直列回路（８〜10）と、前記第４のトランジスタのベー
スと前記第２のトランジスタのベースとの間に接続され
前記第1,第２のトランジスタのベース・エミッタ間を順
方向バイアスする第２の、ダイオード直列回路（11〜1
3）と、前記第５のトランジスタのベースと接地間に接
続されたコンデンサ（５）とを備えた構成となってい
る。
は、電源端子（18）にコレクタを接続し、エミッタを出
力端子（17）に接続した一導電型の第１のトランジスタ
（６）と、前記第１のトランジスタのベースにエミッタ
を接続し前記第１のトランジスタと伴にダーリントン接
続をなす一導電型の第２のトランジスタ（７）と、前記
出力端子にコレクタを接続しエミッタ接地された一導電
型の第３のトランジスタ（１）と、前記第３のトランジ
スタのベースにコレクタを接続し、ベースに入力信号が
与えられる逆導電型の第４のトランジスタ（４）と、前
記第４のトランジスタのエミッタにエミッタを接続しコ
レクタを前記電源端子に結合した一導電型の第５のトラ
ンジスタ（３）と、前記第５のトランジスタのベースに
エミッタを接続し前記第５のトランジスタと伴にダーリ
ントン接続をなす一導電型の第６のトランジスタ（４）
と、前記第６のトランジスタのベースと前記出力端子と
の間に接続された前記第４〜第６のトランジスタのベー
ス・エミッタ間を順方向バイアスする第１のダイオード
直列回路（８〜10）と、前記第４のトランジスタのベー
スと前記第２のトランジスタのベースとの間に接続され
前記第1,第２のトランジスタのベース・エミッタ間を順
方向バイアスする第２の、ダイオード直列回路（11〜1
3）と、前記第５のトランジスタのベースと接地間に接
続されたコンデンサ（５）とを備えた構成となってい
る。
作用 上記の回路構成により、増幅した出力波形が中点電位を
越える電位点から接地電位側に移行する時、コンデンサ
（５）に蓄積された電荷は第５のトランジスタのベース
電流によって徐々に放電される。そして、第３のトラン
ジスタのベース・エミッタ間電圧がしきい値電圧（0.7
V）の近傍に維持され、しきい値を越える入力電圧によ
って第３のトランジスタ（１）を導通状態に移行させる
動作がスムーズが行われ、出力波形のスイッチング歪を
無くすことができる。
越える電位点から接地電位側に移行する時、コンデンサ
（５）に蓄積された電荷は第５のトランジスタのベース
電流によって徐々に放電される。そして、第３のトラン
ジスタのベース・エミッタ間電圧がしきい値電圧（0.7
V）の近傍に維持され、しきい値を越える入力電圧によ
って第３のトランジスタ（１）を導通状態に移行させる
動作がスムーズが行われ、出力波形のスイッチング歪を
無くすことができる。
実 施 例 第１図は本発明に係る準コンプリメンタリプッシュプル
増幅器の一実施例を示すものであり、図中１はプッシュ
プル増幅器の出力段を構成するトランジスタ、２はトラ
ンジスタ１を駆動するトランジスタ、３はエミッタをト
ランジスタ２のエミッタに接続したトランジスタ、４は
エミッタをトランジスタ３のベースに接続したトランジ
スタ、５はトランジスタ３のベースに接続されたコンデ
ンサである。なお、トランジスタ６は従来の増幅器と同
様、トランジスタ７により駆動される関係にある。ダイ
オード8,9,10,11,12,13はトランジスタ2,3,4,6,7ととも
にバイアス回路を構成している。また、14はこの出力段
への入力信号源、15,16は前記バイアス回路に接続され
ている定電流源、17は出力端子である。
増幅器の一実施例を示すものであり、図中１はプッシュ
プル増幅器の出力段を構成するトランジスタ、２はトラ
ンジスタ１を駆動するトランジスタ、３はエミッタをト
ランジスタ２のエミッタに接続したトランジスタ、４は
エミッタをトランジスタ３のベースに接続したトランジ
スタ、５はトランジスタ３のベースに接続されたコンデ
ンサである。なお、トランジスタ６は従来の増幅器と同
様、トランジスタ７により駆動される関係にある。ダイ
オード8,9,10,11,12,13はトランジスタ2,3,4,6,7ととも
にバイアス回路を構成している。また、14はこの出力段
への入力信号源、15,16は前記バイアス回路に接続され
ている定電流源、17は出力端子である。
以上のように構成された第１図の回路が定常状態である
とき、コンデンサ５は定電流源16から供給される電流に
より、出力端子17の電位よりも常にダイオード２個の順
電圧降下の和だけ高い電位に充電されている。
とき、コンデンサ５は定電流源16から供給される電流に
より、出力端子17の電位よりも常にダイオード２個の順
電圧降下の和だけ高い電位に充電されている。
次に、出力端子17の電位が中点電位よりも高い状態か
ら、中点電位を横切り、中点電位よりも低い状態への移
行する過度的な状態を考えてみる。出力端子17の電位が
中点電位よりも高い電位にあるときには、トランジスタ
2,3,4はオフ状態である。また、トランジスタ１もオフ
状態であり、トランジスタ１のベース電位はOVまで下が
っている。この状態から出力端子17の電位が下がると、
コンデンサ５の電荷はトランジスタ３のベースへ向けて
放電されるので、トランジスタ３と２がオン状態とな
り、トランジスタ１のベースに電流を供給する。従っ
て、トランジスタ１のベース電圧はオン状態である0.7V
近くまで上がる。このため、出力端子17の電位が中点電
圧よりも低くなる瞬間、すなわち、トランジスタ６がオ
ン状態からオフ状態となり、一方、トランジスタ１がオ
フ状態からオン状態へ切り替る瞬間においても、トラン
ジスタ１のベース電位の変化量は大きくならず、トラン
ジスタ１の応答速度が早くなる。従って、この瞬間の出
力波形の淫れが生じ難くなる。
ら、中点電位を横切り、中点電位よりも低い状態への移
行する過度的な状態を考えてみる。出力端子17の電位が
中点電位よりも高い電位にあるときには、トランジスタ
2,3,4はオフ状態である。また、トランジスタ１もオフ
状態であり、トランジスタ１のベース電位はOVまで下が
っている。この状態から出力端子17の電位が下がると、
コンデンサ５の電荷はトランジスタ３のベースへ向けて
放電されるので、トランジスタ３と２がオン状態とな
り、トランジスタ１のベースに電流を供給する。従っ
て、トランジスタ１のベース電圧はオン状態である0.7V
近くまで上がる。このため、出力端子17の電位が中点電
圧よりも低くなる瞬間、すなわち、トランジスタ６がオ
ン状態からオフ状態となり、一方、トランジスタ１がオ
フ状態からオン状態へ切り替る瞬間においても、トラン
ジスタ１のベース電位の変化量は大きくならず、トラン
ジスタ１の応答速度が早くなる。従って、この瞬間の出
力波形の淫れが生じ難くなる。
第２図に、上記の過渡的な状態における出力端子17の波
形とトランジスタ１のベース電位の時間変化を同一時間
軸で重ね合わせて示す。
形とトランジスタ１のベース電位の時間変化を同一時間
軸で重ね合わせて示す。
また、第１図において、コンデンサ５からの放電でトラ
ンジスタ３のベースへ流れた電流は、トランジスタ３で
その電流増幅率（hFE）倍に増幅され、この電流がトラ
ジスタ１のベースへと供給される。したがって、コンデ
ンサ５の容量値は、出力電力が10Wクラスの準コンプリ
メンタリプッシュプル増幅器では、数pFで十分である。
特に半導体集積回路では、数pFの容量のコンデンサは素
子としてチップ内に作り込むことが可能であるので、こ
のコンデンタを含むすべての回路をモノリシック集積回
路として実現できる。このため、外付部品用として新た
にピン数を増加させる必要はない。
ンジスタ３のベースへ流れた電流は、トランジスタ３で
その電流増幅率（hFE）倍に増幅され、この電流がトラ
ジスタ１のベースへと供給される。したがって、コンデ
ンサ５の容量値は、出力電力が10Wクラスの準コンプリ
メンタリプッシュプル増幅器では、数pFで十分である。
特に半導体集積回路では、数pFの容量のコンデンサは素
子としてチップ内に作り込むことが可能であるので、こ
のコンデンタを含むすべての回路をモノリシック集積回
路として実現できる。このため、外付部品用として新た
にピン数を増加させる必要はない。
発明の効果 以上のように本発明は、準コンプリメンタリプッシュプ
ル増幅器において、静止回路電流を少なく設定した時に
特に発生しやすいスイッチング歪を発生しないという格
別の効果を奏し、その利用価値は大きい。
ル増幅器において、静止回路電流を少なく設定した時に
特に発生しやすいスイッチング歪を発生しないという格
別の効果を奏し、その利用価値は大きい。
第１図は本発明に係る準コンプリメンタリプッシュプル
増幅器の出力段を示す図、第２図は第１図回路を動作さ
せた時の出力波形と第１図中のトランジスタ１のベース
電位の時間変化を示す図、第３図は準コンプリメンタリ
プッシュプル増幅器の出力段の従来例を示す図、第４図
は第３図回路を動作させた時の出力波形とトランジスタ
１のベース電位の時間変化を示す図である。 1,2,3,4……トランジスタ、５……コンデンサ、6,7……
トランジスタ、8,9,10,11,12,13……ダイオード、14…
…信号源、15,16……定電流源、17……出力端子、18…
…電源端子。
増幅器の出力段を示す図、第２図は第１図回路を動作さ
せた時の出力波形と第１図中のトランジスタ１のベース
電位の時間変化を示す図、第３図は準コンプリメンタリ
プッシュプル増幅器の出力段の従来例を示す図、第４図
は第３図回路を動作させた時の出力波形とトランジスタ
１のベース電位の時間変化を示す図である。 1,2,3,4……トランジスタ、５……コンデンサ、6,7……
トランジスタ、8,9,10,11,12,13……ダイオード、14…
…信号源、15,16……定電流源、17……出力端子、18…
…電源端子。
Claims (1)
- 【請求項１】電源端子にコレクタを接続し、エミッタを
出力端子に接続した一導電型の第１のトランジスタと、 前記第１のトランジスタのベースにエミッタを接続し前
記第１のトランジスタと伴にダーリントン接続をなす一
導電型の第２のトランジスタと、 前記出力端子にコレクタを接続しエミッタ接地された一
導電型の第３のトランジスタと、 前記第３のトランジスタのベースにコレクタを接続し、
ベースに入力信号が与えられる逆導電型の第４のトラン
ジスタと、 前記第４のトランジスタのエミッタにエミッタを接続し
コレクタを前記電源端子に結合した一導電型の第５のト
ランジスタと、 前記第５のトランジスタのベースにエミッタを接続し前
記第５のトランジスタと伴にダーリントン接続をなす一
導電型の第６のトランジスタと、 前記第６のトランジスタのベースと前記出力端子との間
に接続され前記第４〜第６のトランジスタのベース・エ
ミッタ間を順方向バイアスする第１のダイオード直列回
路と、 前記第２のトランジスタのベースと前記第４のトランジ
スタのベースとの間に接続され前記第1,第２のトランジ
スタのベース・エミッタ間を順方向バイアスする第２の
ダイオード直列回路と、 前記第５のトランジスタのベースと接地間に接続された
コンデンサと、 を備えた準コンプリメンタリプッシュプル増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12866086A JPH0787312B2 (ja) | 1986-06-03 | 1986-06-03 | 準コンプリメンタリプツシユプル増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12866086A JPH0787312B2 (ja) | 1986-06-03 | 1986-06-03 | 準コンプリメンタリプツシユプル増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62285504A JPS62285504A (ja) | 1987-12-11 |
| JPH0787312B2 true JPH0787312B2 (ja) | 1995-09-20 |
Family
ID=14990296
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12866086A Expired - Fee Related JPH0787312B2 (ja) | 1986-06-03 | 1986-06-03 | 準コンプリメンタリプツシユプル増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0787312B2 (ja) |
-
1986
- 1986-06-03 JP JP12866086A patent/JPH0787312B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62285504A (ja) | 1987-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4100501A (en) | Audio frequency power amplifier | |
| US4688001A (en) | High Efficiency, low distortion amplifier | |
| KR940011386B1 (ko) | 증폭 회로 및 푸시풀 증폭기 | |
| US4013973A (en) | Amplifier arrangement | |
| US4706039A (en) | Amplifier arrangement | |
| US4506176A (en) | Comparator circuit | |
| JPS5951178B2 (ja) | パルス信号制御回路 | |
| JPH0787312B2 (ja) | 準コンプリメンタリプツシユプル増幅器 | |
| US4259599A (en) | Complementary transistor switching circuit | |
| US5166638A (en) | Differential amplifier having output stage quickly brought into inactive condition by a control signal | |
| JPS5915124Y2 (ja) | 電力増幅回路 | |
| JP2998334B2 (ja) | Ｅｃｌ型半導体集積回路装置 | |
| JP3297256B2 (ja) | 高速スイッチング回路 | |
| JPS5941617Y2 (ja) | プツシユプルカスコ−ドエミツタフオロワ | |
| JP2586601B2 (ja) | カレントミラー回路 | |
| JPS6226204B2 (ja) | ||
| JPS6236141Y2 (ja) | ||
| JP2834929B2 (ja) | 増幅回路 | |
| JP2797621B2 (ja) | コンパレータ回路 | |
| JPH036022Y2 (ja) | ||
| JP2844796B2 (ja) | 増幅回路 | |
| JPS6119548Y2 (ja) | ||
| JPS6210906A (ja) | トランジスタ増幅装置 | |
| JPH0666605B2 (ja) | トランスインピーダンス回路 | |
| JPS603244B2 (ja) | 増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |