JPH0786715A - 回路基板および複合回路基板 - Google Patents
回路基板および複合回路基板Info
- Publication number
- JPH0786715A JPH0786715A JP5250202A JP25020293A JPH0786715A JP H0786715 A JPH0786715 A JP H0786715A JP 5250202 A JP5250202 A JP 5250202A JP 25020293 A JP25020293 A JP 25020293A JP H0786715 A JPH0786715 A JP H0786715A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- mcm
- wiring pattern
- main circuit
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4685—Manufacturing of cross-over conductors
Landscapes
- Combinations Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 主回路基板の層数を低減する。
【構成】 多層構造を有するＭＣＭ（マルチ・チップ・
モジュール）基板１０の主面上に半導体チップ１０１ａ
〜１０１ｃが搭載され、チップ用パッド１０２、外周部
パッド１０３、および配線パターン４が更に配設されて
いる。配線パターン４は、ＭＣＭ基板１０の主面上のみ
ではなく、各層間にわたって配設される。配線パターン
４の中に、複数の外周部パッド１０３の間のみを接続す
る直接接続配線パターン４ａが含まれる。直接接続配線
パターン４ａは、他の配線パターン４と非接触で交差す
る一種のジャンパ配線である。 【効果】 ＭＣＭ基板を主回路基板に搭載することに
り、主回路基板に本来配設されるジャンパ配線を、ＭＣ
Ｍ基板のジャンパ配線で肩代りすることができるので、
主回路基板の層数を低減し得る。
モジュール）基板１０の主面上に半導体チップ１０１ａ
〜１０１ｃが搭載され、チップ用パッド１０２、外周部
パッド１０３、および配線パターン４が更に配設されて
いる。配線パターン４は、ＭＣＭ基板１０の主面上のみ
ではなく、各層間にわたって配設される。配線パターン
４の中に、複数の外周部パッド１０３の間のみを接続す
る直接接続配線パターン４ａが含まれる。直接接続配線
パターン４ａは、他の配線パターン４と非接触で交差す
る一種のジャンパ配線である。 【効果】 ＭＣＭ基板を主回路基板に搭載することに
り、主回路基板に本来配設されるジャンパ配線を、ＭＣ
Ｍ基板のジャンパ配線で肩代りすることができるので、
主回路基板の層数を低減し得る。
Description
【０００１】
【産業上の利用分野】この発明は回路基板および複合回
路基板に関し、特に主回路基板において配線パターンが
配設される配線層の数を減らすための改良に関する。
路基板に関し、特に主回路基板において配線パターンが
配設される配線層の数を減らすための改良に関する。
【０００２】
【従来の技術】図５は従来のマルチ・チップ・モジュー
ル（以下においてＭＣＭと略称する）の平面図である。
ＭＣＭは、配線パターンが配設された基板の上に、封止
されない裸の半導体チップを複数個配置した後に、全体
を封止してなる一種のハイブリッド形式の集積回路であ
って、通常は主回路基板に１個の集積回路素子として搭
載され、かつ電気的に接続されることにより使用に供さ
れる。図５では、封止樹脂を除去したＭＣＭが描かれて
いる。ＭＣＭの基板は通常、シリコン基板で構成され、
基板および基板に配設される配線パターンは、半導体ウ
ェハ・プロセスを用いて形成される。
ル（以下においてＭＣＭと略称する）の平面図である。
ＭＣＭは、配線パターンが配設された基板の上に、封止
されない裸の半導体チップを複数個配置した後に、全体
を封止してなる一種のハイブリッド形式の集積回路であ
って、通常は主回路基板に１個の集積回路素子として搭
載され、かつ電気的に接続されることにより使用に供さ
れる。図５では、封止樹脂を除去したＭＣＭが描かれて
いる。ＭＣＭの基板は通常、シリコン基板で構成され、
基板および基板に配設される配線パターンは、半導体ウ
ェハ・プロセスを用いて形成される。
【０００３】図５に示されるように、従来のＭＣＭ１０
０では、その回路基板であるＭＣＭ基板１１０の主面上
に（この図では３個の）半導体チップ１０１ａ〜１０１
ｃが搭載されている。また、回路基板１１０の主面上に
は更に、これらの半導体チップ１０１ａ〜１０１ｃとの
電気的接続を中継するチップ用パッド１０２、外部の主
回路との電気的接続を中継する外周部パッド１０３、お
よび配線パターン１０４が配設されている。これらのチ
ップ用パッド１０２、外周部パッド１０３、および配線
パターン１０４は、いずれも導電性の材料で構成されて
いる。配線パターン１０４は、チップ用パッド１０２と
外周部パッド１０３の間、およびチップ用パッド１０２
同士の間を電気的に接続する。ＭＣＭ基板１１０が、多
層構造を有するいわゆる多層基板である場合には、配線
パターン１０４は、ＭＣＭ基板１１０の主面上だけでな
く、各層間にも配設される。
０では、その回路基板であるＭＣＭ基板１１０の主面上
に（この図では３個の）半導体チップ１０１ａ〜１０１
ｃが搭載されている。また、回路基板１１０の主面上に
は更に、これらの半導体チップ１０１ａ〜１０１ｃとの
電気的接続を中継するチップ用パッド１０２、外部の主
回路との電気的接続を中継する外周部パッド１０３、お
よび配線パターン１０４が配設されている。これらのチ
ップ用パッド１０２、外周部パッド１０３、および配線
パターン１０４は、いずれも導電性の材料で構成されて
いる。配線パターン１０４は、チップ用パッド１０２と
外周部パッド１０３の間、およびチップ用パッド１０２
同士の間を電気的に接続する。ＭＣＭ基板１１０が、多
層構造を有するいわゆる多層基板である場合には、配線
パターン１０４は、ＭＣＭ基板１１０の主面上だけでな
く、各層間にも配設される。
【０００４】主回路基板の上にＭＣＭ１００を搭載する
ことによって、主回路を構成する半導体素子の集積度を
高めることができるだけでなく、主回路基板に配設され
る配線パターンの重層度を低減することができる。図６
および図７に、その一例を示す。
ことによって、主回路を構成する半導体素子の集積度を
高めることができるだけでなく、主回路基板に配設され
る配線パターンの重層度を低減することができる。図６
および図７に、その一例を示す。
【０００５】図６は、ＭＣＭが用いられない主回路の一
例の平面図である。この主回路５０では、主回路基板５
９の上に集積回路素子５１ａ〜５１ｄが搭載されてい
る。主回路基板５９の主面には、外部装置あるいは主回
路基板５９が更に搭載される親回路基板（いわゆる「マ
ザー・ボード」）との電気的接続を中継するパッド５
３、および配線パターン５４が配設されている。複数の
配線パターン５４が非接触で互いに交差する部分（ここ
では仮に「非接触交差部」と称する）が存在する場合に
は、配線パターン５４の一部をいわゆるジャンパ配線と
する必要がある。ジャンパ配線は、一般に回路基板を多
層基板として構成し、非接触交差すべき配線パターン
を、互いに異なる層に配設することによって実現され
る。主回路基板５９では、非接触交差部Ａ、Ｂが存在す
る。このため、主回路基板５９は多層基板として構成さ
れ、これらの非接触交差部Ａ、Ｂで交差すべき配線パタ
ーン５４は、互いに異なる層に配設される。
例の平面図である。この主回路５０では、主回路基板５
９の上に集積回路素子５１ａ〜５１ｄが搭載されてい
る。主回路基板５９の主面には、外部装置あるいは主回
路基板５９が更に搭載される親回路基板（いわゆる「マ
ザー・ボード」）との電気的接続を中継するパッド５
３、および配線パターン５４が配設されている。複数の
配線パターン５４が非接触で互いに交差する部分（ここ
では仮に「非接触交差部」と称する）が存在する場合に
は、配線パターン５４の一部をいわゆるジャンパ配線と
する必要がある。ジャンパ配線は、一般に回路基板を多
層基板として構成し、非接触交差すべき配線パターン
を、互いに異なる層に配設することによって実現され
る。主回路基板５９では、非接触交差部Ａ、Ｂが存在す
る。このため、主回路基板５９は多層基板として構成さ
れ、これらの非接触交差部Ａ、Ｂで交差すべき配線パタ
ーン５４は、互いに異なる層に配設される。
【０００６】図７は、図６に示した主回路５０の一部を
ＭＣＭとした主回路の平面図である。この主回路６０で
は、集積回路素子５１ａ、５１ｂの半導体チップがＭＣ
Ｍ６１に集積されている。ＭＣＭ６１は、主回路基板６
９の上にそれが１個の半導体素子であるかのように搭載
される。したがって、図６に示した主回路基板５９に配
設される配線パターン５４の一部が、ＭＣＭ６１を構成
するＭＣＭ基板に配設される配線パターンに置き換わ
る。すなわち、主回路基板５９の一部がＭＣＭ６１を構
成するＭＣＭ基板にあたかも置き換わる。それにともな
って、図６に示した配線パターン５４の非接触交差部Ａ
を含む部分がＭＣＭ６１の中に組み込まれるので、主回
路基板６９に配設される配線パターン６４には、非接触
交差部Ａが存在しない。したがって、主回路の一部をＭ
ＣＭに集積化することによって、主回路基板の層数を低
減することが可能である。
ＭＣＭとした主回路の平面図である。この主回路６０で
は、集積回路素子５１ａ、５１ｂの半導体チップがＭＣ
Ｍ６１に集積されている。ＭＣＭ６１は、主回路基板６
９の上にそれが１個の半導体素子であるかのように搭載
される。したがって、図６に示した主回路基板５９に配
設される配線パターン５４の一部が、ＭＣＭ６１を構成
するＭＣＭ基板に配設される配線パターンに置き換わ
る。すなわち、主回路基板５９の一部がＭＣＭ６１を構
成するＭＣＭ基板にあたかも置き換わる。それにともな
って、図６に示した配線パターン５４の非接触交差部Ａ
を含む部分がＭＣＭ６１の中に組み込まれるので、主回
路基板６９に配設される配線パターン６４には、非接触
交差部Ａが存在しない。したがって、主回路の一部をＭ
ＣＭに集積化することによって、主回路基板の層数を低
減することが可能である。
【０００７】
【発明が解決しようとする課題】しかしながら、図６に
示した非接触交差部Ｂは、図７に示すように集積回路素
子５１ａ、５１ｂをＭＣＭ６１に集積化することによっ
ては解消されない。なぜならば、非接触交差部Ｂでは、
交差する一方の配線パターン６４ａが、ＭＣＭ６１に組
み込まれる集積回路素子５１ａ、５１ｂのいずれにも接
続されない配線パターン、すなわち集積回路素子５１
ａ、５１ｂから見て孤立した配線パターンであるからで
ある。図５に例示したように、従来のＭＣＭ基板では、
ＭＣＭに集積化される半導体チップに接続されない配線
パターンは存在しなかった。このため、集積回路素子５
１ｃ、５１ｄのいずれをも集積化しないＭＣＭ６１を搭
載することによっては、ＭＣＭ６１において非接触交差
部Ｂを解消することは不可能であった。主回路基板６９
では、この非接触交差部Ｂの存在のために、層数の低減
が阻害されている。
示した非接触交差部Ｂは、図７に示すように集積回路素
子５１ａ、５１ｂをＭＣＭ６１に集積化することによっ
ては解消されない。なぜならば、非接触交差部Ｂでは、
交差する一方の配線パターン６４ａが、ＭＣＭ６１に組
み込まれる集積回路素子５１ａ、５１ｂのいずれにも接
続されない配線パターン、すなわち集積回路素子５１
ａ、５１ｂから見て孤立した配線パターンであるからで
ある。図５に例示したように、従来のＭＣＭ基板では、
ＭＣＭに集積化される半導体チップに接続されない配線
パターンは存在しなかった。このため、集積回路素子５
１ｃ、５１ｄのいずれをも集積化しないＭＣＭ６１を搭
載することによっては、ＭＣＭ６１において非接触交差
部Ｂを解消することは不可能であった。主回路基板６９
では、この非接触交差部Ｂの存在のために、層数の低減
が阻害されている。
【０００８】以上に例示したように、従来のＭＣＭを用
いて主回路の一部の集積化を行っても、主回路基板の層
数の低減が必ずしも有効に行われない場合があった。
いて主回路の一部の集積化を行っても、主回路基板の層
数の低減が必ずしも有効に行われない場合があった。
【０００９】この発明は、従来のＭＣＭ等の回路基板に
おける上記の問題点を解消するためになされたもので、
主回路基板に搭載することによって主回路基板の層数を
効率よく低減することができる回路基板、ならびにこの
回路基板が主回路基板に搭載されてなる複合回路基板を
提供することを目的とする。
おける上記の問題点を解消するためになされたもので、
主回路基板に搭載することによって主回路基板の層数を
効率よく低減することができる回路基板、ならびにこの
回路基板が主回路基板に搭載されてなる複合回路基板を
提供することを目的とする。
【００１０】
【課題を解決するための手段】この発明にかかる請求項
１記載の回路基板は、外部の回路と電気的に接続して使
用される回路基板であって、実質的に絶縁体から成り実
質的に板形状の回路基板本体と、実質的に導電体から成
り前記回路基板本体に配設され、外部の回路との電気的
な接続を中継する複数個の中継端子と、実質的に導電体
から成り前記回路基板本体に複数層にわたって配設され
た回路配線パターンと、を備え、前記回路配線パターン
が、前記複数個の中継端子の間のみを接続する直接接続
配線パターンを有し、当該直接接続配線パターンは、前
記回路配線パターンの他の部分と非接触で交差してお
り、互いに交差する当該配線パターンは、交差部位にお
いて互いに異なる層に配設されていることを特徴とす
る。
１記載の回路基板は、外部の回路と電気的に接続して使
用される回路基板であって、実質的に絶縁体から成り実
質的に板形状の回路基板本体と、実質的に導電体から成
り前記回路基板本体に配設され、外部の回路との電気的
な接続を中継する複数個の中継端子と、実質的に導電体
から成り前記回路基板本体に複数層にわたって配設され
た回路配線パターンと、を備え、前記回路配線パターン
が、前記複数個の中継端子の間のみを接続する直接接続
配線パターンを有し、当該直接接続配線パターンは、前
記回路配線パターンの他の部分と非接触で交差してお
り、互いに交差する当該配線パターンは、交差部位にお
いて互いに異なる層に配設されていることを特徴とす
る。
【００１１】この発明にかかる請求項２記載の複合回路
基板は、主回路基板に回路基板が搭載されてなる複合回
路基板であって、前記回路基板が請求項１記載の回路基
板であり、前記主回路基板に配設される配線パターンと
前記回路基板が備える前記中継端子との間が電気的に接
続されていることを特徴とする。
基板は、主回路基板に回路基板が搭載されてなる複合回
路基板であって、前記回路基板が請求項１記載の回路基
板であり、前記主回路基板に配設される配線パターンと
前記回路基板が備える前記中継端子との間が電気的に接
続されていることを特徴とする。
【００１２】
【作用】＜請求項１記載の発明の作用＞この発明の回路
基板では、他の配線パターンと互いに非接触で交差し、
複数個の中継端子の間のみを接続する直接接続配線パタ
ーンが配設されているので、この回路基板を主回路基板
に搭載することによって、主回路基板に本来配設される
べきジャンパ配線を回路基板の中に移転することができ
る。このため、主回路基板が本来必要とする層数を有効
に低減することができる。
基板では、他の配線パターンと互いに非接触で交差し、
複数個の中継端子の間のみを接続する直接接続配線パタ
ーンが配設されているので、この回路基板を主回路基板
に搭載することによって、主回路基板に本来配設される
べきジャンパ配線を回路基板の中に移転することができ
る。このため、主回路基板が本来必要とする層数を有効
に低減することができる。
【００１３】＜請求項２記載の発明の作用＞この発明の
複合回路基板では、主回路基板に回路基板が搭載されて
おり、この回路基板には、他の配線パターンと互いに非
接触で交差し、複数個の中継端子の間のみを接続する直
接接続配線パターンが配設されているので、主回路基板
に本来配設されるべきジャンパ配線を回路基板の中に移
転することができる。このため、主回路基板が本来必要
とする層数を有効に低減することができる。
複合回路基板では、主回路基板に回路基板が搭載されて
おり、この回路基板には、他の配線パターンと互いに非
接触で交差し、複数個の中継端子の間のみを接続する直
接接続配線パターンが配設されているので、主回路基板
に本来配設されるべきジャンパ配線を回路基板の中に移
転することができる。このため、主回路基板が本来必要
とする層数を有効に低減することができる。
【００１４】
【実施例】以下の実施例の説明において引用する図面
（図１〜図４）における、従来技術の項において引用し
た図面（図５〜図７）の部分と同一の部分には、同一の
符合を付して、その詳細な説明を略する。
（図１〜図４）における、従来技術の項において引用し
た図面（図５〜図７）の部分と同一の部分には、同一の
符合を付して、その詳細な説明を略する。
【００１５】＜第１実施例＞図１は第１実施例における
ＭＣＭの平面図である。なお図１では、図５と同様に封
止樹脂を除去したＭＣＭが描かれている。図５に示した
ＭＣＭ１００と同様にこのＭＣＭ１２０では、その回路
基板であるＭＣＭ基板１０の主面上に半導体チップ１０
１ａ〜１０１ｃが搭載されている。また、ＭＣＭ基板１
０の主面上には更に、チップ用パッド１０２、外周部パ
ッド１０３、および配線パターン４が配設されている。
配線パターン４は導電性の材料で構成されている。ＭＣ
Ｍ基板１０は、多層構造を有するいわゆる多層基板であ
って、図１に示す配線パターン４は、ＭＣＭ基板１０の
主面上にのみ配設されているのではなく、各層間にもわ
たって配設される。
ＭＣＭの平面図である。なお図１では、図５と同様に封
止樹脂を除去したＭＣＭが描かれている。図５に示した
ＭＣＭ１００と同様にこのＭＣＭ１２０では、その回路
基板であるＭＣＭ基板１０の主面上に半導体チップ１０
１ａ〜１０１ｃが搭載されている。また、ＭＣＭ基板１
０の主面上には更に、チップ用パッド１０２、外周部パ
ッド１０３、および配線パターン４が配設されている。
配線パターン４は導電性の材料で構成されている。ＭＣ
Ｍ基板１０は、多層構造を有するいわゆる多層基板であ
って、図１に示す配線パターン４は、ＭＣＭ基板１０の
主面上にのみ配設されているのではなく、各層間にもわ
たって配設される。
【００１６】図５に示した従来のＭＣＭ基板１１０と特
徴的に異なる点は、２つの外周部パッド１０３の間のみ
を接続する直接接続配線パターン４ａが配設されている
点である。直接接続配線パターン４ａは、他の配線パタ
ーン４と非接触で交差する一種のジャンパ配線である。
すなわち、図１に示す部位Ｃ、Ｄにおいて、直接接続配
線パターン４ａは他の配線パターン４と、互いに異なる
層に配設されることによって、互いに非接触で交差して
いる。
徴的に異なる点は、２つの外周部パッド１０３の間のみ
を接続する直接接続配線パターン４ａが配設されている
点である。直接接続配線パターン４ａは、他の配線パタ
ーン４と非接触で交差する一種のジャンパ配線である。
すなわち、図１に示す部位Ｃ、Ｄにおいて、直接接続配
線パターン４ａは他の配線パターン４と、互いに異なる
層に配設されることによって、互いに非接触で交差して
いる。
【００１７】ＭＣＭ１２０は、主回路の基板に搭載して
用いられる。図２は、ＭＣＭ１２０を搭載した主回路基
板ＭＢの正面断面図である。主回路基板ＭＢの上主面に
は配線パターンＭＰが配設されている。ＭＣＭ基板１０
の上主面に形成されたチップ用パッド１０２と半導体チ
ップ１０１ａ、１０１ｂとの間は、導体ピンＷＲ１を介
して電気的に接続されている。また、外周部パッド１０
３と配線パターンＭＰの間は、導体のリードＬＤを介し
て電気的に接続されている。一定の剛性を有するリード
ＬＤの両端部が、外周部パッド１０３と配線パターンＭ
Ｐとにそれぞれハンダ付けされることによって、ＭＣＭ
基板１０が主回路基板ＭＢの上主面から上方に幾分浮い
た形で取り付けられる。その結果、ＭＣＭ基板１０と主
回路基板ＭＢとの間には、一定の空隙が存在するので、
主回路基板ＭＢの上主面においてＭＣＭ基板１０の直下
に相当する領域にも、配線パターンＭＰを形成すること
ができる。すなわち、図２に示した例では、主回路基板
ＭＢの上主面を無駄なく使用することができるという利
点がある。
用いられる。図２は、ＭＣＭ１２０を搭載した主回路基
板ＭＢの正面断面図である。主回路基板ＭＢの上主面に
は配線パターンＭＰが配設されている。ＭＣＭ基板１０
の上主面に形成されたチップ用パッド１０２と半導体チ
ップ１０１ａ、１０１ｂとの間は、導体ピンＷＲ１を介
して電気的に接続されている。また、外周部パッド１０
３と配線パターンＭＰの間は、導体のリードＬＤを介し
て電気的に接続されている。一定の剛性を有するリード
ＬＤの両端部が、外周部パッド１０３と配線パターンＭ
Ｐとにそれぞれハンダ付けされることによって、ＭＣＭ
基板１０が主回路基板ＭＢの上主面から上方に幾分浮い
た形で取り付けられる。その結果、ＭＣＭ基板１０と主
回路基板ＭＢとの間には、一定の空隙が存在するので、
主回路基板ＭＢの上主面においてＭＣＭ基板１０の直下
に相当する領域にも、配線パターンＭＰを形成すること
ができる。すなわち、図２に示した例では、主回路基板
ＭＢの上主面を無駄なく使用することができるという利
点がある。
【００１８】主回路基板ＭＢの上にＭＣＭ１２０を搭載
することによって、更に主回路基板ＭＢに配設されるジ
ャンパ配線をなくし、主回路基板ＭＢの層数を効率よく
低減することができる。図３に、その一例を示す。
することによって、更に主回路基板ＭＢに配設されるジ
ャンパ配線をなくし、主回路基板ＭＢの層数を効率よく
低減することができる。図３に、その一例を示す。
【００１９】図３は、図６に示した主回路５０の一部
を、この実施例のＭＣＭに集積化した主回路の平面図で
ある。この主回路２０では、集積回路素子５１ａ、５１
ｂの半導体チップがＭＣＭ２１に集積化されている。Ｍ
ＣＭ２１は、図７に示したＭＣＭ６１と同様に、主回路
基板２９の上にそれが１個の半導体素子であるかのよう
に搭載される。したがって、図６に示した主回路基板５
９に配設される配線パターン５４の一部が、ＭＣＭ２１
を構成するＭＣＭ基板に配設される配線パターンに置き
換わる。すなわち、主回路基板５９の一部がＭＣＭ２１
を構成するＭＣＭ基板にあたかも置き換わる。それにと
もなって、図６に示した配線パターン５４の非接触交差
部Ａを含む部分がＭＣＭ２１の中に組み込まれるので、
主回路基板２９に配設される配線パターン２４では、非
接触交差部Ａが存在しない。この点は、図７に示したＭ
ＣＭ６１が奏する効果と同様である。
を、この実施例のＭＣＭに集積化した主回路の平面図で
ある。この主回路２０では、集積回路素子５１ａ、５１
ｂの半導体チップがＭＣＭ２１に集積化されている。Ｍ
ＣＭ２１は、図７に示したＭＣＭ６１と同様に、主回路
基板２９の上にそれが１個の半導体素子であるかのよう
に搭載される。したがって、図６に示した主回路基板５
９に配設される配線パターン５４の一部が、ＭＣＭ２１
を構成するＭＣＭ基板に配設される配線パターンに置き
換わる。すなわち、主回路基板５９の一部がＭＣＭ２１
を構成するＭＣＭ基板にあたかも置き換わる。それにと
もなって、図６に示した配線パターン５４の非接触交差
部Ａを含む部分がＭＣＭ２１の中に組み込まれるので、
主回路基板２９に配設される配線パターン２４では、非
接触交差部Ａが存在しない。この点は、図７に示したＭ
ＣＭ６１が奏する効果と同様である。
【００２０】ＭＣＭ２１には、更に直接接続配線パター
ンが配設されているために、図６の非接触交差部Ｂにお
いて互いに交差する配線パターン５４の一方、すなわち
ジャンパ配線を、ＭＣＭ２１へ迂回して配設することに
よって、非接触交差部Ｂを解消することができる。すな
わち、図３に示すように、配線パターン２４の一部を迂
回配線パターン２４ａとして、ＭＣＭ２１に接続する。
迂回配線パターン２４ａは、ＭＣＭ２１における直接接
続配線パターンの両端に接続される。このことによっ
て、主回路基板５９上の非接触交差部Ｂにおけるジャン
パ配線が、ＭＣＭ２１のジャンパ配線すなわち直接接続
配線パターンへ移転する。その結果、部位Ｂにおける配
線パターン２４の非接触交差は解消されるので、非接触
交差部Ｂが存在するために必要とされた主回路基板２９
の層数を低減することが可能である。
ンが配設されているために、図６の非接触交差部Ｂにお
いて互いに交差する配線パターン５４の一方、すなわち
ジャンパ配線を、ＭＣＭ２１へ迂回して配設することに
よって、非接触交差部Ｂを解消することができる。すな
わち、図３に示すように、配線パターン２４の一部を迂
回配線パターン２４ａとして、ＭＣＭ２１に接続する。
迂回配線パターン２４ａは、ＭＣＭ２１における直接接
続配線パターンの両端に接続される。このことによっ
て、主回路基板５９上の非接触交差部Ｂにおけるジャン
パ配線が、ＭＣＭ２１のジャンパ配線すなわち直接接続
配線パターンへ移転する。その結果、部位Ｂにおける配
線パターン２４の非接触交差は解消されるので、非接触
交差部Ｂが存在するために必要とされた主回路基板２９
の層数を低減することが可能である。
【００２１】以上のように、この実施例のＭＣＭ基板１
０を用いることによって、従来のＭＣＭ基板１１０では
解消することができなかった非接触交差部をも解消する
ことができるので、主回路基板の層数をより効果的に低
減することが可能である。すなわち、ＭＣＭ基板１１０
を用いることによって、主回路における半導体チップの
集積化が行われるだけでなく、従来のＭＣＭ基板に比べ
てその製造工数をほとんど拡張することなく、主回路基
板の層数低減をも効果的に達成することが可能である。
０を用いることによって、従来のＭＣＭ基板１１０では
解消することができなかった非接触交差部をも解消する
ことができるので、主回路基板の層数をより効果的に低
減することが可能である。すなわち、ＭＣＭ基板１１０
を用いることによって、主回路における半導体チップの
集積化が行われるだけでなく、従来のＭＣＭ基板に比べ
てその製造工数をほとんど拡張することなく、主回路基
板の層数低減をも効果的に達成することが可能である。
【００２２】＜第２実施例＞第１実施例では、半導体チ
ップを搭載したＭＣＭ基板を主回路基板に搭載する例を
示したが、主回路基板の層数低減のみを意図して、半導
体チップが搭載されないＭＣＭ基板を用いることも可能
である。図４は、そのような例すなわち半導体チップが
搭載されないＭＣＭ基板の一例の平面図である。「ＭＣ
Ｍ基板」の名称は本来、半導体チップを集積化して搭載
する目的のものを指すが、本来のＭＣＭ基板と同様に半
導体ウェハ・プロセスで製造される基板を、ここでは広
くＭＣＭ基板と称する。
ップを搭載したＭＣＭ基板を主回路基板に搭載する例を
示したが、主回路基板の層数低減のみを意図して、半導
体チップが搭載されないＭＣＭ基板を用いることも可能
である。図４は、そのような例すなわち半導体チップが
搭載されないＭＣＭ基板の一例の平面図である。「ＭＣ
Ｍ基板」の名称は本来、半導体チップを集積化して搭載
する目的のものを指すが、本来のＭＣＭ基板と同様に半
導体ウェハ・プロセスで製造される基板を、ここでは広
くＭＣＭ基板と称する。
【００２３】図４に示されるＭＣＭ基板３０の主面に
は、外部の主回路との電気的接続を中継する外周部パッ
ド３３が外周に沿って配設されている。ＭＣＭ基板３０
は多層基板の構造を有しており、各層にわたって配設さ
れる配線パターン３４は、外周部パッド３３の間を互い
に接続する。ＭＣＭ基板３０には、配線パターン３４が
互いに非接触で交差する部位が存在する。すなわち、Ｍ
ＣＭ基板３０の配線パターン３４にはジャンパ配線が存
在する。それらの交差部位において、配線パターン３４
は、互いに異なる層に配設されることによって、互いに
非接触で交差する。
は、外部の主回路との電気的接続を中継する外周部パッ
ド３３が外周に沿って配設されている。ＭＣＭ基板３０
は多層基板の構造を有しており、各層にわたって配設さ
れる配線パターン３４は、外周部パッド３３の間を互い
に接続する。ＭＣＭ基板３０には、配線パターン３４が
互いに非接触で交差する部位が存在する。すなわち、Ｍ
ＣＭ基板３０の配線パターン３４にはジャンパ配線が存
在する。それらの交差部位において、配線パターン３４
は、互いに異なる層に配設されることによって、互いに
非接触で交差する。
【００２４】この非接触交差部がＭＣＭ基板３０に存在
するために、ＭＣＭ基板３０を主回路基板に搭載するこ
とによって、主回路基板に本来存在するジャンパ配線を
ＭＣＭ基板３０のジャンパ配線で肩代りすることができ
る。すなわち、主回路基板に本来存在する非接触交差部
位が解消される。このため、主回路基板における層数を
有効に低減することができる。
するために、ＭＣＭ基板３０を主回路基板に搭載するこ
とによって、主回路基板に本来存在するジャンパ配線を
ＭＣＭ基板３０のジャンパ配線で肩代りすることができ
る。すなわち、主回路基板に本来存在する非接触交差部
位が解消される。このため、主回路基板における層数を
有効に低減することができる。
【００２５】主回路基板にＭＣＭ基板３０を搭載するに
は、ＭＣＭ基板３０の製造工数、および主回路へＭＣＭ
基板３０と搭載する工数を、新たに必要とする。しかし
ながら、主回路基板の層数を低減するという利点がある
ために、広大な主回路基板の限られた一部にジャンパ配
線を必要とする場合などには、特に大きな利益をもたら
す。なぜならば、一部にジャンパ配線を要する場合であ
っても、本来主回路基板全体を多層基板とする必要があ
る一方、これを解消するために必要なＭＣＭ基板はジャ
ンパ配線が存在する一部領域のみに搭載される小型のも
のを用意すれば足りるからである。
は、ＭＣＭ基板３０の製造工数、および主回路へＭＣＭ
基板３０と搭載する工数を、新たに必要とする。しかし
ながら、主回路基板の層数を低減するという利点がある
ために、広大な主回路基板の限られた一部にジャンパ配
線を必要とする場合などには、特に大きな利益をもたら
す。なぜならば、一部にジャンパ配線を要する場合であ
っても、本来主回路基板全体を多層基板とする必要があ
る一方、これを解消するために必要なＭＣＭ基板はジャ
ンパ配線が存在する一部領域のみに搭載される小型のも
のを用意すれば足りるからである。
【００２６】＜変形例＞主回路基板に搭載される回路基
板は、上記実施例に示したＭＣＭ基板１０、３０に限ら
ない。すなわち、多層基板であって直接接続配線パター
ンを有するものであればよい。例えば、通常の回路基板
と同様にガラス・ファイバ強化エポキシ樹脂で構成され
る多層の回路基板本体を用い、この回路基板本体の各層
に銅箔の配線パターンが配設されている構造のものであ
ってもよい。
板は、上記実施例に示したＭＣＭ基板１０、３０に限ら
ない。すなわち、多層基板であって直接接続配線パター
ンを有するものであればよい。例えば、通常の回路基板
と同様にガラス・ファイバ強化エポキシ樹脂で構成され
る多層の回路基板本体を用い、この回路基板本体の各層
に銅箔の配線パターンが配設されている構造のものであ
ってもよい。
【００２７】
【発明の効果】＜請求項１記載の発明の効果＞この発明
の回路基板では、他の配線パターンと互いに非接触で交
差し、複数個の中継端子の間のみを接続する直接接続配
線パターンが配設されているので、この回路基板を主回
路基板に搭載することによって、主回路基板に本来配設
されるべきジャンパ配線を回路基板の中に移転すること
ができる。このため、主回路基板が本来必要とする層数
を有効に低減することができるので、主回路基板の製造
コストを低減することができる。
の回路基板では、他の配線パターンと互いに非接触で交
差し、複数個の中継端子の間のみを接続する直接接続配
線パターンが配設されているので、この回路基板を主回
路基板に搭載することによって、主回路基板に本来配設
されるべきジャンパ配線を回路基板の中に移転すること
ができる。このため、主回路基板が本来必要とする層数
を有効に低減することができるので、主回路基板の製造
コストを低減することができる。
【００２８】＜請求項２記載の発明の効果＞この発明の
複合回路基板では、主回路基板に回路基板が搭載されて
おり、この回路基板には、他の配線パターンと互いに非
接触で交差し、複数個の中継端子の間のみを接続する直
接接続配線パターンが配設されているので、主回路基板
に本来配設されるべきジャンパ配線を回路基板の中に移
転することができる。このため、主回路基板が本来必要
とする層数を有効に低減することができるので、主回路
基板の製造コストを低減することができる。
複合回路基板では、主回路基板に回路基板が搭載されて
おり、この回路基板には、他の配線パターンと互いに非
接触で交差し、複数個の中継端子の間のみを接続する直
接接続配線パターンが配設されているので、主回路基板
に本来配設されるべきジャンパ配線を回路基板の中に移
転することができる。このため、主回路基板が本来必要
とする層数を有効に低減することができるので、主回路
基板の製造コストを低減することができる。
【図１】第１の実施例におけるＭＣＭの平面図である。
【図２】第１の実施例におけるＭＣＭを搭載した主回路
の正面断面図である。
の正面断面図である。
【図３】第１の実施例におけるＭＣＭを搭載した主回路
の平面図である。
の平面図である。
【図４】第２の実施例におけるＭＣＭの平面図である。
【図５】従来のＭＣＭの平面図である。
【図６】主回路の平面図である。
【図７】従来のＭＣＭを搭載した主回路の平面図であ
る。
る。
１０、３０ ＭＣＭ基板 ２９、ＭＢ 主回路基板 ４ 配線パターン ４ａ 直接接続配線パターン １０３ 外周部パッド（中継端子）
Claims (2)
- 【請求項１】 外部の回路と電気的に接続して使用され
る回路基板であって、 実質的に絶縁体から成り実質的に板形状の回路基板本体
と、 実質的に導電体から成り前記回路基板本体に配設され、
外部の回路との電気的な接続を中継する複数個の中継端
子と、 実質的に導電体から成り前記回路基板本体に複数層にわ
たって配設された回路配線パターンと、 を備え、 前記回路配線パターンが、前記複数個の中継端子の間の
みを接続する直接接続配線パターンを有し、当該直接接
続配線パターンは、前記回路配線パターンの他の部分と
非接触で交差しており、互いに交差する当該配線パター
ンは、交差部位において互いに異なる層に配設されてい
ることを特徴とする回路基板。 - 【請求項２】 主回路基板に回路基板が搭載されてなる
複合回路基板であって、前記回路基板が請求項１記載の
回路基板であり、前記主回路基板に配設される配線パタ
ーンと前記回路基板が備える前記中継端子との間が電気
的に接続されていることを特徴とする複合回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5250202A JPH0786715A (ja) | 1993-09-10 | 1993-09-10 | 回路基板および複合回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5250202A JPH0786715A (ja) | 1993-09-10 | 1993-09-10 | 回路基板および複合回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0786715A true JPH0786715A (ja) | 1995-03-31 |
Family
ID=17204346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5250202A Pending JPH0786715A (ja) | 1993-09-10 | 1993-09-10 | 回路基板および複合回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0786715A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006332415A (ja) * | 2005-05-27 | 2006-12-07 | Sharp Corp | 半導体装置 |
-
1993
- 1993-09-10 JP JP5250202A patent/JPH0786715A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006332415A (ja) * | 2005-05-27 | 2006-12-07 | Sharp Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5426566A (en) | Multichip integrated circuit packages and systems | |
| JP4592122B2 (ja) | パッケージ層の数を削減したフリップチップ・パッケージ | |
| US4453176A (en) | LSI Chip carrier with buried repairable capacitor with low inductance leads | |
| US5354955A (en) | Direct jump engineering change system | |
| JPH0794666A (ja) | マルチチップモジュール | |
| JPH0642523B2 (ja) | 直接書込み設計変更能力を有する電子回路システム | |
| CN1505838A (zh) | 在半导体或电介质晶片上制作的系统级封装 | |
| US5612575A (en) | Method of connecting the output pads on an integrated circuit chip, and multichip module thus obtained | |
| US6114903A (en) | Layout architecture for core I/O buffer | |
| US5399904A (en) | Array type semiconductor device having insulating circuit board | |
| US5914533A (en) | Multilayer module with thinfilm redistribution area | |
| EP1629534B1 (en) | Foldable substrate with ground plane having a particular shape and corresponding manufacturing method | |
| US5640308A (en) | Field programmable circuit module | |
| KR100336081B1 (ko) | 반도체 칩 | |
| JPS5854661A (ja) | 多層セラミツク半導体パツケ−ジ | |
| JPH0786715A (ja) | 回路基板および複合回路基板 | |
| US10347573B2 (en) | Semiconductor device and wiring board design method | |
| JPH0482244A (ja) | 半導体集積回路装置およびその配線変更方法 | |
| US6768386B1 (en) | Dual clock package option | |
| JPH0227785A (ja) | 集積回路素子およびその製造方法 | |
| JPS59201456A (ja) | Ｉｃチツプ搭載用基板 | |
| JPH04118958A (ja) | 表面実装用多層型配線基板 | |
| JPH09307061A (ja) | 集積回路装置 | |
| JP3950531B2 (ja) | 半導体デバイス | |
| JP4229086B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040323 |