JPH0786167A

JPH0786167A - 半導体製造プロセス

Info

Publication number: JPH0786167A
Application number: JP22845093A
Authority: JP
Inventors: Koichi Tsuzuki; 浩一都築
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1993-09-14
Filing date: 1993-09-14
Publication date: 1995-03-31

Abstract

(57)【要約】【構成】薄膜応力検知部は、プロセスチャンバ内面と同
じ材料の検知表面と、その裏に密着した歪センサで構成
され、検知表面上に形成された薄膜の内部応力に起因す
る歪を測定するので、チャンバ表面上の薄膜厚さを知る
ことができる。【効果】チャンバ内壁上に形成された膜厚を知ることに
よって、その薄膜が破壊して塵埃を発生する前に、薄膜
除去のクリーニングを開始するなど、ウェハの塵埃汚染
を防ぐことができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体製造プロセスの
うち、薄膜を製造する製造装置及びそのプロセスに関す
る。

【０００２】

【従来の技術】半導体素子の製造工程で、製造途中のウ
ェハに微小な塵埃が付着するとそのために正常な素子が
製作できなくなるため、製造空間から塵埃を除去するこ
とが必要である。しかし、ＣＶＤ，スパッタ等の薄膜製
造プロセスでは、本来、ウェハ上に形成すべき薄膜が、
どうしても製造チャンバ内壁など、製造チャンバ内部要
素面上にも形成されてしまい、そのようにしてできたチ
ャンバ内部面上薄膜がひび割れて、その時に微小な粒子
（塵埃）を発生させたり、あるいはチャンバ内部面から
剥がれて塵埃となったりして、薄膜形成のためにチャン
バ内に置かれているウェハ上に付着してしまう。このよ
うな、薄膜形成の装置内部でのウェハ塵埃汚染が、半導
体製造プロセス上の大きな問題となっている。

【０００３】この問題を解決する手段はこれまでもいく
つか提案されている。たとえば、ＣＶＤ装置で、部材の
温度を下げておけば、その部材上には薄膜が形成されな
いことが明らかなものについては、特願平3−142975 号
明細書で提案されているように、チャンバ内部の特定の
箇所の温度を制御することで、そこでの薄膜形成が抑制
され、結果として塵埃発生がなくなる。ただし、この手
段は、薄膜形成が表面温度で一義的に制御されうるプロ
セスへの適用に限られる。

【０００４】より一般に適用可能な手段として、チャン
バ内部の塵埃（微粒子）を、直接、モニタして、塵埃発
生を検知したら、必要な対策を講じるというものも提案
されている。たとえば、特願平2−329280 号明細書で
は、レーザブレイクダウン法を利用して、光学的にチャ
ンバ内部の塵埃を検知する方法が提案されており、さら
に、明細書の中では、ＡＥ（アコースティックエミッシ
ョン）センサによって、チャンバ内部の薄膜がひびわれ
る際に発生する高周波弾性波を検知する手法についても
触れている。このような、塵埃そのものの検知、あるい
はその発生時の検知は効果が大きいが、残念ながら、信
号を検知した時には既に塵埃が発生してしまっており、
従って、その時点でチャンバ内部に置かれていたウェハ
は既に塵埃で汚染されてしまっている可能性が高いとい
う本質的な欠点がある。

【０００５】

【発明が解決しようとする課題】上記のように、従来の
技術では、薄膜製造装置チャンバ内部で、塵埃が発生す
る前に、発生を予測することが不可能であった。

【０００６】本発明の目的は、薄膜形成装置内部にの装
置構成部表面に形成された薄膜が破壊することに起因す
る塵埃発生をあらかじめ予測し、ウェハの塵埃汚染を防
止する手段を提供することにある。

【０００７】

【課題を解決するための手段】上記目的を達成するため
に、本発明の薄膜形成装置は、装置内部の特定の箇所
に、この箇所が装置チャンバ内部空間にさらしている部
分と同一の材料から成る薄膜を装置チャンバ内部空間側
の表面とし、その裏側に歪センサを密着固定して、歪セ
ンサからの出力信号を伝達する信号線を真空シールを介
して装置外部に出す構造の、形成薄膜応力検知部を設け
る。

【０００８】

【作用】本発明は、装置内部の表面に形成された薄膜が
破壊されて塵埃を発生する要因は、薄膜そのものが有す
る応力であるという考察をその拠り所としている。CVD
やスパッタ等で形成された薄膜には多かれ少なかれ内部
応力が存在する。薄膜ハンドブック（１９８３）、オー
ム社刊によれば、薄膜内部応力は、場合によって、引っ
張り応力であったり、圧縮応力であったりし、その最大
値は１０⁹Ｎ／ｍ²に達する。そのような内部応力のた
め、薄膜がある程度厚くなると、クラック（ひび割れ）
が発生したり、あるいは付着していた表面から剥離す
る。

【０００９】どのくらいの膜厚になると薄膜の破壊（ク
ラック発生や剥離）が生じるかは、薄膜の種類や、形成
プロセス条件（温度，圧力等）、あるいは薄膜が付着す
る下地の種類などによって異なってくるが、それらの条
件が同一であれば、破壊が発生する膜厚が定義される。

【００１０】上述の構造をとることによって、ウェハに
薄膜を形成する度に、形成薄膜応力検知部の表面にも、
同じ薄膜が形成されていく。形成薄膜応力検知部の表面
は、薄膜形成装置内部表面と同じ材料なので、応力検知
部表面での薄膜形成状況は、装置表面での形成状況と同
一である。すなわち、装置内部表面上の薄膜厚さがプロ
セスを重ねる度に厚くなっていくのと同様に、応力検知
部表面に形成される薄膜も厚くなっていき、それにつれ
て、応力検知部の歪センサが検知する歪量も増加する。
従って、応力検知部の歪センサの信号と、薄膜が破壊し
始める限界厚さとの関係をあらかじめ求めておけば、歪
センサの信号をモニタすることで、薄膜が破壊し始める
前に、装置内部に堆積した薄膜をクリーニング除去する
などの対策を講じることができる。

【００１１】

【実施例】本発明の実施例を図１に示す。ＣＶＤによる
薄膜形成装置のチャンバ８はチャンバ壁９で外部と区切
られている。半導体を形成するウェハ１４はヒータ１２
の上に置かれている。プロセスガスは図中ｉのように流
入し、ガス導入ヘッド１０に設けられたガス導入孔１１
を経てチャンバ８内部に流れ込む。プロセスガスは、ヒ
ータ１２から供給される熱に起因する反応によってウェ
ハ１４の薄膜を形成し、その後排気管１３より図中ｏの
ように排気される。本実施例では、形成薄膜応力検知部
１は、個別のセンサタイプであり、チャンバ壁９に固定
されている。薄膜応力検知部１の検知部表面２はチャン
バ壁と同じ材料でできている。検知部表面２の裏には歪
センサ３が密着している。薄膜応力検知部１からは、歪
センサの信号線４と温度補正用の熱電対５が外部にでて
きており、共にコントローラ６につながっている。コン
トローラ６は、薄膜応力検知部からの信号の受信，電力
供給，動作制御を行う。

【００１２】図２は、図１の薄膜応力検知部１の部分を
拡大したものである。検知部表面２と、その裏に密着し
た歪センサ３は、接点１５及び１５’で薄膜応力検知部
１本体に固定されており、さらに、本体との間には空間
７が確保されている。熱電対５は本体のチャンバ内部表
面側の温度を測定する。

【００１３】チャンバ内にプロセスガスを導入し、ウェ
ハ上に薄膜を形成する際、チャンバ壁９と、薄膜応力検
知部１の検知部表面２にも、ウェハ上と同様に薄膜が形
成される。薄膜には内部応力があるため、この構造の検
知部表面２とそこに密着している歪センサ３には、薄膜
の応力のために歪が生じる。歪センサはその歪に応じた
信号を出力することになる。表面に形成される薄膜が厚
くなる程、上記歪の量は大きくなる。このようにして、
薄膜応力検知部は、プロセス回数の増加に伴う、形成薄
膜起因の歪の増加、すなわち、形成薄膜の膜厚増加に関
する情報を検知するわけである。チャンバ壁９の表面に
形成された薄膜が破壊し始める膜厚は、あらかじめ実験
によって求めてあり、従って、形成薄膜応力検知部の信
号より、チャンバ壁９上の薄膜が破壊し始めるかどうか
を認識することが可能である。

【００１４】しかし、薄膜応力検知部が検知する歪量
は、形成薄膜の応力によるものの他、温度変化による自
分自身の伸び縮みも含んでいる。そのため、熱電対５も
しくは同等の温度センサによって、温度をモニタして、
温度変化に起因する歪量を求めて、出力信号の補正を行
う。この補正は、図１のコントローラ１で実施される。

【００１５】半導体製造装置では、多くの場合チャンバ
壁はアルミニウムを材料としている。従って、通常は、
薄膜応力検知部１の検知表面２にもアルミニウムが使わ
れる。本実施例では、歪センサ３はシリコン等の半導体
上に形成され、その上に、検知部表面２となるアルミニ
ウム膜を蒸着あるいはスパッタ等により形成している。

【００１６】さて、歪センサの原理は、図３に示すよう
に歪が生じると電気抵抗値が変化する歪ゲージＩ，II，
III，IV でブリッジ回路を形成し、図中ａ，ｂ間の電圧
値を測定するものである。従って、薄膜形成装置のチャ
ンバ壁９に歪ゲージを貼付てチャンバ壁９そのものの歪
を測定することで、形成薄膜の応力、ひいては形成薄膜
の膜厚をモニタしてもよい。

【００１７】そのような実施例を図４に示す。図４は、
チャンバ壁９の断面をチャンバ内部側から見たものであ
る。チャンバ壁９の一部の肉厚を薄くして、その部分で
の歪量を大きくなるようにし、そこに歪ゲージＩ，II，
III，IVを(チャンバ壁の外側に）貼付て、チャンバ一体
型薄膜応力検知を構成してある。この場合、チャンバ壁
９の温度変化による壁面の伸び縮みはほぼ一様であり、
従って、温度による歪量の補正は行っていない。また、
薄膜応力による歪はＩ，IIの方向が主となっている。

【００１８】これまでに述べたような薄膜応力検知部
を、薄膜製造装置チャンバ壁の一箇所あるいは複数箇所
に設けてプロセスの制御を行う。それは以下のようにし
て実施される。

【００１９】(1）薄膜応力検知部の検知部表面上に形成
される膜厚と検知される歪量との関係をあらかじめ実験
等で求めておく。同様に、検知部表面上に形成される薄
膜が破壊し始める限界の膜厚も求めておく。

【００２０】(2）ウェハ上に薄膜を形成するプロセス
で、薄膜応力検知部で検知する歪量をモニタする。

【００２１】(3）モニタしている歪量が、あらかじめ設
定したある一定の値（薄膜が破壊し始める時の値以下）
に達したら、チャンバ内の薄膜を除去するクリーニング
工程を開始する。

【００２２】(4）さらに、薄膜形成装置の実用化立ち上
げ時期では、ウェハ上に形成される薄膜の膜厚，膜質が
許容される範囲で、薄膜応力検知部で検知する歪量の増
加が最小になるように、他のプロセスパラメータ（温
度，ガス流量等）を設定する。これは、チャンバ壁上
に形成される薄膜の量をあるいは薄膜の応力を最小にす
ることに対応する。

【００２３】(5）薄膜応力検知部での検知歪量変化とプ
ロセス回数の増加との関係が常に同じになるようにプロ
セスパラメータを自動補正する。これは、プロセスの再
現性を確保するためである。

【００２４】

【発明の効果】本発明によれば、 (1）チャンバ壁上に形成される薄膜が破壊し始める時期
が明確となり、薄膜の破壊によるウェハ汚染が生じる前
にチャンバクリーニングを行うことが可能となる。これ
によって、塵埃による半導体製造の歩留まり低下を防止
することができる。

【００２５】(2）薄膜応力検知部によるモニタより、プ
ロセスの再現性が確実になる。

【００２６】(3）クリーニング開始の指示，プロセス再
現性のためのプロセスパラメータ補正が、薄膜応力検知
部からの信号から決定することができるので、薄膜形成
工程の完全自動化が実現できる。

【図面の簡単な説明】

【図１】本発明のＣＶＤ装置に個別センサタイプの薄膜
応力検知部を設置した一実施例の説明図。

【図２】図１の薄膜応力検知部の断面図。

【図３】歪センサの簡単な原理図。

【図４】本発明のチャンバ壁一部を薄肉としてそこに歪
ゲージを貼付た他の実施例の説明図。

【符号の説明】

１…薄膜応力検知部、２…検知部表面、３…歪センサ、
４…信号線、５…熱電対、６…コントローラ、７…空
洞、８…チャンバ、９…チャンバ壁、１０…ガス導入ヘ
ッド、１１…ガス導入孔、１２…ヒータ、１３…排気
管、１４…ウェハ。

Claims

【特許請求の範囲】

【請求項１】薄膜製造装置において、装置チャンバ内部
に、作成する薄膜の応力を測定する手段を設けたことを
特徴とする薄膜製造装置。
【請求項２】薄膜製造装置に取り付けて、前記薄膜製造
装置で作成する薄膜の応力を測定することを特徴とする
薄膜応力測定装置。
【請求項３】請求項１または２において、上記測定手段
で検知する薄膜の応力に関する情報を制御パラメータと
して用いる半導体製造プロセス。