JP3111211B2 - 薄膜製造装置および製造方法 - Google Patents
薄膜製造装置および製造方法Info
- Publication number
- JP3111211B2 JP3111211B2 JP04295825A JP29582592A JP3111211B2 JP 3111211 B2 JP3111211 B2 JP 3111211B2 JP 04295825 A JP04295825 A JP 04295825A JP 29582592 A JP29582592 A JP 29582592A JP 3111211 B2 JP3111211 B2 JP 3111211B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- wall
- temperature
- thin film
- adhering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、配線材料の少なくとも
一部をチタンタングステンあるいはタングステン等の高
融点金属で構成した薄膜製造装置と製造方法に係り、特
に、薄膜製造装置の内壁に付着した膜の剥離／脱落によ
る内部汚染の防止に配慮した薄膜製造装置及び製造方法
に関する。
一部をチタンタングステンあるいはタングステン等の高
融点金属で構成した薄膜製造装置と製造方法に係り、特
に、薄膜製造装置の内壁に付着した膜の剥離／脱落によ
る内部汚染の防止に配慮した薄膜製造装置及び製造方法
に関する。
【０００２】
【従来の技術】半導体メモリやマイクロプロセッサ等の
ＬＳＩの配線材料としてアルミニウムはよく知られてい
る。しかし、ＬＳＩの高集積化、高速化が進むなかで、
アルミニウム配線のエレクトロマイグレーションによる
断線の問題や配線抵抗の低抵抗化が課題となっている。
そこで、最近では、アルミニウム配線の上あるいは下層
にチタンタングステンあるいはタングステン等の高融点
金属を積層するか、またはこれら高融点金属材料の単層
の膜による配線構造が用いられてきている。上記の従来
技術の例として、特開平２−２２８０３２号公報に開示
されている、ＬＳＩの配線構造の一種であるゲート電極
材料として、ポリシリコンの代わりにより低抵抗なゲー
ト電極材料としてタングステンを用いたものがある。チ
タンタングステンあるいはタングステン等の高融点金属
は、スパッタ法、ＣＶＤ法あるいはエレクトロンビーム
蒸着法等の好適な方法により形成される。ところが、こ
れら高融点金属をスパッタ法等で形成するに際して、内
部応力の大きさが問題となってきた。上記の従来技術で
は、この成膜時の内部応力を低減する方法としてスパッ
タ時のアルゴンガス圧と内部応力の関係からアルゴンガ
ス圧を限定している。更に、このタングステン膜に対し
９００〜１１００℃の温度で熱処理を行う方法が提案さ
れている。
ＬＳＩの配線材料としてアルミニウムはよく知られてい
る。しかし、ＬＳＩの高集積化、高速化が進むなかで、
アルミニウム配線のエレクトロマイグレーションによる
断線の問題や配線抵抗の低抵抗化が課題となっている。
そこで、最近では、アルミニウム配線の上あるいは下層
にチタンタングステンあるいはタングステン等の高融点
金属を積層するか、またはこれら高融点金属材料の単層
の膜による配線構造が用いられてきている。上記の従来
技術の例として、特開平２−２２８０３２号公報に開示
されている、ＬＳＩの配線構造の一種であるゲート電極
材料として、ポリシリコンの代わりにより低抵抗なゲー
ト電極材料としてタングステンを用いたものがある。チ
タンタングステンあるいはタングステン等の高融点金属
は、スパッタ法、ＣＶＤ法あるいはエレクトロンビーム
蒸着法等の好適な方法により形成される。ところが、こ
れら高融点金属をスパッタ法等で形成するに際して、内
部応力の大きさが問題となってきた。上記の従来技術で
は、この成膜時の内部応力を低減する方法としてスパッ
タ時のアルゴンガス圧と内部応力の関係からアルゴンガ
ス圧を限定している。更に、このタングステン膜に対し
９００〜１１００℃の温度で熱処理を行う方法が提案さ
れている。
【０００３】
【発明が解決しようとする課題】チタンタングステンあ
るいはタングステン等の高融点金属を配線材料として形
成した半導体装置の成膜に際し、膜を堆積する基板の温
度と装置周辺温度が必ずしも同一ではないため、特に製
造装置の内壁に付着した膜の応力が高くなり、この膜内
部応力に起因して発生したマイクロクラックから膜の一
部が剥離して脱落し、成膜対象の基板を汚染して製品の
歩留まりを低下させる問題が生じている。
るいはタングステン等の高融点金属を配線材料として形
成した半導体装置の成膜に際し、膜を堆積する基板の温
度と装置周辺温度が必ずしも同一ではないため、特に製
造装置の内壁に付着した膜の応力が高くなり、この膜内
部応力に起因して発生したマイクロクラックから膜の一
部が剥離して脱落し、成膜対象の基板を汚染して製品の
歩留まりを低下させる問題が生じている。
【０００４】この発明はこの点に鑑みなされたものであ
り、本発明の目的は、上述した問題点を解決し、当該半
導体装置の歩留まりを向上出来る薄膜製造装置及び製造
方法を提供することにある。
り、本発明の目的は、上述した問題点を解決し、当該半
導体装置の歩留まりを向上出来る薄膜製造装置及び製造
方法を提供することにある。
【０００５】
【課題を解決するための手段】この目的を達成するに
は、製造装置の内壁に付着した膜の内部応力を低減して
膜内部応力に起因するマイクロクラックの発生を抑制
し、マイクロクラック近傍からの膜の脱落を防止すれば
よい。
は、製造装置の内壁に付着した膜の内部応力を低減して
膜内部応力に起因するマイクロクラックの発生を抑制
し、マイクロクラック近傍からの膜の脱落を防止すれば
よい。
【０００６】この膜内部応力は、後述するように成膜時
の成膜温度で大きく変化し、成膜温度を制御することに
より上述の目的を達成することが実験結果（図２及び図
３を用いて後で説明する）から明らかとなった。したが
って、本発明では、配線材料の少なくても一部にチタン
タングステンあるいはタングステン薄膜を用いている半
導体装置を製造するに当たり、チタンタングステンある
いはタングステンが付着して薄膜を形成する製造装置の
外壁あるいは内壁、あるいは膜付着壁の温度を、それぞ
れの膜の膜内部応力が零近傍となる温度に加熱すること
を特徴とする。
の成膜温度で大きく変化し、成膜温度を制御することに
より上述の目的を達成することが実験結果（図２及び図
３を用いて後で説明する）から明らかとなった。したが
って、本発明では、配線材料の少なくても一部にチタン
タングステンあるいはタングステン薄膜を用いている半
導体装置を製造するに当たり、チタンタングステンある
いはタングステンが付着して薄膜を形成する製造装置の
外壁あるいは内壁、あるいは膜付着壁の温度を、それぞ
れの膜の膜内部応力が零近傍となる温度に加熱すること
を特徴とする。
【０００７】
【作用】本発明のチタンタングステンあるいはタングス
テン薄膜の内部応力の成膜温度依存性を測定した例を図
２、図３を用いて説明する。図２は、チタンタングステ
ンスパッタ成膜温度と内部応力の関係を測定した結果を
示す。スパッタ装置の内壁温度に近い３０℃で成膜され
た場合が最も高い平均１．２７ＧＰａの圧縮応力を示
し、１５０℃、３００℃と成膜温度を高くすると形成さ
れた膜の内部応力は小さくなる。
テン薄膜の内部応力の成膜温度依存性を測定した例を図
２、図３を用いて説明する。図２は、チタンタングステ
ンスパッタ成膜温度と内部応力の関係を測定した結果を
示す。スパッタ装置の内壁温度に近い３０℃で成膜され
た場合が最も高い平均１．２７ＧＰａの圧縮応力を示
し、１５０℃、３００℃と成膜温度を高くすると形成さ
れた膜の内部応力は小さくなる。
【０００８】図３は、タングステンスパッタ成膜温度と
内部応力の関係の測定結果を示す。スパッタ装置の内壁
温度に近い３０℃で成膜された場合が最も高い平均１．
４２ＧＰａの圧縮応力を示し、１５０℃では零近傍、３
００℃で応力は約１ＧＰａの引張応力に逆転する。
内部応力の関係の測定結果を示す。スパッタ装置の内壁
温度に近い３０℃で成膜された場合が最も高い平均１．
４２ＧＰａの圧縮応力を示し、１５０℃では零近傍、３
００℃で応力は約１ＧＰａの引張応力に逆転する。
【０００９】このようにチタンタングステンあるいはタ
ングステン薄膜の内部応力は成膜温度により大きく変化
し、それぞれ最適な温度に製造装置の内壁温度を制御す
ることで、付着した膜の内部応力が零近傍になるように
することが可能となり、膜内部応力に起因するマイクロ
クラックの発生を防止することができる。製造装置の内
壁に付着した薄膜でのマイクロクラックの発生が防止さ
れると、内部汚染源となる付着膜の脱落の問題を大幅に
改善することが可能となり、当該半導体装置の製品歩留
まりを向上出来る。
ングステン薄膜の内部応力は成膜温度により大きく変化
し、それぞれ最適な温度に製造装置の内壁温度を制御す
ることで、付着した膜の内部応力が零近傍になるように
することが可能となり、膜内部応力に起因するマイクロ
クラックの発生を防止することができる。製造装置の内
壁に付着した薄膜でのマイクロクラックの発生が防止さ
れると、内部汚染源となる付着膜の脱落の問題を大幅に
改善することが可能となり、当該半導体装置の製品歩留
まりを向上出来る。
【００１０】
【実施例】以下、図面（図１、図４、図５）を参照して
本発明の実施例について説明する。なお、本実施例は、
上述した半導体装置の配線材料として使用するチタンタ
ングステンあるいはタングステン膜の膜内部応力の成膜
温度依存性に基いた本発明の製造方法及び製造装置の効
果を示したものである。
本発明の実施例について説明する。なお、本実施例は、
上述した半導体装置の配線材料として使用するチタンタ
ングステンあるいはタングステン膜の膜内部応力の成膜
温度依存性に基いた本発明の製造方法及び製造装置の効
果を示したものである。
【００１１】図１に示す第１の実施例は、半導体装置の
配線材料としてチタンタングステン膜を成膜するための
半導体製造装置であるスパッタ装置である。スパッタ装
置１は、ウェハホルダ４をその底部に内装する真空容器
１と、同じく該真空容器１に内装され前記ウェハホルダ
４に対向する位置に配置されたチタンタングステン・タ
ーゲット２と、前記真空容器１に接続されて該容器１か
ら排気するスパッタ排気系７Ａと、前記真空容器１に接
続されて該容器１にアルゴンガスを注入するアルゴンガ
ス導入系８と、前記真空容器１の内壁面に近接して配置
された複数の膜付着壁９と、真空容器１の外壁に配置さ
れて該外壁面を加熱するヒータ１０と、前記膜付着壁９
に設置されて該膜付着壁９の温度を検知する熱電対１２
と、該熱電対１２及び前記ヒータに接続され前記熱電対
１２の出力に応じてヒータの出力を制御する加熱制御装
置１１と、前記ウェハホルダ４に接続されたホルダバイ
アス電源５と、前記チタンタングステンターゲット２に
接続されたターゲットバイアス電源６Ａと、を含んで構
成されている。
配線材料としてチタンタングステン膜を成膜するための
半導体製造装置であるスパッタ装置である。スパッタ装
置１は、ウェハホルダ４をその底部に内装する真空容器
１と、同じく該真空容器１に内装され前記ウェハホルダ
４に対向する位置に配置されたチタンタングステン・タ
ーゲット２と、前記真空容器１に接続されて該容器１か
ら排気するスパッタ排気系７Ａと、前記真空容器１に接
続されて該容器１にアルゴンガスを注入するアルゴンガ
ス導入系８と、前記真空容器１の内壁面に近接して配置
された複数の膜付着壁９と、真空容器１の外壁に配置さ
れて該外壁面を加熱するヒータ１０と、前記膜付着壁９
に設置されて該膜付着壁９の温度を検知する熱電対１２
と、該熱電対１２及び前記ヒータに接続され前記熱電対
１２の出力に応じてヒータの出力を制御する加熱制御装
置１１と、前記ウェハホルダ４に接続されたホルダバイ
アス電源５と、前記チタンタングステンターゲット２に
接続されたターゲットバイアス電源６Ａと、を含んで構
成されている。
【００１２】上記構成のスパッタ装置によってチタンタ
ングステン膜を成膜する工程を述べる。先ず、スパッタ
装置の真空容器１内は、スパッタ排気系７Ａにより排気
されて高真空状態とされ、次いでアルゴンガス導入系８
より、アルゴンガスが導入されて好適なアルゴンガス圧
力に制御される。次に、チタンタングステン・ターゲッ
ト２にターゲットバイアス電源６Ａから適当な電圧が印
加され、プラズマ放電により形成される。一方、チタン
タングステン薄膜が形成される半導体ウエハ３は、ウエ
ハホルダ４の上に載置され、ホルダバイアス電源５によ
って好適な温度に熱せられる。また、真空容器１の内壁
近傍には膜付着壁（チャンバ内壁に膜が直接付着するこ
とを防止する）９が設置されており、ここに飛散した余
剰のチタンタングステンが付着して膜が形成されるよう
になっている。真空容器１の外壁にはヒータ１０が巻き
付けられており、外壁より輻射熱で膜付着壁９を加熱す
ることが可能となっている。膜付着壁９とヒータ１０は
加熱制御装置１１によって、チタンタングステン膜の成
膜応力が零近傍になる温度に制御される。
ングステン膜を成膜する工程を述べる。先ず、スパッタ
装置の真空容器１内は、スパッタ排気系７Ａにより排気
されて高真空状態とされ、次いでアルゴンガス導入系８
より、アルゴンガスが導入されて好適なアルゴンガス圧
力に制御される。次に、チタンタングステン・ターゲッ
ト２にターゲットバイアス電源６Ａから適当な電圧が印
加され、プラズマ放電により形成される。一方、チタン
タングステン薄膜が形成される半導体ウエハ３は、ウエ
ハホルダ４の上に載置され、ホルダバイアス電源５によ
って好適な温度に熱せられる。また、真空容器１の内壁
近傍には膜付着壁（チャンバ内壁に膜が直接付着するこ
とを防止する）９が設置されており、ここに飛散した余
剰のチタンタングステンが付着して膜が形成されるよう
になっている。真空容器１の外壁にはヒータ１０が巻き
付けられており、外壁より輻射熱で膜付着壁９を加熱す
ることが可能となっている。膜付着壁９とヒータ１０は
加熱制御装置１１によって、チタンタングステン膜の成
膜応力が零近傍になる温度に制御される。
【００１３】真空装置の外壁を加熱することは、真空炉
のベーキング工程において１５０〜２００℃で行われて
いるが、ベーキング工程は膜堆積前に行われるものであ
る。本実施例は、膜内部応力を低減する方法として、真
空容器１の外壁にヒータ１０を巻き付け、外壁よりの輻
射熱で膜付着壁９を加熱し、膜堆積中もチタンタングス
テン膜では約３００℃、タングステン膜では約１５０℃
に膜付着壁９の温度を制御することにより、該膜付着壁
９に付着する膜の内部応力を低減したものである。
のベーキング工程において１５０〜２００℃で行われて
いるが、ベーキング工程は膜堆積前に行われるものであ
る。本実施例は、膜内部応力を低減する方法として、真
空容器１の外壁にヒータ１０を巻き付け、外壁よりの輻
射熱で膜付着壁９を加熱し、膜堆積中もチタンタングス
テン膜では約３００℃、タングステン膜では約１５０℃
に膜付着壁９の温度を制御することにより、該膜付着壁
９に付着する膜の内部応力を低減したものである。
【００１４】図４に示す本発明の第２の実施例は、ヒー
タ１０が真空容器１内壁面の配置されている点が前記第
１の実施例と異なり、他は同一であるので、同一の部分
には同じ参照符号を付し、説明は省略する。本実施例で
は、膜付着壁９はヒータ１０の輻射熱により直接加熱さ
れるので、温度制御の応答性がよくなる。
タ１０が真空容器１内壁面の配置されている点が前記第
１の実施例と異なり、他は同一であるので、同一の部分
には同じ参照符号を付し、説明は省略する。本実施例で
は、膜付着壁９はヒータ１０の輻射熱により直接加熱さ
れるので、温度制御の応答性がよくなる。
【００１５】図５に示す第３の実施例は、ヒータ１０が
膜付着壁９の真空容器１内壁に対向する面に配置されて
いる点が前記第１の実施例と異なり、他は同一であるの
で、同一の部分には同じ参照符号を付し、説明は省略す
る。本実施例では、膜付着壁９はヒータ１０により直接
加熱されるので、温度制御の応答性がよくなるとともに
加熱の効率が前記第１、第２の実施例にくらべ向上して
いる。第２、第３の実施例も第１の実施例と同様な効果
が得られる。
膜付着壁９の真空容器１内壁に対向する面に配置されて
いる点が前記第１の実施例と異なり、他は同一であるの
で、同一の部分には同じ参照符号を付し、説明は省略す
る。本実施例では、膜付着壁９はヒータ１０により直接
加熱されるので、温度制御の応答性がよくなるとともに
加熱の効率が前記第１、第２の実施例にくらべ向上して
いる。第２、第３の実施例も第１の実施例と同様な効果
が得られる。
【００１６】次に本発明の第４の実施例を図６を参照し
て説明する。
て説明する。
【００１７】本実施例は、半導体装置の製造装置である
ＣＶＤ装置に本発明を適用した例である。本実施例のＣ
ＶＤ装置は、ウェハホルダ４を底部に内装した真空容器
１と、該真空容器１に接続され真空容器内部を排気して
真空状態にするＣＶＤ排気系７Ｂと、同じく該真空容器
１に内装され前記ウェハホルダ４に対向する位置に配置
され複数の開孔を有する高周波印加電極１４と、前記真
空容器１に接続され前記高周波印加電極１４の複数の開
孔から該容器１にガスを注入するガス流量制御系１３
と、前記真空容器１の内壁面に近接して配置された複数
の膜付着壁９と、真空容器１の外壁に配置されて該外壁
面を加熱するヒータ１０と、前記膜付着壁９に設置され
て該膜付着壁９の温度を検知する熱電対１２と、該熱電
対１２及び前記ヒータに接続され前記熱電対１２の出力
に応じてヒータの出力を制御する加熱制御装置１１と、
前記ウェハホルダ４に接続されたホルダバイアス電源５
と、前記高周波印加電極１４に接続されて高周波印加電
極１４に高周波を印加する高周波印加電源６Ｂと、真空
容器１に装着されてその真空度を検知／出力する真空系
１５と、を含んで構成されている。
ＣＶＤ装置に本発明を適用した例である。本実施例のＣ
ＶＤ装置は、ウェハホルダ４を底部に内装した真空容器
１と、該真空容器１に接続され真空容器内部を排気して
真空状態にするＣＶＤ排気系７Ｂと、同じく該真空容器
１に内装され前記ウェハホルダ４に対向する位置に配置
され複数の開孔を有する高周波印加電極１４と、前記真
空容器１に接続され前記高周波印加電極１４の複数の開
孔から該容器１にガスを注入するガス流量制御系１３
と、前記真空容器１の内壁面に近接して配置された複数
の膜付着壁９と、真空容器１の外壁に配置されて該外壁
面を加熱するヒータ１０と、前記膜付着壁９に設置され
て該膜付着壁９の温度を検知する熱電対１２と、該熱電
対１２及び前記ヒータに接続され前記熱電対１２の出力
に応じてヒータの出力を制御する加熱制御装置１１と、
前記ウェハホルダ４に接続されたホルダバイアス電源５
と、前記高周波印加電極１４に接続されて高周波印加電
極１４に高周波を印加する高周波印加電源６Ｂと、真空
容器１に装着されてその真空度を検知／出力する真空系
１５と、を含んで構成されている。
【００１８】上記構成のＣＶＤ装置１２によってタング
ステン膜を成膜する工程を述べる。先ず、高周波印加電
極１４に開けられた多数の小孔からＷＦ6、Ｈ2等のガス
がシャワ状に真空容器１内に供給され、高周波印加電極
１４に高周波印加電源６Ｂより高周波電圧が印加され、
プラズマ放電がなされる。一方、タングステンが成膜さ
れる半導体ウエハ３がウエハホルダ４の上に載置され、
ウエハホルダ４の上でホルダバイアス電源５によって好
適な温度に熱せられる。真空容器１内は、ＣＶＤ排気系
７Ｂにより高真空状態になるまで排気される。また、真
空容器１の内壁面に近接して膜付着壁９が設置されてお
り、ここに余剰のタングステン膜が付着するようになっ
ている。真空容器１の外壁にヒータ１０が巻き付けら
れ、外壁より輻射熱で膜付着壁９を暖めることが可能と
なっている。加熱制御装置１１は、熱電対１２の出力に
応じてヒータ１０の出力を制御し、膜付着壁９の温度
を、タングステン膜の成膜応力が零近傍になる温度に制
御する。
ステン膜を成膜する工程を述べる。先ず、高周波印加電
極１４に開けられた多数の小孔からＷＦ6、Ｈ2等のガス
がシャワ状に真空容器１内に供給され、高周波印加電極
１４に高周波印加電源６Ｂより高周波電圧が印加され、
プラズマ放電がなされる。一方、タングステンが成膜さ
れる半導体ウエハ３がウエハホルダ４の上に載置され、
ウエハホルダ４の上でホルダバイアス電源５によって好
適な温度に熱せられる。真空容器１内は、ＣＶＤ排気系
７Ｂにより高真空状態になるまで排気される。また、真
空容器１の内壁面に近接して膜付着壁９が設置されてお
り、ここに余剰のタングステン膜が付着するようになっ
ている。真空容器１の外壁にヒータ１０が巻き付けら
れ、外壁より輻射熱で膜付着壁９を暖めることが可能と
なっている。加熱制御装置１１は、熱電対１２の出力に
応じてヒータ１０の出力を制御し、膜付着壁９の温度
を、タングステン膜の成膜応力が零近傍になる温度に制
御する。
【００１９】したがって、本実施例においても、膜付着
壁９に付着するタングステン膜の内部応力を零近傍に制
御することができるので、膜の内部応力増により発生す
るマイクロクラックに起因して膜が脱落し内部汚染を引
き起こす問題を防止することができるという効果があ
る。
壁９に付着するタングステン膜の内部応力を零近傍に制
御することができるので、膜の内部応力増により発生す
るマイクロクラックに起因して膜が脱落し内部汚染を引
き起こす問題を防止することができるという効果があ
る。
【００２０】なお、本実施例で述べたヒータ１０の取り
付け位置は必ずしも装置外壁に設ける必然性はなく、図
４あるいは図５のスパッタ装置例で示したように装置内
壁あるいは膜付着壁９に直接設けても構わない。
付け位置は必ずしも装置外壁に設ける必然性はなく、図
４あるいは図５のスパッタ装置例で示したように装置内
壁あるいは膜付着壁９に直接設けても構わない。
【００２１】さらに、これまでの実施例においては成膜
材料としてタングステンあるいはチタンタングステンを
用いた例について述べてきたが、成膜材料はこれらに限
定されるものではない。他の材料においても作用の項で
述べたように内部応力の成膜依存性測定を行い、内部応
力が零近傍あるいは最小となる温度を決定し、装置壁あ
るいは膜付着壁温度を該温度に制御することによってこ
れまでの実施例と同様の効果を得ることができる。
材料としてタングステンあるいはチタンタングステンを
用いた例について述べてきたが、成膜材料はこれらに限
定されるものではない。他の材料においても作用の項で
述べたように内部応力の成膜依存性測定を行い、内部応
力が零近傍あるいは最小となる温度を決定し、装置壁あ
るいは膜付着壁温度を該温度に制御することによってこ
れまでの実施例と同様の効果を得ることができる。
【００２２】次に本発明の第５の実施例を図７を用いて
説明する。
説明する。
【００２３】図７は、図１、図４、図５及び図６のスパ
ッタ装置あるいはＣＶＤ装置の成膜方法及び製造装置に
おいて膜内部応力が成膜温度に支配されていることから
膜内部応力が零近傍となる温度に制御する製造方法が取
られていたのに対して、図３のタングステンの成膜温度
と内部応力の関係のように、室温で圧縮応力、１５０℃
で零近傍、３００℃で引張応力と内部応力が変化するこ
とに鑑みて、内部応力が圧縮あるいは引張りと交互ある
いは順次変化するように炉壁温度あるいは膜付着壁９の
温度を制御しながら成膜することにより、圧縮応力と引
張り応力が相殺され応力が零近傍の膜が得られることを
説明したものである。
ッタ装置あるいはＣＶＤ装置の成膜方法及び製造装置に
おいて膜内部応力が成膜温度に支配されていることから
膜内部応力が零近傍となる温度に制御する製造方法が取
られていたのに対して、図３のタングステンの成膜温度
と内部応力の関係のように、室温で圧縮応力、１５０℃
で零近傍、３００℃で引張応力と内部応力が変化するこ
とに鑑みて、内部応力が圧縮あるいは引張りと交互ある
いは順次変化するように炉壁温度あるいは膜付着壁９の
温度を制御しながら成膜することにより、圧縮応力と引
張り応力が相殺され応力が零近傍の膜が得られることを
説明したものである。
【００２４】図７に示したように、例えばタングステン
薄膜においては成膜温度によって成膜応力が圧縮応力か
ら引っ張り応力に大きく反転する。したがって、成膜温
度を成膜応力が零となる温度Ｔ0を中心にして周期的に
変化させると、膜厚方向に成膜応力の分布が周期的に生
じることになる。応力変動の振幅が同じになるように例
えば高温Ｔ2と低温Ｔ1を設定し、Ｔ1とＴ2の間を周期的
に温度制御する。この場合の温度制御は図中に示したよ
うに矩形波状でも正弦波状でもそれ以外でも構わない。
なお、時間周期は、１回当たりの成膜時間と比較して十
分短くする。これにより、堆積した膜の膜厚方向に応力
零を中心とした周期的な応力分布が発生し、膜全体とし
ての応力は零近傍に制御できる。本温度制御方法を成膜
装置壁あるいは膜付着壁の温度制御に適用する。
薄膜においては成膜温度によって成膜応力が圧縮応力か
ら引っ張り応力に大きく反転する。したがって、成膜温
度を成膜応力が零となる温度Ｔ0を中心にして周期的に
変化させると、膜厚方向に成膜応力の分布が周期的に生
じることになる。応力変動の振幅が同じになるように例
えば高温Ｔ2と低温Ｔ1を設定し、Ｔ1とＴ2の間を周期的
に温度制御する。この場合の温度制御は図中に示したよ
うに矩形波状でも正弦波状でもそれ以外でも構わない。
なお、時間周期は、１回当たりの成膜時間と比較して十
分短くする。これにより、堆積した膜の膜厚方向に応力
零を中心とした周期的な応力分布が発生し、膜全体とし
ての応力は零近傍に制御できる。本温度制御方法を成膜
装置壁あるいは膜付着壁の温度制御に適用する。
【００２５】本実施例によると、成膜装置内壁あるいは
膜付着壁に堆積する内部応力を零近傍に制御することが
できるので、応力増加によって膜表面に発生するマイク
ロクラックの発生を防止することができ、クラック近傍
からの膜の脱離による装置内部の汚染を防止できるとい
う効果がある。
膜付着壁に堆積する内部応力を零近傍に制御することが
できるので、応力増加によって膜表面に発生するマイク
ロクラックの発生を防止することができ、クラック近傍
からの膜の脱離による装置内部の汚染を防止できるとい
う効果がある。
【００２６】
【発明の効果】本発明によれば、半導体装置の成膜に用
いられる容器内壁もしくは該容器内壁に近接して設けら
れる膜付着壁の温度が、膜が付着するときの壁温度を付
着する膜の内部応力が零近傍となる温度に維持されるの
で、付着する膜の内部応力が低減され、壁に付着した膜
にマイクロクラックが発生するのが防止されて、膜の脱
落による半導体製造装置の内部汚染防止が可能となる。
いられる容器内壁もしくは該容器内壁に近接して設けら
れる膜付着壁の温度が、膜が付着するときの壁温度を付
着する膜の内部応力が零近傍となる温度に維持されるの
で、付着する膜の内部応力が低減され、壁に付着した膜
にマイクロクラックが発生するのが防止されて、膜の脱
落による半導体製造装置の内部汚染防止が可能となる。
【図１】本発明の第１の実施例の要部構成を示す断面模
式図である。
式図である。
【図２】チタンタングステンスパッタ成膜温度と内部応
力の関係を示すグラフである。
力の関係を示すグラフである。
【図３】タングステンスパッタ成膜温度と内部応力の関
係を示すグラフである。
係を示すグラフである。
【図４】本発明の第２の実施例の要部構成を示す断面模
式図である。
式図である。
【図５】本発明の第３の実施例の要部構成を示す断面模
式図である。
式図である。
【図６】本発明の第４の実施例の要部構成を示す断面模
式図である。
式図である。
【図７】本発明の第５の実施例の原理を示す概念図であ
る。
る。
１ 真空容器 ２ チタンタン
グステン・ターゲット ３ 半導体ウエハ ４ ウエハホル
ダ ５ ホルダバイアス電源 ６Ａ ターゲット
バイアス電源 ６Ｂ 高周波印加電源 ７Ａ スパッタ排
気系 ７Ｂ ＣＶＤ排気系 ８ アルゴンガ
ス導入系 ９ 膜付着壁 １０ ヒータ １１ 加熱制御装置 １２ 熱電対 １３ ガス流量制御系 １４ 高周波印加
電極 １５ 真空計。
グステン・ターゲット ３ 半導体ウエハ ４ ウエハホル
ダ ５ ホルダバイアス電源 ６Ａ ターゲット
バイアス電源 ６Ｂ 高周波印加電源 ７Ａ スパッタ排
気系 ７Ｂ ＣＶＤ排気系 ８ アルゴンガ
ス導入系 ９ 膜付着壁 １０ ヒータ １１ 加熱制御装置 １２ 熱電対 １３ ガス流量制御系 １４ 高周波印加
電極 １５ 真空計。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 都築 浩一 茨城県土浦市神立町502番地 株式会社 日立製作所 機械研究所内 (56)参考文献 特開 平３−183778（ＪＰ，Ａ) 特開 平２−39422（ＪＰ，Ａ) 特開 昭61−30661（ＪＰ，Ａ) 特開 平２−285067（ＪＰ，Ａ) 特開 平５−179436（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/205 C23C 16/44
Claims (4)
- 【請求項１】 薄膜堆積に使用する薄膜製造装置におい
て、堆積する膜がタングステンであり、装置外側壁ある
いは内側壁あるいは装置内側壁に膜が付着することを防
止することを目的に装置内壁に沿って設けられた膜付着
壁に、該装置壁あるいは膜付着壁を加熱する加熱装置が
設けられていることと、装置外側壁あるいは内側壁ある
いは装置内側壁に膜が付着することを防止することを目
的に装置内壁に沿って設けられた膜付着壁に薄膜堆積中
の温度を検出する手段が設けられていることと、薄膜堆
積中に該加熱装置の温度制御を行なう制御装置が設けら
れていることと、該制御装置は膜堆積中の装置内壁温度
あるいは内壁に沿って設けた膜付着壁温度を約１５０℃
に制御するものであることを特徴とする薄膜製造装置。 - 【請求項２】 薄膜堆積に使用する薄膜製造装置におい
て、堆積する膜がチタンタングステン合金であり、装置
外側壁あるいは内側壁あるいは装置内側壁に膜が付着す
ることを防止することを目的に装置内壁に沿って設けら
れた膜付着壁に、該装置壁あるいは膜付着壁を加熱する
加熱装置が設けられていることと、装置外側壁あるいは
内側壁あるいは装置内側壁に膜が付着することを防止す
ることを目的に装置内壁に沿って設けられた膜付着壁に
薄膜堆積中の温度を検出する手段が設けられていること
と、薄膜堆積中に該加熱装置の温度制御を行なう制御装
置が設けられていることと、該制御装置は膜堆積中の装
置内壁温度あるいは内壁に沿って設けた膜付着壁温度を
約３００℃に制御するものであることを特徴とする薄膜
製造装置。 - 【請求項３】 装置内に薄膜形成対象物を配置し、該薄
膜形成対象物の表面に粒子を付着堆積させて薄膜を形成
する薄膜の製造方法において、薄膜堆積中に前記薄膜形
成対象物が配置されている装置の内壁あるいは内壁に沿
って設けた膜付着壁の温度を、付着膜の成膜応力が零近
傍となる温度に制御するとともに、その際、付着する膜
の成膜応力が圧縮応力から引っ張り応力に反転する所定
の温度範囲で周期的に変化させることを特徴とする薄膜
製造方法。 - 【請求項４】 装置内に薄膜形成対象物を配置し、該薄
膜形成対象物の表面に粒子を付着堆積させて薄膜を形成
する薄膜の製造方法において、薄膜堆積中に 前記薄膜形
成対象物が配置されている装置の内壁あるいは内壁に沿
って設けた膜付着壁の温度を検出し、前記装置の内壁あ
るいは内壁に沿って設けた膜付着壁の温度を、付着膜の
成膜応力が零近傍となる温度に制御するとともに、その
際、付着する膜の成膜応力が圧縮応力から引っ張り応力
に反転する所定の温度範囲で周期的に変化させることを
特徴とする薄膜製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04295825A JP3111211B2 (ja) | 1992-11-05 | 1992-11-05 | 薄膜製造装置および製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04295825A JP3111211B2 (ja) | 1992-11-05 | 1992-11-05 | 薄膜製造装置および製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06151321A JPH06151321A (ja) | 1994-05-31 |
| JP3111211B2 true JP3111211B2 (ja) | 2000-11-20 |
Family
ID=17825667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04295825A Expired - Fee Related JP3111211B2 (ja) | 1992-11-05 | 1992-11-05 | 薄膜製造装置および製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3111211B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015028079A (ja) * | 2010-02-10 | 2015-02-12 | 花王株式会社 | 染色又は脱色キット |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010514936A (ja) * | 2006-12-28 | 2010-05-06 | エクスアテック、エル．エル．シー． | コーティングを安定化させるための方法及び装置 |
| JP2009263731A (ja) * | 2008-04-25 | 2009-11-12 | Fujifilm Corp | 成膜方法及び装置 |
| JP5552784B2 (ja) * | 2009-09-29 | 2014-07-16 | 大日本印刷株式会社 | 多層膜反射鏡 |
-
1992
- 1992-11-05 JP JP04295825A patent/JP3111211B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015028079A (ja) * | 2010-02-10 | 2015-02-12 | 花王株式会社 | 染色又は脱色キット |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06151321A (ja) | 1994-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5456757A (en) | Susceptor for vapor deposition | |
| US5916370A (en) | Semiconductor processing chamber having diamond coated components | |
| KR19980087180A (ko) | 성막 방법 및 장치 | |
| JPH03215670A (ja) | 基板加熱装置 | |
| JPH01152271A (ja) | スパッタ装置 | |
| KR100284753B1 (ko) | 성막장치 | |
| US6083360A (en) | Supplemental heating of deposition tooling shields | |
| JP3111211B2 (ja) | 薄膜製造装置および製造方法 | |
| JP2005054244A (ja) | 成膜装置の基板トレイ | |
| JP4806856B2 (ja) | 熱処理方法及び熱処理装置 | |
| JP3079818B2 (ja) | プラズマ処理装置 | |
| KR101028362B1 (ko) | 성막 장치 | |
| JPH0878392A (ja) | プラズマ処理装置及び半導体ウエハの成膜加工方法 | |
| JP3207147B2 (ja) | 半導体処理用の基板保持装置 | |
| JPH03183778A (ja) | 堆積膜形成方法及びその装置 | |
| JP3103228B2 (ja) | ガス処理装置 | |
| JP3471032B2 (ja) | 薄膜堆積装置 | |
| JP3066673B2 (ja) | ドライエッチング方法 | |
| JPH0270066A (ja) | プラズマｃｖｄ装置 | |
| JP4686887B2 (ja) | 成膜方法 | |
| JPS63270471A (ja) | プラズマｃｖｄ装置 | |
| JPH05195218A (ja) | スパッタ装置 | |
| JPH09306899A (ja) | 気相反応装置 | |
| JPH0831751A (ja) | プラズマ処理装置 | |
| JPH03138941A (ja) | 半田バンプ形成方法および装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |