JPH0785501B2 - マスタ・スライス集積回路 - Google Patents

マスタ・スライス集積回路

Info

Publication number
JPH0785501B2
JPH0785501B2 JP2097816A JP9781690A JPH0785501B2 JP H0785501 B2 JPH0785501 B2 JP H0785501B2 JP 2097816 A JP2097816 A JP 2097816A JP 9781690 A JP9781690 A JP 9781690A JP H0785501 B2 JPH0785501 B2 JP H0785501B2
Authority
JP
Japan
Prior art keywords
circuit
cell
width
logic
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2097816A
Other languages
English (en)
Other versions
JPH02303066A (ja
Inventor
マルタン・ボノー
エリツク・グーゼ
ロベール・ホーニング
エング・オング
ジヤン・マルク・ピキーノ
Original Assignee
インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン filed Critical インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
Publication of JPH02303066A publication Critical patent/JPH02303066A/ja
Publication of JPH0785501B2 publication Critical patent/JPH0785501B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】 A.産業上の利用分野 本発明は相補形金属酸化物電界効果トランジスタ（CMOS
FET）技術のマスタ・スライス・タイプの超大規模集積
回路（VLSIC）の設計、更に詳細に説明すれば、ゲート
・アレイで用いることができる最適化された異なるサイ
ズの４個のCMOS FET装置を含む改良されたセルに関す
る。その最適化された構造のため、改良されたセルは、
最適の密度／性能比を有する簡単な又は複雑なロジック
機能をゲート・アレイで実現することができる。
B.従来の技術 データ処理システムの急速な進歩に寄与する基本的な要
素は装置密度、速度、回路の複雑さ、消費電力などのよ
うな特性を決定する集積回路の物理的な設計である。
周知のように、集積回路チップの表面にトランジスタの
ような基本構成要素を配置する際に、所望のロジック機
能を実行できる回路を形成する種々の基本的なオプショ
ンが回路設計者に開放されている。多年にわたって、回
路は顧客の仕様に従って特定のアプリケーションの要求
を満たすように設計され製造されている。この従来のア
プローチはしばしば“フル・カスタム（完全顧客仕
様）”概念と呼ばれる。これは時間及び費用が掛かる。
なぜなら、チップの形状はひとりのユーザの要求に適応
させ、この目的のために全ての関連するマスクを特別に
製造しなければならないからである。多くの異なるマス
クが設計されるので、いかなる変更も全マスクの完全な
再設計を必要とする。
いわゆる“セミ・カスタム（半顧客仕様）”概念は、ず
っと見込みがあるように見える。これまでは２つの異な
る方法が考えられている。“一般的なセル”又は“マス
タ・イメージ”法では、予め特性を付与された回路−ラ
イブラリに記述された基本的なロジック機能を実行する
ように設計されている−が用いられる。このライブラリ
は、多数の“ブック”（NANDゲート、ラッチ等）及びマ
クロ（RAM、ROS、ALU等）を含むことができ、高性能の
装置及び高いチップ密度を得ることを可能にする。
バイポーラ装置に関して最初に開発された“マスタ・ス
ライス”法では、予め拡散された回路が用いられる。本
明細書では、半導体基板に関する限り全てのウェーハは
同じように処理され、関係するアプリケーションに応じ
て“個人化”即ち“顧客化”を構成する最終金属被膜工
程だけが異なる。この方法は特にCMOS FETで有利であ
り、その場合の回路の構成は、通常は“ゲート・アレ
イ”と呼ばれるアレイの形式で配列することができる。
ゲート・アレイは“アプリケーション特定集積回路”即
ちASICといわれている回路の開発によって次第に普及し
ている。ゲート・アレイは行及び列を形成するように配
列された同じ基本セルで区切られるNFET及びPFETのスト
ライプ（stripe）から成る。各々のセルは一定数の相補
形トランジスタ対−そのサイズ及び特性はユーザの要求
を満たすために一定のパラメータを最適化するように調
整されている−から成る。装置セルを相互接続すること
により、所望のロジック機能を実行するロジック回路即
ち“ブロック”を形成することができる。チップの表面
の背景セルの配列を知ることによって、所望の相互接続
を確立する自動装置配置及びワイヤリング・ツール（wi
ring tool）を用いることができる。種々の顧客化レベ
ルのマスクに関するデータは自動マスク生成ツールによ
って自動ワイヤリング・プログラムから供給される。よ
って、ゲート・アレイ・アプローチは、（１）シリコン
基板に集積された回路の密度及び速度の増大と、（２）
半導体ロジック・チップの費用及び製造の遅延の間の価
値ある折衷案である。
しかしながら、ゲート・アレイ法は一般的なセル上にか
なりのエッジ効果（edge）をもたらすことがあり、下記
の問題が解決されなければならない。
（１）ゲート・アレイ内のラッチの実現は一般的なセル
法よりも多くの装置を必要とするので、チップの集積密
度はかなり低下する。半導体ロジック・チップでは、ラ
ッチは、シリコン領域の大きな部分を表わす。統計的に
は、CMOSゲート・アレイ内のシリコン領域の20〜50％、
平均しておよそ40％がラッチによって用いられる。
（２）ラッチの外に、多くの他の基本的なロジック機
能、例えばINV（反転）、NAND（否定積）、NOR（否定
和）ゲート等が半導体ロジック・チップに集積される。
信号トランジスタで立上り及び立下り遅延を平衡させる
（対称的にする）ように、これらの全ての機能の最適化
が望ましいことがよくある。これはクリティカル・ロジ
ック・パスでの均等なデータ処理を保証する。一般的な
ゲート・アレイは一定の背景（NFETのための１つの固定
サイズ及びPFETのため１つの固定サイズ）を有するの
で、その点で１つのロジック機能しか最適化することが
できない。
これらの問題はより汎用的なゲート・アレイの利用にと
って不利であるので、ここで更に詳細に論述する。
第１の問題を説明するために、極性保持シフト・レジス
タ・ラッチ（PHSRL）、最も頻繁に使用されるラッチ回
路の１つ、が選択されている。
第２図に、通常のマスタ／スレーブCMOS高密度LSSD PHS
RLラッチ回路10の概略を示す。LSSDはレベル・センシィ
ティブ・スキャン・デザイン、1970年代にB.Eichelberg
erによって創始された組合せロジック回路の検査方法、
を意味する。シングルエンド・データ入力タイプの回路
10は２つの部分から成る。各々の部分は端子11及び12に
L1及びL2と呼ばれる出力信号をそれぞれ供給する。各々
の部分と記憶セルSCは、２つの交差結合されたインバー
タ:FET P11、N11、P12、N12から成る上部のSC1及びFET
P13、N13、P14、N14から成るSC2で構成される。SC1は端
子13に印加されるデータ入力D0の一般的なインバータI1
により、そしてクロックC0のパス・トランジスタ（転送
ゲート）により普通に駆動される。スキャン・イン（sc
anin）信号I0は端子14、インバータI2及びパス・トラン
ジスタN16を介してSC1に印加され、クロックA0によって
制御される。更に、上部は、CMOS FETインバータから成
り、端子11で出力信号L1を供給する出力バッファB1を含
む。同様な構成は下部にもあてはまる。SC2はパス・ト
ランジスタN17を介して、SC1の共有ノードに存在する電
位によって駆動される。記憶セル、バッファ及びインバ
ータは第１及び第２の電源電圧（Vdd及びGnd）の間にバ
イアスされる。クロックC0が高いレベル（‘1'）のと
き、上部の‘WRITE'（書込み）動作はイネーブルされ
る。このケースでは、パス・トランジスタN15は‘on'
（活動状態）になり、ノード16の電圧はデータD0に関し
て‘1'又は‘0'に強制される。クロックC0が低いレベル
のとき‘WRITE'動作は完了しており、データはラッチさ
れる。
クロックが活動化されるときの第２図の回路の切替え
は、交差結合インバータ間の非対称性が必要であり、さ
もなければ、このようなシングルエンド・データ入力回
路が用いられるとき記憶セルは決して切替えしない。FE
T P11、N11、P12、N12が適切な相互コンダクタンス（W/
L比）を有する場合にのみ前記動作は正しく行うことが
できる。一般に、FET P12及びN12のW/L比はFET P11及び
N11のW/L比よりもずっと小さい。同様な要求は下部にも
あてはまる。FETのサイズは随意に調整することができ
るので、第２図のラッチ回路は一般的なセルで容易に実
現することができる。それに対し、CMOSアレイでは、２
つの固定FET幅しか使用できないので問題は異なる。そ
の結果、第２図のラッチ回路は、使用するFETの数は最
小であるが、機能的ではない在来のゲート・アレイ・セ
ルによって用いることはできない。一般にラッチに必要
な非対称性は、後で第３図に関連して説明するように、
クロック制御のパス・トランジスタを記憶セルのフィー
ドバック・ループに導入することによって得られる。同
様な問題はゲート・アレイでアナログ回路の実現を必要
とするときにも存在する。アノログ回路では、種々のサ
イズのFETを有することが望ましいことがよくある。こ
れを実現するために、従来のゲート・アレイでは、同じ
FETを直列又は並列に接続することが可能かも知れな
い。しかしながら、後者のケースでは、該回路を実現す
るのに必要な領域は大きすぎることがある。
第３図はゲート・アレイ環境での動作に適合した第２図
のシングルエンド出力ラッチを示す。対応する素子は同
じ参照番号を持っている。第３図のLSSD PHSRL回路17は
記憶セルのフィードバック・ループに導入されたパス・
トランジスタを制御する真及び反転クロック（例えば、
A0及びAN）を必要とする。それゆえ、３個の追加のイン
バータI3、I4、I5が必要になる。更に、全電圧スイング
を保証するために、３個のパス・トランジスタN15、N1
6、N17が倍加され、相補形装置に並列接続されている。
最後に、相補形パス・トランジスタ対N18/P18、N19/P1
9、N20/P20がクロック・フィードバック・ループに必要
になる。その結果、FETの合計数は、回路10（第１図）
では15になるのに対し、回路17（第３図）では30にな
る。
所望の非対称性を保証する他の解法は下記を含む： （１）対称的なコマンドD0及びDNを記憶セルの両側に同
時に印加することによりラッチの切替えを可能にするダ
ブルエンド・データ入力構造を用いる。これは論文R.Ho
rnung外、「CMOS技術の高速シフト・レジスタ・ラッチ
（Fast shift register in CMOS technology）」、IBM
TDB、Vol.27、No.7A、1984年12月、pp.3894−3896に記
載されている。
（２）１本のレグ（leg）のインピーダンスを低くする
ために交差結合されたインバータで直列に装置を付加す
る。これは欧州特許出願公開EP第273082号に記載されて
いる。
これらの全ての回路は類似の性能を有し、それらの間の
有効な比較を可能にする。異なるサイズのFETが望まし
いときはいつでも、個々のFETは所望の装置を形成する
ように直列又は並列に接続されなければならない。それ
によって、集積の密度は必ず低下する。バッファ内のFE
Tの数を除外すると、第３図の回路内のFETの数は30にな
り、前記論文に記載された回路では26になり、前記欧州
特許出願による回路では30になる。これらの数字は本明
細書の第２図の回路のFETの数15と比較する必要があ
る。
ここで平衡遅延の問題について説明する。非平衡回路に
よって最小平均遅延に達し、場合によっては、補償はパ
ス・レベルでランダムに行うことができるので、平衡遅
延を有する回路はチップ上では広範囲には用いられな
い。しかしながら、平衡遅延はこれらのロジック・パ
ス、例えばクリティカル・ロジック・パス及びクロック
分散トリーを最適化するキーであり、クロック生成のた
めに等しい立上り及び立下り遅延を必要とする。クリテ
ィカル・ロジック・パスでは、より速い遷移はチップ・
サイクル・タイムに影響しないが、必要以上に高いノイ
ズが電力バスに発生する。クロック分散トリーでは、平
衡遅延を生じる回路は信号の正い伝播、即ちパルス収縮
がないこと、及びクロック間の一定の非オーバラップ・
タイムを保証する。基本的な対を形成するPFET及びNFET
のそれぞれの幅の比WP/WNは遅延が平衡しているかどう
かを決定する。一定の背景のため、一般的なゲート・ア
レイのWP/WN比は一定であるので、遅延はチップに埋込
まれた全てのロジック回路について平衡させることはで
きない。しかしながら、FETを並列に接続することによ
り、２つの列に３つの可能な組合せ:WP/WN、2WP/WN、WP
/2WNが提供される。例えば、2WNは並列の２個のNFETで
形成されたFET装置に対応する幅である。しかしなが
ら、並列のFETはシリコン領域を節約するために注意深
く用いなければならない。その結果、従来のゲート・ア
レイでは、１つだけのロジック・ブツク、例えばNOR回
路即ち機能が平衡遅延について最適化される。
要するに、一般的なセル環境では、所望の電気的特性を
有する装置を提供するために、サイズが回路毎に調整さ
れているシリコン基板で異なるサイズのFETを用いて、
所望の非対称性及び平衡遅延を取得することができる。
決められたロジック回路のため、FETの幅（Ｗ）及びチ
ャネル長（Ｌ）が主要な電気的特性：（１）個々のFET
装置のW/L比、及び（２）CMOS FETの対における合計WP
＋WN及び比WP/WN（WP及びWNはPFET及びNFETの幅であ
る）を決定する。このような環境では、これらの比の値
は随意に調整することができる。しかし、技術変更（E
C）のために、処理時間が長くなる。これは一定の背景
のため、従来のゲート・アレイでは不可能である。最後
に、チャネル長（Ｌ）は利用可能な技術で提供される最
短のものを選択する必要がある。
従って、一般的なセルの方法と同じ効率（性能及び密
度）を有するロジック回路の実現に適応するように最適
化された異なるサイズのFETを有し、しかも、技術変更
の場合に短い処理時間についてゲート・アレイ方法の特
定の利点をなお維持する改良されたゲート・アレイが真
に必要である。
C.発明が解決しようとする課題 本発明の主たる目的はマスタ・スライス・タイプ・チッ
プ、特にゲート・アレイにロジック回路の全ライブラリ
を容易且つ効率的に実現する最適化された異なるサイズ
の４個のFETを含む改良されたコア・セルを提供するこ
とである。
本発明の目的には密度及び性能について一般的なセルの
方法に比肩できるゲート・アレイに複雑なロジック回
路、例えばラッチを実現することを可能にする最適化さ
れた異なるサイズの４個のFETを持つ改良されたコア・
セルを提供することも含まれる。
更に、本発明の目的にはゲート・アレイのクリティカル
・パスにおける均質なデータ処理のために、平衡された
立上り及び立下り遅延を有する回路を実現することを可
能にする最適化された異なるサイズの４個のFETを持つ
改良されたコア・セルを提供することも含まれる。
更に、本発明の目的にはゲート・アレイ並びにロジック
回路でアナログ回路を実現することを可能にする最適化
された異なるサイズの４個のFETを持つ改良されたコア
・セルを提供することも含まれる。
D.課題を解決するための手段 これら及び他の目的は、本発明に従って、行方向に沿っ
て反復的に互いに隣接して配列された複数のコア・セル
を含む決められた高さ即ち距離の少なくとも１つのスト
ライプの形状の機能ゲート領域を含むゲート・アレイ・
タイプのマスタ・スライス集積回路チップにより達成さ
れる。前記回路の特徴は各々のコア・セルが４個の異な
るサイズのFET:第一に小さい第１の幅WN1のNFET、次に
大きい第２の幅WN2のNFET、第一に小さい第１の幅WP1の
PFET、次に大きい第２の幅WP2のPFETを列方向に含むこ
とである。更に、前記FET間の相対的な幅関係は、該チ
ップで実現された最大数のロジック回路についてラッチ
の機能性及び平衡遅延をどちらも保証するように最適化
される。幅関係はある点では技術によって決まる。一般
的なCMOS FET技術では、実験によれば、４個のFETの間
の最適化された幅関係、たとえばWP2/WN2/WP1/WN1は、
およそ7/3.5/1.5/1である。
本発明によれば、特にラッチ回路を含むロジック回路に
適したマスタ・スライス集積回路の構成は、次の通りで
ある。
ソース／ドレイン領域が１列（又は行）に整列された異
なるゲート幅の２対のPFET及びNFETから成る一定の長さ
（Ｈ）の基本セル（CELL）を行（又は列）方向に隣接し
反復して配列した複数列（又は行）の基本セル（CELL
1、CELL2）を含むストライプ状の機能ゲート領域から成
り、ラッチ回路を含むロジック回路のためのマスタ・ス
ライス集積回路であって、 前記基本セルは、前記ストライプの一端から他端にかけ
て、第１の幅（WN1）の連続したストライプ状のソース
／ドレイン拡散領域を有する第１の小さいNFET（N1）
と、第２の幅（WN2）の連続したストライプ状のソース
／ドレイン拡散領域を有する第２の大きいNFET（N2）
と、第３の幅（WP2）の連続したストライプ状のソース
／ドレイン拡散領域を有する第３の大きいPFET（P2）
と、第４の幅（WP1）の連続したストライプ状のソース
／ドレイン拡散領域を有する第４の小さいPFET（P2）と
を、この順序で、具備し、 前記各FETゲート幅がWP2＞WN2＞WP1＞WN1の関係を有す
ることを特徴とする、少なくともラッチ回路を含むロジ
ック回路に適したマスタ・スライス集積回路。
E.実施例 ゲート・アレイ・チップの製造の基礎は欧州特許出願公
開EP−Ａ第186720号に記載されている。簡単に述べれ
ば、通常の（ゲート・アレイ方法による）CMOS FET又は
（一般的なセル方法による）セルのアレイで形成された
このようなチップに複数の機能を実現する２つの階層レ
ベルが定義される： ・基本的な組合せ即ち順次機能を実現するFETの相互接
続。これらの相互接続は“内部ワイヤリング”と呼ばれ
る。
・これらの基本的な機能の相互接続。それらは“大域ワ
イヤリング”と呼ばれる。
大域ワイヤリングは、ピッチがチップ全体にわたって一
定の、仮想グリッド上で行われる。このグリッドはワイ
ヤが走行できる水平又は垂直のトラックのみでつくられ
る。幾つかのワイヤリング・プレーン（plane）の技術
が設計者に提供されている。一般に、結合容量を最小に
するために、ワイヤは上部及び下部のプレーンのワイヤ
と直交するように走行する。大抵の技術は（M1、M2、M3
と呼ばれる）２又は３の金属レベルを提供し、大部分の
進んだ技術は短い接続にのみ用いられる下位の金属レベ
ル（M0）を特徴とする。
これらの金属レベルは本明細書では下記のように用いら
れる： （１）M0は垂直の拡散に対する拡散、即ち保護ダイオー
ドを含む上部金属被膜（M1〜CA）に対する拡散にのみ用
いられる。
（２）M1及びCAは（ホール・マスクを介して）垂直又は
水平のゲート対ゲート、拡散対拡散、即ちゲート接続に
対する拡散に用いられる。これらのレベルは基本機能の
内部ワイヤリングを行い、ブックの個人化を成し遂げ
る。
（３）M1、M2、M3は基本ロジック機能即ちブックを相互
接続するために用いられる。
これらのレベルはチップの大域ワイヤリングを行う。
第1A図は本発明の改良されたゲート・アレイ・コア・セ
ルの形状を示す。
第1A図は互いに隣接して行方向に反復して配列されたコ
ア・セルの連続するストライプの部分20を示す。簡単に
するため、２つのコア・セル、CELL1及びCELL2だけを示
す。コア・セルは列方向に沿って決められた高さＨの機
能ゲート領域21内に形成される。本発明によれば、コア
・セル、例えばCELL1は、連続するストライプ形のソー
ス／ドレーン拡散領域から形成される４個のFET即ち装
置:1個の小さいNFET N1.1、１個の大きいNFET N2.1、１
個の小さいPFET P1.1及び１個の大きいPFET P2.1−それ
ぞれの幅WN1、WN2、WP1、WP2に参照番号22 23 24 25が
それぞれ付与されている−を含む。よって、コア・セ
ル、例えばCELL1では、Ｐ装置、Ｎ装置の数は２、２で
ある。これらのFETの一般的な名前は、セル番号とは無
関係に、それぞれN1、N2、P1及びP2である。NFET及びPF
ETはそれぞれ前記機能ゲート領域の上部及び下部に配置
される。小さい装置は前記領域の境界の近くに配置され
るが、大きい装置はその中央部分に配置される。
良好な実施例では、NFET N1.1及びN2.1は、もし望むな
ら、P.1で参照されるシングル（single）PFETを規定す
ることができる共通ゲート電極GP1を共有するPFET P1.1
及びP2.1と異なり、独立したゲート電極を有するので、
独特の装置である。個々のシングルPFET（例えば、P1.
1）は他の（例えば、P2.1の）ドレーン・ソース領域を
短絡することによって得ることができる。並列する装置
は前述のようなストライプの使用により容易に得られ
る。ゲート電極はそれらの末端がドッグ・ボーン（dog
−bone）の形状であるので、どちらの端でもM1レベルで
アクセスすることができる。この形状には２つの利点が
ある： （１）セルの上部又は下部で２つの活動状態のゲートを
結合する１本のトラックが使用可能である。
（２）本発明の改良されたセルによって実現された回路
の入出力点、即ちロジック・サービス端子（LST）はセ
ルの上部、中間部又は下部に配置することができる。
それゆえ、大域ワイヤリングの輻輳のなかには全回路領
域にわたって統計的にLSTを広げることにより避けられ
るものがある。LSTは入力及び出力信号（例えば、第２
図の回路10におけるI0、D0、...及びL1、...）のアクセ
スを提供するために用いられる。M1レベルの２つの電力
バス26及び27はそれぞれＰ装置及びＮ装置にわたって配
置され、正の電源電圧Vdd及びグランドGNDを供給する。
M1レベルの２つの電力レール（rail）28及び29はセルの
上部及び下部にわたって配置され、それぞれ接点28.1・
・・28.n（図示していない）及び29.1・・・29.n（図示
していない）を介してＰ基板及びＮウエル30へバイアス
電位を供給する。正の電源電圧はVdd及びグランドGNDを
対応する拡散領域へ供給するためには、余分の配線を必
要とせずに、単に接点だけが必要であるので、回路内部
のワイヤリングには影響がない。ウェーハ処理中に静電
気の放電のため起きることがあるゲート・ブレークダウ
ンを避けるために保護ダイオードD1及びD2が必要である
（簡略化のため第5C図及び第６図に示す形状には表示さ
れない）。
第1B図は第1A図に示された２つのコア・セルCELL1及びC
ELL2から成る部分20の等価電気回路20′を示す。
４個のFETのそれぞれの幅は異なる要求に基づいて決定
する。ラッチの機能性は、小さい相補形FETの対（例え
ばP12、N12）と大きいFETの対（P1、N1）と大きい相補
形FETの対（P2、N2）を、各々、記憶セル（例えばSCI）
の第２段及び第１段の各相補形FET対（P12、N12）及び
（P11、N11）として必要とする。もう１つの一般的な要
求はNFETの幅よりもPFETの幅を広くし、前記PFETのあま
り良くないキャリヤ移動度を補償することである。これ
らの要求は下記の一組のFET幅の間の関係にまとめるこ
とができる： WP2〉〉WP1、WN2〉〉WN1、WP1〉WN1及びWP2〉WN2 最後に、明確な最適化は平衡遅延要求によって与えられ
るが、それでもなお技術の基本原則を考慮している。
第４図は平衡遅延要求の理解を深めるのに役立つ。第４
図は一般的な技術の幾つかの基本ロジック回路：例えば
INV、NAND、NOR、AOI...の遅延結果対WP/WN比を図示す
る。各々の回路は三角形で示す。各々の三角形の右側の
頂点は立上り遅延Rdが立下り遅延Fdに等しい場合の平均
比を示す。前記頂点に対する底辺の部分の上部の点は立
上り（又は立下り）遅延を示し下部の点は立下り（立上
り）遅延を示す。この部分の中間点は最小平均遅延であ
る。三角形31、32、33、34、35、36及び37はそれぞれ４
ウェイNAND、２ウェイNAND、INV、２ウェイNOR、AOI2
2、OAI22、及び３ウェイNOR回路を表わす。第４図の表
示は、場合によっては平均遅延は10まで大きくすること
ができるので、平衡遅延は必ずしも望ましい最小平均遅
延ではないことも示す。これは第４図のカーブ37から明
白である。点37B（平衡遅延）は点37A（最小平均遅延）
よりも僅かに上である。平衡遅延が要求されないとき
は、WP/WN比２が選択される。この解法は最良の密度
（１列のFETだけが用いられる）と性能（１列の幅の合
計が最大化される）の間の折衷案を提供する。よって、
第４図はロジック回路の最大の平衡遅延を得るために要
求される最適の装置幅を決めるのに非常に役立つ。
本発明で提案されたコア・セルは１列内に異なるサイズ
の４個のFETを提供するので、論理的には９組の異なる
比が可能であるが、現実には、前述の関係により、回路
設計者は４組の可能な比:WP1＋WP2/WN1＋WN2、WP1＋WP2
/WN2、WP2/WN1＋WN2、WP2/WN2だけに関心がある。他の
比はあまり違わない。
その結果、明確に最適化されたWN1、WN2、WP1及びWP2の
値は前記から導き出され、決定される。例えば、一般的
なCMOS FET技術では、下記の値:WN1＝３μｍ、WN2＝10
μｍ、WP1＝4.4μｍ及びWP2＝21.6μｍが決定されてい
る。幅の間のサイズ関係:WP2/WN2/WP1/WN1は7/3.5/1.5/
1になる。
これらの値により、次の比が後で示す回路と同じものを
組み立てるのに適切である： ・WP1＋WP2/WN1＋WN2＝２ （INVに使用） ・WP1＋WP2/WN2＝2.6 （AOI22、２ウェイNORに使用） ・WP2/WN1＋WN2＝1.7 （２ウェイNANDに使用） WP1＋WP2/WN1＋WN2（即ちWP.1/WN1＋WN2）は例えば、イ
ンバータ回路INVは： （１）P1 FET及びP2 FET（例えば、前述のP.1装置と等
価である）を並列にすることにより形成されるPFET装
置、及び （２）個々のN1 FET及びN2 NFETを並列にすることによ
り形成される装置 によって１つのコア・セルで実現されることを意味す
る。
Ｐ装置及びＮ装置が２つのコア・セルのP FET及びN FET
で構成されるとき、近似は更に改善することができる。
例えば、興味のある次の比を前記の比に付加することが
できる。
・2WP2/WN1＋WN2＝3.3 （３ウェイNOR、OAI22に使用） ・WP1＋WP2/2WN2＝1.3 （４ウェイNANDに使用） これらの全ての数字は技術によって決まるが、あまり変
化はしない。
結論として、第４図は、１つのコア・セルによって提供
される３つの異なる比により、一組の簡単なブックにつ
いて（理想的な数字と比較して）かなりよい平衡遅延を
簡単な得ることが可能であることを示す。装置が２つの
コア・セル、例えば２つの列でFETから構成されると
き、これはかなり改善することができる。
第5A図は、CMOS FET QN1、QN2及びQP1、QP2の２つの対
を用いる。一般的な２ウェイNORロジック回路39の電気
回路図を示す。各々の対、例えばQP1、QN1は列内のコア
・セルから形成される。理想的な比2.8（第４図のカー
ブ34参照）に近づくために、小及び大のコア・セルのPF
ETは並列にされるが、小のNFETはもはや用いられない。
換言すれば、PFET装置、例えばQP1は、FET P1.1及びP2.
1を並列にすることにより形成されるP.1である。NFET装
置、例えばQN1はFET N2.1によって形成される。同様な
構成は他の対QP2、QN2にもあてはまる。その結果、回路
39内の装置対のWP/WN比はWP1＋WP2/WN2で付与されるタ
イプであり、例えば、およそ2.6である。第5B図は本発
明のコア・セルによって実現されたときの等価電気回路
39′を示す。本発明の改良されたコア・セルによるゲー
ト・アレイで物理的に実現されるときの、第5B図の回路
の現実の形状は第5C図の形状39″に示す。２ウェイNOR
ブツクを完成するには３つのセルが必要である。ロジッ
ク回路を実現するのに２つのコア・セル、例えばCELL1
及びCELL2が用いられる。第３のコア・セル、例えばCEL
L3は右側の次のブック（図示せず）との絶縁のために必
要である。第４のコア・セル、例えばCELL0はブックの
左側に示されるが、前のブックに属する。CELL3で、絶
縁のためにFETが結合される。この回路は平衡した立上
り及び立下り遅延特性を得るように設計されている。
第5D図は入出力信号の波形、振幅対時間を示す。所与の
全スイング入力信号40について、対応する出力信号41が
示されている。第5D図から、回路39は平衡遅延（Rd＝F
d）を示すことが明白である。
第６図は、提案されたコア・セルによって実現された時
の第２図のラッチの物理的な実現、即ちレイアウトを示
す。16のコア・セル、即ち16対のＮ装置（N1及びN2）並
びにＰ装置（P1及びP2）が使用される。実際、回路10の
上部で記憶セルSC1の交差結合されたインバータの第１
のステージを実行するために用いられるFET N11及びP11
（第２図参照）は大きい装置N2及びP2によってそれぞれ
実現される。一方、第２のステージで、FET N12及びP12
は、コア・セルの上部及び下部にそれぞれ配置されてい
る小さい装置N1及びP1によって実現される。交差結合イ
ンバータSC1及びSC2のワイヤリングの方法を示すため、
内部ノードR1（即ち16）、R2（又は15）、R3及びR4を第
６図に示す。更に、バッファ、例えばB1を形成するNFET
及びPFETは大きくなければならない。それらは、装置N1
＋N2及びP1＋P2を並列にする際に少なくとも２回実現さ
れる。第６図のラッチ回路でクロックA0、B0、C0は信号
I0（第２図参照）の走査のように、M1レベルに分散する
ことができる。これは、セルの外側ではなく、セルの高
さＨ内でクロックをワイヤリングさせる興味ある特性で
ある。その結果、複数のPHSRL回路から成るシフト・レ
ジスタは容易に実現することができる。
一般的に、提案されたコア・セルはマスタ・スライス環
境で高密度の回路、特にラッチを実現する可能性を提供
する。提案された基本セルは、同じ密度及び性能の一般
的なセル環境の場合と同じ回路を用いる可能性を（小さ
いN1及びP1装置のおかげで）提案する。その結果、２つ
の大きい装置N2及びP2は全てのロジック回路で全く対称
的に用いられる。小さい装置は主としてラッチの機能性
について所望の非対称性を保証するラッチ回路で用いら
れる。
前述の欧州特許出願に記載された、12のセル（24の装置
対）を必要とする、従来のPHSRLの回路図及びレイアウ
トと比較して、もし２つの同じ細分性が維持されるなら
ば、提案された基本セルは装置数を33％減少させる。典
型的なゲート・アレイ・ロジック・チップの場合、およ
び40％の内部セルがラッチに用いられるので、基本セル
はチップ・レベルの密度にかなりの利得（およそ13％）
を提供する。一般的な技術によって、800,000個までの
背景セルを適度のチップ・サイズ（14.7X14.7mm）に配
置することができる。“大量のゲート”構造は、３レベ
ルの金属相互接続（M1、M2、M3）によって用いられ、最
大数のワイヤリング可能な回路を完成する。前記集積に
による密度について言えば、２つの異なる局面：（１）
回路レベルの密度、及び（２）チップ・レベルの密度
（完成したワイヤリング可能な回路の数）を考慮するこ
とが必要である。
第１の点については、ラッチを除く全ての基本回路のゲ
ート・アレイ及び一般的なセルの間に等しい密度を得る
のは慣れており、それによって、一般に機能のおよそ15
％まで典型的な部分に寄与することは事実である。（ゲ
ート・アレイでは、これは全体のセルの40％までであ
る）。組合せ回路については、２つの方法の電気回路図
が同一であるので、等しい密度が説明されることがあ
る。相違はゲート・アレイについては同ピッチのトラン
ジスタから、一般的なセルについてはROX（凹形酸化
物）破断の代りにトランジスタによる分離から起きるだ
けである。これらの相違は重要ではない。ラッチについ
ては、提案されたゲート・アレイは密度の問題を解決す
る。それゆえ、全体のライブラリについて回路レベルで
同じ密度を考えることができる。
第２の点については、例えばチップ・レベルで、大量の
ゲート構造及び３つの金属レベル（２つは水平、１つは
垂直）を考慮すると、相違は主にM1レベルの回路の多孔
度から来る。実際に、このワイヤリング・レベルはブッ
ク個人化及び大域ワイヤリングの両者に用いられる。ゲ
ート・アレイでの一定の背景のため、ブック個人化は制
約が多く大域ワイヤリングのトラックは一般的なセル回
路の場合よりも少ししか生じない。
最後に、提案された（より柔軟性を可能にするM0レベル
よる）ゲート・アレイにより５本のワイヤリング・トラ
ックが使用可能である。もしこれが一般的なセルによっ
て得られるよりも少なくても、水平ワイヤリング・トラ
ック数は（考えられる大抵のチップ・サイズについて）
垂直方向の場合よりも大きくなるので十分である。おお
まかに、結果的に得られる密度は一般的なセルの密度と
ほぼ同じである。
F.発明の効果 以上をまとめると、改良されたこのゲート・アレイ・セ
ルによって提供される主たる改善は下記のようになる： （１）ラッチの設計では、他のロジックの部分に影響を
及ぼさずに、一般的なセルの場合のように同じ密度及び
性能が得られる。その結果、提案されたゲート・アレイ
・コア・セルは： （ａ）大域ワイヤリングについて制約されずにシフト・
レジスタの容易な実現、及び （ｂ）ロジック・ブックの全セットについて同等の密度
及び同数のワイヤリング可能な回路／チップ を可能にする。従って、提案されたコア・セルは密度に
ついて一般的なセルに比肩する。
（２）（主としてクロック分散トリー及びクリティカル
・ロジック・パスに必要な）基本ロジック・ブックの設
計で平衡した立上り及び立下り遅延を得る能力はロジッ
ク設計者にとって貴重である。
よって、本発明はゲート・アレイ能力を拡大し、それら
を将来のASICとして更に競争力のあるものにする。
【図面の簡単な説明】
第1A図及び第1B図はそれぞれ、最適化された異なる幅及
び同等の電気回路図を含む、本発明の２つの隣接するゲ
ート・アレイ・コア・セルの形状を示す図である。 第２図は予め特性を付与された、即ち一般的なセル・タ
イプのチップで実現するのに適した従来のLSSDタイプの
PHSRL回路を示す図である。 第３図は予め拡散された、即ちゲート・アレイ・タイプ
のチップで実現するのに適した従来のLSSDタイプのPHSR
L回路を示す図である。 第４図は種々の基本的なロジック機能／回路の立上り及
び立下り遅延対WP/WN比を示す図である。 第5A図、第5B図、第5C図及び第5D図はそれぞれ２ウェイ
NORロジック回路、その等価電気回路、本発明のゲート
・アレイ・コア・セルによってゲート・アレイ・チップ
で実現された時のその形状、及び取得される平衡した立
上り／立下り遅延を有する入出力信号の波形の概要を示
す図である。 第６図は本発明のゲート・アレイ・コア・セルによって
ゲート・アレイ・チップで実現された時の第２図のPHSR
L回路を示す図である。 10……マスタ／スレーブCMOS高密度LSSD PHSRLラッチ回
路、17……LSSD PHSRL回路、39……２ウェイNORロジッ
ク回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 エング・オング フランス国92160アントニ、ル・ビユフオ ン36 (72)発明者 ジヤン・マルク・ピキーノ フランス国91000エヴリ、アル・ドウ・プ ーケ・パ４ (56)参考文献 特開 昭60−244123（ＪＰ，Ａ) 特開 平２−268464（ＪＰ，Ａ) 特開 昭62−54450（ＪＰ，Ａ)

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】ソース／ドレイン領域が１列（又は行）に
    整列された異なるゲート幅の２対のPFET及びNFETから成
    る一定の長さ（Ｈ）の基本セル（CELL）を行（又は列）
    方向に隣接し反復して配列した複数列（又は行）の基本
    セル（CELL1、CELL2）を含むストライプ状の機能ゲート
    領域から成り、ラッチ回路を含むロジック回路のための
    マスタ・スライス集積回路であって、 前記基本セルは、前記ストライプの一端から他端にかけ
    て、第１の幅（WN1）の連続したストライプ状のソース
    ／ドレイン拡散領域を有する第１の小さいNFET（N1）
    と、第２の幅（WN2）の連続したストライプ状のソース
    ／ドレイン拡散領域を有する第２の大きいNFET（（N2）
    と、第３の幅（WP2）の連続したストライプ状のソース
    ／ドレイン拡散領域を有する第３の大きいPFET（P2）
    と、第４の幅（WP1）の連続したストライプ状のソース
    ／ドレイン拡散領域を有する第４の小さいPFET（P2）と
    を、この順序で、具備し、 前記各ゲート幅がWP2＞WN2＞WP1＞WN1の関係を有するこ
    とを特徴とする、少なくともラッチ回路を含むロジック
    回路に適したマスタ・スライス集積回路。
JP2097816A 1989-04-28 1990-04-16 マスタ・スライス集積回路 Expired - Fee Related JPH0785501B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP89480071A EP0394598B1 (en) 1989-04-28 1989-04-28 An improved gate array cell having FETS of different and optimized sizes
EP89480071.3 1989-04-28

Publications (2)

Publication Number Publication Date
JPH02303066A JPH02303066A (ja) 1990-12-17
JPH0785501B2 true JPH0785501B2 (ja) 1995-09-13

Family

ID=8203059

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2097816A Expired - Fee Related JPH0785501B2 (ja) 1989-04-28 1990-04-16 マスタ・スライス集積回路

Country Status (4)

Country Link
US (1) US5038192A (ja)
EP (1) EP0394598B1 (ja)
JP (1) JPH0785501B2 (ja)
DE (1) DE68925897T2 (ja)

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5250823A (en) * 1989-10-24 1993-10-05 U.S. Philips Corp. Integrated CMOS gate-array circuit
ATE158234T1 (de) * 1990-01-25 1997-10-15 Canon Kk Tintenstrahlaufzeichnungskopf, substrat dafür und tintenstrahlaufzeichnungsgerät
US5164811A (en) * 1990-04-20 1992-11-17 Seiko Epson Corporation Semiconductor integrated circuit with varying channel widths
US5289021A (en) * 1990-05-15 1994-02-22 Siarc Basic cell architecture for mask programmable gate array with 3 or more size transistors
US5055716A (en) * 1990-05-15 1991-10-08 Siarc Basic cell for bicmos gate array
US5187556A (en) * 1990-08-13 1993-02-16 Kawasaki Steel Corporation Cmos master slice
US5237185A (en) * 1991-04-19 1993-08-17 Canon Kabushiki Kaisha Image pickup apparatus with different gate thicknesses
US5530814A (en) * 1991-10-30 1996-06-25 I-Cube, Inc. Bi-directional crossbar switch with control memory for selectively routing signals between pairs of signal ports
JPH05308136A (ja) * 1992-04-01 1993-11-19 Nec Corp マスタスライス集積回路
KR970008327B1 (ko) * 1992-10-20 1997-05-23 후지쓰 가부시끼가이샤 개선된 배치패턴을 갖는 반도체회로
US5367187A (en) * 1992-12-22 1994-11-22 Quality Semiconductor, Inc. Master slice gate array integrated circuits with basic cells adaptable for both input/output and logic functions
JP3144967B2 (ja) * 1993-11-08 2001-03-12 株式会社日立製作所 半導体集積回路およびその製造方法
JP2876963B2 (ja) * 1993-12-15 1999-03-31 日本電気株式会社 半導体装置
US5391943A (en) * 1994-01-10 1995-02-21 Mahant-Shetti; Shivaling S. Gate array cell with predefined connection patterns
US5591995A (en) * 1994-05-10 1997-01-07 Texas Instruments, Incorporated Base cell for BiCMOS and CMOS gate arrays
US5798541A (en) * 1994-12-02 1998-08-25 Intel Corporation Standard semiconductor cell with contoured cell boundary to increase device density
US5768146A (en) * 1995-03-28 1998-06-16 Intel Corporation Method of cell contouring to increase device density
US5751165A (en) * 1995-08-18 1998-05-12 Chip Express (Israel) Ltd. High speed customizable logic array device
EP0762653A3 (en) * 1995-08-18 1998-03-18 Chip Express (Israel) Ltd. A cell forming part of a customizable logic array
US5723883A (en) * 1995-11-14 1998-03-03 In-Chip Gate array cell architecture and routing scheme
US5982199A (en) * 1998-01-13 1999-11-09 Advanced Micro Devices, Inc. Faster NAND for microprocessors utilizing unevenly sub-nominal P-channel and N-channel CMOS transistors with reduced overlap capacitance
US6477695B1 (en) * 1998-12-09 2002-11-05 Artisan Components, Inc. Methods for designing standard cell transistor structures
US6838713B1 (en) 1999-07-12 2005-01-04 Virage Logic Corporation Dual-height cell with variable width power rail architecture
US6448818B1 (en) * 1999-12-30 2002-09-10 Intel Corporation Apparatus, method and system for a ratioed NOR logic arrangement
JP2001352047A (ja) 2000-06-05 2001-12-21 Oki Micro Design Co Ltd 半導体集積回路
US6617621B1 (en) 2000-06-06 2003-09-09 Virage Logic Corporation Gate array architecture using elevated metal levels for customization
US6496031B1 (en) * 2001-04-30 2002-12-17 Hewlett-Packard Company Method for calculating the P/N ratio of a static gate based on input voltages
JP3672889B2 (ja) * 2001-08-29 2005-07-20 Ｎｅｃエレクトロニクス株式会社 半導体集積回路とそのレイアウト方法
EP1476932B1 (en) * 2002-02-19 2014-04-09 Parker-Hannifin Corporation Linear motor with magnet rail support
US6765245B2 (en) * 2002-03-25 2004-07-20 Bae Systems Information And Electronic Systems Integration Inc. Gate array core cell for VLSI ASIC devices
AU2003303961A1 (en) * 2003-12-29 2005-07-21 Motorola, Inc. Circuit layout compaction using reshaping
US7149142B1 (en) 2004-05-28 2006-12-12 Virage Logic Corporation Methods and apparatuses for memory array leakage reduction using internal voltage biasing circuitry
US7418692B2 (en) * 2004-06-09 2008-08-26 Bae Systems Information And Electronic Systems Integration Inc. Method for designing structured ASICS in silicon processes with three unique masking steps
US8536661B1 (en) 2004-06-25 2013-09-17 University Of Hawaii Biosensor chip sensor protection methods
US7785785B2 (en) 2004-11-12 2010-08-31 The Board Of Trustees Of The Leland Stanford Junior University Charge perturbation detection system for DNA and other molecules
US7616036B1 (en) 2005-09-12 2009-11-10 Virage Logic Corporation Programmable strobe and clock generator
CA2672315A1 (en) 2006-12-14 2008-06-26 Ion Torrent Systems Incorporated Methods and apparatus for measuring analytes using large scale fet arrays
US8349167B2 (en) 2006-12-14 2013-01-08 Life Technologies Corporation Methods and apparatus for detecting molecular interactions using FET arrays
US11339430B2 (en) 2007-07-10 2022-05-24 Life Technologies Corporation Methods and apparatus for measuring analytes using large scale FET arrays
US8262900B2 (en) 2006-12-14 2012-09-11 Life Technologies Corporation Methods and apparatus for measuring analytes using large scale FET arrays
JP5667049B2 (ja) 2008-06-25 2015-02-12 ライフ テクノロジーズ コーポレーション 大規模なｆｅｔアレイを用いて分析物を測定するための方法および装置
US20100301398A1 (en) 2009-05-29 2010-12-02 Ion Torrent Systems Incorporated Methods and apparatus for measuring analytes
US20100137143A1 (en) 2008-10-22 2010-06-03 Ion Torrent Systems Incorporated Methods and apparatus for measuring analytes
US8776573B2 (en) 2009-05-29 2014-07-15 Life Technologies Corporation Methods and apparatus for measuring analytes
US8673627B2 (en) 2009-05-29 2014-03-18 Life Technologies Corporation Apparatus and methods for performing electrochemical reactions
US8574835B2 (en) * 2009-05-29 2013-11-05 Life Technologies Corporation Scaffolded nucleic acid polymer particles and methods of making and using
US20120261274A1 (en) 2009-05-29 2012-10-18 Life Technologies Corporation Methods and apparatus for measuring analytes
CN103080739B (zh) 2010-06-30 2016-12-21 生命科技公司 用于测试isfet阵列的方法和装置
CN103392233B (zh) 2010-06-30 2016-08-24 生命科技公司 阵列列积分器
AU2011226767B1 (en) 2010-06-30 2011-11-10 Life Technologies Corporation Ion-sensing charge-accumulation circuits and methods
US11307166B2 (en) 2010-07-01 2022-04-19 Life Technologies Corporation Column ADC
TWI527245B (zh) 2010-07-03 2016-03-21 生命技術公司 具有微摻雜汲極之化學感測器
WO2012036679A1 (en) 2010-09-15 2012-03-22 Life Technologies Corporation Methods and apparatus for measuring analytes
AU2011226766A1 (en) 2010-09-24 2012-04-12 Life Technologies Corporation Matched pair transistor circuits
US8533641B2 (en) 2011-10-07 2013-09-10 Baysand Inc. Gate array architecture with multiple programmable regions
US9970984B2 (en) 2011-12-01 2018-05-15 Life Technologies Corporation Method and apparatus for identifying defects in a chemical sensor array
US8747748B2 (en) 2012-01-19 2014-06-10 Life Technologies Corporation Chemical sensor with conductive cup-shaped sensor surface
US8821798B2 (en) 2012-01-19 2014-09-02 Life Technologies Corporation Titanium nitride as sensing layer for microwell structure
US8786331B2 (en) 2012-05-29 2014-07-22 Life Technologies Corporation System for reducing noise in a chemical sensor array
US9080968B2 (en) 2013-01-04 2015-07-14 Life Technologies Corporation Methods and systems for point of use removal of sacrificial material
US9841398B2 (en) 2013-01-08 2017-12-12 Life Technologies Corporation Methods for manufacturing well structures for low-noise chemical sensors
US8962366B2 (en) 2013-01-28 2015-02-24 Life Technologies Corporation Self-aligned well structures for low-noise chemical sensors
US8963216B2 (en) 2013-03-13 2015-02-24 Life Technologies Corporation Chemical sensor with sidewall spacer sensor surface
US8841217B1 (en) 2013-03-13 2014-09-23 Life Technologies Corporation Chemical sensor with protruded sensor surface
CN105283758B (zh) 2013-03-15 2018-06-05 生命科技公司 具有一致传感器表面区域的化学传感器
US9116117B2 (en) 2013-03-15 2015-08-25 Life Technologies Corporation Chemical sensor with sidewall sensor surface
US9835585B2 (en) 2013-03-15 2017-12-05 Life Technologies Corporation Chemical sensor with protruded sensor surface
WO2014149779A1 (en) 2013-03-15 2014-09-25 Life Technologies Corporation Chemical device with thin conductive element
EP2972280B1 (en) 2013-03-15 2021-09-29 Life Technologies Corporation Chemical sensor with consistent sensor surface areas
US20140336063A1 (en) 2013-05-09 2014-11-13 Life Technologies Corporation Windowed Sequencing
US10458942B2 (en) 2013-06-10 2019-10-29 Life Technologies Corporation Chemical sensor array having multiple sensors per well
US10379079B2 (en) 2014-12-18 2019-08-13 Life Technologies Corporation Methods and apparatus for measuring analytes using large scale FET arrays
TWI832669B (zh) 2014-12-18 2024-02-11 美商生命技術公司 具有傳輸器組態的高資料速率積體電路
US10077472B2 (en) 2014-12-18 2018-09-18 Life Technologies Corporation High data rate integrated circuit with power management
US9496854B2 (en) 2015-03-10 2016-11-15 International Business Machines Corporation High-speed latch circuits by selective use of large gate pitch
US10242946B2 (en) 2017-01-27 2019-03-26 Globalfoundries Inc. Circuit design having aligned power staples

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6017930A (ja) * 1983-07-09 1985-01-29 Fujitsu Ltd マスタ・スライス方式に於ける基本セル
DE3477312D1 (de) * 1983-07-09 1989-04-20 Fujitsu Ltd Masterslice semiconductor device
JPS6065546A (ja) * 1983-09-20 1985-04-15 Fujitsu Ltd ゲ−トアレイ型集積回路
JPS6074644A (ja) * 1983-09-30 1985-04-26 Fujitsu Ltd Ｃｍｏｓゲ−トアレ−
JPS60254631A (ja) * 1984-05-31 1985-12-16 Fujitsu Ltd 半導体集積回路

Also Published As

Publication number Publication date
JPH02303066A (ja) 1990-12-17
EP0394598A1 (en) 1990-10-31
DE68925897T2 (de) 1996-10-02
EP0394598B1 (en) 1996-03-06
US5038192A (en) 1991-08-06
DE68925897D1 (de) 1996-04-11

Similar Documents

Publication Publication Date Title
JPH0785501B2 (ja) マスタ・スライス集積回路
JP4002412B2 (ja) 基本セル、集積回路レイアウトセクション、集積回路レイアウト、集積回路デバイスおよび集積回路の信号線を設計する方法
US6765245B2 (en) Gate array core cell for VLSI ASIC devices
US6617621B1 (en) Gate array architecture using elevated metal levels for customization
US4700089A (en) Delay circuit for gate-array LSI
US6445065B1 (en) Routing driven, metal programmable integrated circuit architecture with multiple types of core cells
US6690206B2 (en) Semiconductor integrated circuit device
KR101690170B1 (ko) 커스텀 집적 회로
US4809029A (en) Gate array large scale integrated circuit device
US6321371B1 (en) Insertion of spare logic gates into the unused spaces between individual gates in standard cell artwork
JPS6114734A (ja) 半導体集積回路装置及びその製造方法
US6252425B1 (en) Method and apparatus for an N-NARY logic circuit
US6194914B1 (en) Semiconductor integrated circuit capable of realizing logic functions
US20120119782A1 (en) Logic for Metal Configurable Integrated Circuits
US5635737A (en) Symmetrical multi-layer metal logic array with extension portions for increased gate density and a testability area
CN109863588B (zh) 半导体集成电路装置
KR960001178B1 (ko) 표준 셀 방식의 반도체 집적회로
US20030039262A1 (en) Hierarchical mux based integrated circuit interconnect architecture for scalability and automatic generation
JPH0349214B2 (ja)
EP0458244B1 (en) Cell library method for semiconductor integrated circuit design
US4356413A (en) MOSFET Convolved logic
KR100245816B1 (ko) 고정기본셀및배치가능한상호연결네트워크로형성되는기능셀을이용한직접회로레이아웃설계방법및반도체구조물
JP3652668B2 (ja) 半導体集積回路
US6742172B2 (en) Mask-programmable logic devices with programmable gate array sites
US6781170B2 (en) Integrated circuit base transistor structure and associated programmable cell library

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees