JPH0785140A - Simulation method for structure of semiconductor cross section - Google Patents
Simulation method for structure of semiconductor cross sectionInfo
- Publication number
- JPH0785140A JPH0785140A JP24858393A JP24858393A JPH0785140A JP H0785140 A JPH0785140 A JP H0785140A JP 24858393 A JP24858393 A JP 24858393A JP 24858393 A JP24858393 A JP 24858393A JP H0785140 A JPH0785140 A JP H0785140A
- Authority
- JP
- Japan
- Prior art keywords
- cross
- pixel
- display
- section
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 33
- 239000004065 semiconductor Substances 0.000 title claims description 30
- 238000004088 simulation Methods 0.000 title claims description 8
- 239000000126 substance Substances 0.000 claims description 29
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 abstract description 7
- 238000000059 patterning Methods 0.000 abstract description 7
- 230000007547 defect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 54
- 239000010410 layer Substances 0.000 description 28
- 239000000463 material Substances 0.000 description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 19
- 229910052814 silicon oxide Inorganic materials 0.000 description 19
- 238000005530 etching Methods 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000005380 borophosphosilicate glass Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000005856 abnormality Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000013598 vector Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005315 distribution function Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- -1 forming method Substances 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/30—Computing systems specially adapted for manufacturing
Landscapes
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】この発明は、半導体装置の製造に
おいて、途中工程における形状変動が、後の工程に及ぼ
す影響を簡単に予測する方法であり、半導体装置の故障
解析や、半導体製造プロセスの開発などの分野で、幅広
く利用されている半導体装置断面構造のシミュレーショ
ン方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention is a method for easily predicting the influence of a shape change in an intermediate step on a subsequent step in manufacturing a semiconductor device. The present invention relates to a semiconductor device cross-sectional structure simulation method which is widely used in fields such as development.
【0002】[0002]
【従来の技術】これから製造しようとする半導体装置の
断面構造は、この半導体装置の製造に用いられるフォト
マスクのパターンデータと、各層に用いる材料,形成方
法,膜厚などの形成条件とにより描くことが可能であ
る。この半導体装置の断面構造を描画には、形状シュミ
ュレーションによる方法と簡易モデルによる方法とがあ
る(カリフォルニア大学バークレー校で開発されたSI
MPL参照)。通常、形状シュミュレーションは、狭い
領域の断面形状を正確に知りたい場合に使用し、簡易モ
デルはある程度広い範囲の断面構造を高速に表示したい
場合に使用する。2. Description of the Related Art A cross-sectional structure of a semiconductor device to be manufactured is to be drawn according to pattern data of a photomask used for manufacturing the semiconductor device and materials used for each layer, forming method, film forming conditions such as film thickness. Is possible. There are a method by a shape simulation and a method by a simple model for drawing a sectional structure of this semiconductor device (SI developed at the University of California, Berkeley).
MPL). Usually, the shape simulation is used when it is desired to know the cross-sectional shape of a narrow area accurately, and the simple model is used when the cross-sectional structure in a wide range is displayed at high speed.
【0003】これらの断面構造の描画では、何れの方法
でも、ベクトルデータを用いて折れ線により各層の境界
を表現するものである。例えば、図7に示すように 形
状シミュレーションの装置のCRT上に、描画する半導
体装置の断面を構成する第1の物質領域71,第2の物
質領域72,第3の物質領域73および空気領域74
を、それぞれ物質境界線75,76および表面境界線7
7によって形成される多角形(折れ線)によって区切っ
て表現する。In any of these methods of drawing the cross-sectional structure, the boundary of each layer is expressed by a polygonal line using vector data. For example, as shown in FIG. 7, a first material region 71, a second material region 72, a third material region 73, and an air region 74, which form a cross section of a semiconductor device to be drawn, are formed on a CRT of a shape simulation device.
Are the material boundary lines 75 and 76 and the surface boundary line 7, respectively.
It is expressed by dividing it by a polygon (a polygonal line) formed by 7.
【0004】そして、物質領域73上に、新たに層を形
成する場合、例えば、酸化シリコンの絶縁膜が形成され
ている状態を描画する場合、形成される酸化シリコンの
異方性などの形成状態を考慮して、最表面を示している
物質境界線77の折れ線の各頂点の移動ベクトルを形成
して移動し、新たな境界線を形成する。ここで、各頂点
の移動先は微小刻みで算出するようにしている。そし
て、移動ベクトルの交錯や、1つの領域の分割などが起
こった際は、形状データに対する図形演算(プログラム
による計算処理)を実施し、矛盾のない新データ(新た
な境界線)を生成し、これにより境界線を描画してい
る。従って、途中工程におけるプロセスの変動に対して
は、形状シミュレータに入力するプロセス条件を、変動
に合わせて変更することによって、変動に対応した断面
形状を生成するようにしていた。When a new layer is formed on the material region 73, for example, when a state in which an insulating film of silicon oxide is formed is drawn, the formation state such as anisotropy of silicon oxide to be formed. In consideration of the above, the movement vector of each vertex of the polygonal line of the substance boundary line 77 showing the outermost surface is formed and moved to form a new boundary line. Here, the moving destination of each vertex is calculated in minute increments. When movement vectors intersect or one region is divided, graphic operation (calculation processing by a program) is performed on the shape data to generate consistent new data (new boundary line). The boundary line is drawn by this. Therefore, with respect to the process variation in the intermediate process, the cross-sectional shape corresponding to the variation is generated by changing the process condition input to the shape simulator according to the variation.
【0005】[0005]
【発明が解決しようとする課題】従来は以上のようにな
されていたので、プロセス条件の変動に対応した形状変
動しか扱うことができず、予め用意されていない現象に
よる形状変動や、異物の付着のような偶発的な形状変動
に対応することができないという問題があった。Since the conventional method is as described above, only the shape variation corresponding to the variation of the process condition can be handled, and the shape variation due to a phenomenon not prepared in advance and the adhesion of the foreign matter can be dealt with. There is a problem that it is impossible to deal with such an accidental shape change.
【0006】この発明は、以上のような問題点を解消す
るためになされたものであり、複雑な演算処理を用いた
り、これに時間をかけることなく、かつ用意されていな
い変動に合わせた半導体装置の断面構造を正確に描画で
きるようにすることを目的とする。The present invention has been made in order to solve the above problems, and does not use a complicated arithmetic process, does not take a long time for this process, and is a semiconductor suitable for an unprepared variation. The object is to enable accurate drawing of the cross-sectional structure of the device.
【0007】[0007]
【課題を解決するための手段】この発明の半導体装置断
面構造のシミュレーション方法は、画面上に表示された
描画対象の表示断面の各ピクセルに付けられたピクセル
値によって物質の種別を定義し、隣接するピクセルのピ
クセル値が自己のピクセル値と異なるピクセルをその物
質の境界ピクセルと判断する処理と、次に生成する描画
層を形成する工程の特性によって決定される加工特性図
形を、描画層の下のすでに表示されている表示層の表面
境界にあるピクセル中心に描画する処理と、加工特性図
形を描画する処理以前に画面上に表示されていた所定の
表示断面の上では特定値を持っていたピクセルを、その
特定値に戻すように再描画する処理とを複数回繰り返し
て断面構造画面を生成し、断面表示画面の生成途中でこ
の断面表示画面の所望の位置に所望のピクセル値で図形
を描画して断面形状を変更することによりシミュレーシ
ョンを行うことを特徴とする。A method for simulating a semiconductor device cross-section structure according to the present invention defines a substance type by a pixel value attached to each pixel of a display cross section of a drawing target displayed on a screen, Below the drawing layer, the processing characteristic figure that is determined by the process of determining the pixel whose pixel value is different from its own pixel value as the boundary pixel of the substance and the characteristic of the step of forming the drawing layer to be generated next Had a specific value on the specified display cross section that was displayed on the screen before the process of drawing at the pixel center on the surface boundary of the already displayed display layer and the process of drawing the processing characteristic figure The process of redrawing the pixel to return it to its specific value is repeated multiple times to generate the cross-section structure screen. To Nozomu position by drawing a shape with a desired pixel values and performing a simulation by changing the cross-sectional shape.
【0008】[0008]
【作用】物質の境界を示す境界線を用いることなく、断
面を構成する各層の変化した状態などを描画していき、
途中で表示状態が変更されると、これに対応した断面状
態が描画生成されていく。[Function] Drawing the changed state of each layer constituting the cross-section without using the boundary line that shows the boundary of the substance,
When the display state is changed on the way, a cross-sectional state corresponding to this is drawn and generated.
【0009】[0009]
【実施例】以下この発明の1実施例を図を参照して説明
する。図1は、この発明の半導体装置断面構造の表示方
法における物質領域と物質境界の定義を概略的に示す説
明図である。同図において、1は第1の物質領域、2は
第2の物質領域、3は第3の物質領域、4は空気領域で
あり、p1は第1の物質領域1を示すピクセル、p2は
第2の物質領域2を示すピクセル、p3は第3の物質領
域3を示すピクセル、p4は空気領域4を示すピクセル
である。ピクセルは描画図を表示するときの最小単位の
画素であり、例えばピクセルp1は、表示をする上での
この位置の画素(ピクセル)がピクセルp1を示す値を
表示していることになる。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is an explanatory view schematically showing the definition of a material region and a material boundary in the method for displaying a semiconductor device sectional structure according to the present invention. In the figure, 1 is a first substance region, 2 is a second substance region, 3 is a third substance region, 4 is an air region, p1 is a pixel showing the first substance region 1, and p2 is a pixel. 2 is a pixel representing the material region 2, p3 is a pixel representing the third material region 3, and p4 is a pixel representing the air region 4. A pixel is a pixel of the minimum unit when displaying a drawing, and for example, the pixel p1 means that the pixel (pixel) at this position in displaying displays a value indicating the pixel p1.
【0010】このように、例えば第3の物質領域3は、
ピクセルp3を示す値のピクセルの集合によって表現さ
れる。ここで、ピクセルp1を示す値とは、例えばその
ピクセルが「赤色」を発色する値である。同様に、ピク
セルp2が「青色」、ピクセルp3が「黄色」、ピクセ
ルp4が「白色」を発色する値とすれば、図1におい
て、第1の物質領域1は「赤色」で表示され、第2の物
質領域2は「青色」で表示され、第3の物質領域3は
「黄色」で表示され、空気領域4は「白色」で表示され
ることになる。Thus, for example, the third material region 3 is
It is represented by a set of pixels having a value indicating the pixel p3. Here, the value indicating the pixel p1 is, for example, a value at which the pixel emits “red”. Similarly, if the pixel p2 has a value of "blue", the pixel p3 has a value of "yellow", and the pixel p4 has a value of "white", the first substance region 1 is displayed in "red" in FIG. The second material region 2 is displayed in "blue", the third material region 3 is displayed in "yellow", and the air region 4 is displayed in "white".
【0011】従って、このような表示では、物質領域,
物質境界というデータは持たず、画面上で同じピクセル
値のピクセルが続いている場所は同じ物質の領域と判断
し、隣接するピクセルのピクセル値が自分のピクセル値
と異なる場所がその物質の境界(境界ピクセル)である
と判断する。画面上で、半導体装置を構成する各物質に
対応するピクセルを物質ピクセルと呼び、半導体装置の
表面より上の空間に存在する全てのピクセル、例えば図
1ではピクセルp4を空気ピクセルと定義する。更に、
空気ピクセルに接する物質ピクセルを表面境界ピクセル
と定義する。Therefore, in such a display, the material region,
There is no material boundary data, and areas where pixels with the same pixel value continue on the screen are judged to be areas of the same material, and areas where the pixel values of adjacent pixels differ from their pixel values are the boundaries of that material ( Boundary pixel). Pixels corresponding to respective substances constituting the semiconductor device on the screen are called substance pixels, and all pixels existing in a space above the surface of the semiconductor device, for example, pixel p4 in FIG. 1 are defined as air pixels. Furthermore,
A material pixel that touches an air pixel is defined as a surface boundary pixel.
【0012】次に、このように表示されている半導体装
置の第3の物質領域3上に新たに第4の物質をCVDに
より堆積形成した状態を表示する場合について説明す
る。図2(a)に示すように、堆積膜厚に相当する半径
の「円」を、全ての表面境界ピクセルに中心をおいて描
画する。この円が描画された空気領域4のピクセルp4
と第3の物質領域3のピクセルp3は、第4の物質を示
すピクセル値に変更され、例えば「緑色」を表示するも
のとなる。なお、異なるピクセル値を有していても同一
の色で表示したり、異なる表示色であっても同一のピク
セル値を有することもできる。Next, a case will be described in which a state in which the fourth substance is newly deposited and formed on the third substance region 3 of the semiconductor device thus displayed by CVD is displayed. As shown in FIG. 2A, a “circle” having a radius corresponding to the deposited film thickness is drawn centered on all surface boundary pixels. The pixel p4 of the air region 4 in which this circle is drawn
Then, the pixel p3 of the third substance region 3 is changed to a pixel value indicating the fourth substance and displays, for example, "green". It should be noted that even if they have different pixel values, they can be displayed in the same color, and even if they have different display colors, they can have the same pixel value.
【0013】最後に、物質領域3の中で第4の物質を示
すピクセル値に変更されているピクセルを元に戻すた
め、元の画面で物質ピクセルであった所を元のピクセル
値で再描画する。このことにより、図2(b)に示すよ
うに、第3の物質領域3上に第4の物質領域5が表示さ
れるようになる。第4の物質領域5は第4の物質を示す
ピクセル値を持ち「緑色」を表示するピクセルp5で示
される領域である。Finally, in order to restore the pixels in the substance area 3 which have been changed to the pixel value indicating the fourth substance, the portion which was the substance pixel on the original screen is redrawn with the original pixel value. To do. As a result, as shown in FIG. 2B, the fourth substance region 5 is displayed on the third substance region 3. The fourth substance region 5 is a region indicated by a pixel p5 having a pixel value indicating the fourth substance and displaying "green".
【0014】また、熱酸化などによるシリコン酸化膜の
描画は、形成する層の膨張率などを考慮して所定の膜厚
を仮想的に生成し、これを元にガウス分布関数を用いた
畳み込み積分により生成される酸化膜の形状を計算して
形状示唆線分群を得ることにより行う。そして、また。
スパッタエッチングなど加工特性図形が複雑なものの場
合は、これを複数の基本図形で近似し、これら基本図形
によるデポジションとエッチングとを繰り返して行うこ
とにより、その処理による形状変化や層の形成などの描
画を行う。Further, in drawing a silicon oxide film by thermal oxidation or the like, a predetermined film thickness is virtually generated in consideration of the expansion coefficient of a layer to be formed, and the convolution integral using a Gaussian distribution function is based on this. This is performed by calculating the shape of the oxide film generated by the method and obtaining the shape suggestive line segment group. and again.
When the processing characteristic figure such as sputter etching is complicated, it is approximated by a plurality of basic figures, and by repeating the deposition and etching by these basic figures, the shape change and layer formation by the process Draw.
【0015】実施例1.図3は、以上のようにして、半
導体装置の断面構造を形成して表示した状態を示す画面
図である。同図において、31はシリコン基板を表示し
ている基板表示領域、32は素子分離のためにシリコン
基板表面を選択的に酸化することにより形成された素子
分離膜を表示している酸化シリコン表示領域、33はシ
リコン基板上の所定の位置に薄い酸化膜を解して形成さ
れたポリシリコンからなるゲート電極を表示しているポ
リシリコン表示領域、34はゲート電極上に熱酸化によ
り形成された酸化膜を表示している酸化シリコン表示領
域、35はゲート電極などをマスクとして自己整合的に
シリコン基板に形成された第1導電型の不純物拡散領域
を示す第1不純物表示領域である。Example 1. FIG. 3 is a screen view showing a state in which the cross-sectional structure of the semiconductor device is formed and displayed as described above. In the figure, 31 is a substrate display area displaying a silicon substrate, and 32 is a silicon oxide display area displaying an element isolation film formed by selectively oxidizing the surface of the silicon substrate for element isolation. , 33 is a polysilicon display region displaying a gate electrode made of polysilicon formed by unwinding a thin oxide film at a predetermined position on a silicon substrate, and 34 is an oxide formed by thermal oxidation on the gate electrode. A silicon oxide display region displaying a film, and a first impurity display region 35 showing a first conductivity type impurity diffusion region formed in a silicon substrate in a self-aligned manner by using a gate electrode or the like as a mask.
【0016】また、36はシリコン基板に形成された第
2導電型の不純物拡散領域を示す第2不純物表示領域、
37はCVDなどにより堆積した後エッチングにより所
定の領域に形成されたシリコン酸化膜を表示している酸
化膜表示領域、38は酸化膜表示領域37で示されたシ
リコン酸化膜が堆積された状態の上に平坦化のために形
成されたBPSG膜を表示しているBPSG表示領域、
39はスパッタ法などにより堆積された後エッチングに
より所定の領域に形成されたAl配線層を示すAl表示
領域、40はAl表示領域39で表示されているAl配
線上にCVD法などにより堆積形成されたシリコン酸化
膜を表示している酸化膜表示領域である。Further, 36 is a second impurity display region showing an impurity diffusion region of the second conductivity type formed on the silicon substrate,
Reference numeral 37 is an oxide film display region displaying a silicon oxide film formed in a predetermined region by etching after being deposited by CVD or the like, and 38 is a state in which the silicon oxide film shown in the oxide film display region 37 is deposited. A BPSG display region displaying a BPSG film formed for planarization on the BPSG display region,
Reference numeral 39 denotes an Al display area showing an Al wiring layer formed in a predetermined area by etching after being deposited by a sputtering method or the like, and 40 is deposited and formed by a CVD method or the like on the Al wiring displayed in the Al display area 39. And an oxide film display region displaying a silicon oxide film.
【0017】また、41は酸化膜表示領域40で表示さ
れているシリコン酸化膜の段差を低減するために形成さ
れたSOG膜を表示しているSOG表示領域、42はS
OG膜をサンドイッチするように酸化膜表示領域40で
示されるシリコン酸化膜上にCVD法などにより堆積形
成されたシリコン酸化膜を表示している酸化膜表示領
域、43は酸化膜表示領域42で示されるシリコン酸化
膜上に形成されたAl配線層を示すAl表示領域、44
はAl表示領域43で表示されているAl配線上にCV
D法などにより堆積形成されたシリコン酸化膜を表示し
ている酸化膜表示領域、45は酸化膜表示領域44で表
示されているシリコン酸化膜の段差を低減するために形
成されたSOG膜を表示しているSOG表示領域であ
る。Reference numeral 41 is an SOG display area displaying an SOG film formed to reduce the step of the silicon oxide film displayed in the oxide film display area 40, and 42 is an SOG display area.
An oxide film display region showing a silicon oxide film deposited by the CVD method or the like on the silicon oxide film shown in the oxide film display region 40 so as to sandwich the OG film, and 43 is an oxide film display region 42. An Al display region showing an Al wiring layer formed on the silicon oxide film,
Is CV on the Al wiring displayed in the Al display area 43.
An oxide film display region displaying a silicon oxide film deposited by the D method or the like, and 45 an SOG film formed to reduce the step difference of the silicon oxide film displayed in the oxide film display region 44. SOG display area.
【0018】そして、46はSOG膜をサンドイッチす
るように酸化膜表示領域44で示されるシリコン酸化膜
上にCVD法などにより堆積形成されたシリコン酸化膜
を表示している酸化膜表示領域、47は酸化膜表示領域
46で示されるシリコン酸化膜上に形成されたAl配線
層を示すAl表示領域、48はAl表示領域47で表示
されているAl配線上にCVD法などにより堆積形成さ
れたシリコン酸化膜を表示している酸化膜表示領域、4
9はこの半導体装置の最上層に形成される窒化シリコン
からなるパシベーション膜を表示している窒化シリコン
表示領域、50はパシベーション膜上の空間を表示して
いる空気領域である。Reference numeral 46 is an oxide film display region displaying a silicon oxide film deposited by the CVD method or the like on the silicon oxide film shown by the oxide film display region 44 so as to sandwich the SOG film, and 47 is An oxide film display region 46 is an Al display region showing an Al wiring layer formed on the silicon oxide film, and 48 is a silicon oxide film deposited and formed on the Al wiring film displayed in the Al display region 47 by a CVD method or the like. Oxide display area showing the film, 4
Reference numeral 9 denotes a silicon nitride display area displaying a passivation film made of silicon nitride formed on the uppermost layer of this semiconductor device, and 50 an air area displaying a space above the passivation film.
【0019】ここで、同一の材料は同一のピクセル値を
有するピクセルで表示される。例えば、酸化膜表示領域
40,42は同一の材料より構成されているものを表示
しているので、そのピクセル値は同一である。従って、
これらは同一の色で表示されることになる。そして、図
の中では各層の区別をわかりやすくするため、境界線を
用いて表現しているが、実際には境界線はなく、それぞ
れの領域が異なる色で表示されるようになっている。こ
のため、実際には、上述した酸化膜表示領域40,42
や酸化膜表示領域46,48の間には境界線が無く、表
示されている上ではこれらの層の区別はできない。Here, the same material is displayed with pixels having the same pixel value. For example, since the oxide film display areas 40 and 42 are displayed by the same material, the pixel values thereof are the same. Therefore,
These will be displayed in the same color. Then, in the drawing, in order to make the distinction of each layer easy to understand, it is expressed by using a boundary line, but in reality, there is no boundary line, and each area is displayed in a different color. Therefore, in reality, the oxide film display regions 40 and 42 described above are used.
There is no boundary line between the oxide film display regions 46 and 48, and it is not possible to distinguish these layers on the display.
【0020】以上、図3に示した断面表示に対し、図4
〜6は、表示する半導体装置の製造途中工程において、
形状変動があった場合の断面構造シミュレーション画面
の例を示した説明図である。 実施例2.図4は、途中工程で用いられるレジストのパ
ターニングに異常があった場合、完成した半導体装置が
どのようになるかをシミュレートした場合を示す説明図
である。ここでは、Al配線のパターン形成のためのエ
ッチングにおけるマスクを、フォトレジストのパターニ
ングにより形成したパターンを用いる場合について説明
する。As described above, in contrast to the cross sectional display shown in FIG.
6 to 6 are in the intermediate manufacturing process of the semiconductor device to be displayed,
It is explanatory drawing which showed the example of the cross-section structure simulation screen when there exists a shape change. Example 2. FIG. 4 is an explanatory diagram showing a case where a completed semiconductor device is simulated when there is an abnormality in the patterning of a resist used in an intermediate step. Here, a case where a mask formed by patterning a photoresist is used as a mask for etching for forming a pattern of Al wiring will be described.
【0021】図4(a)に示すように、Al配線層とな
るAl層を表示しているAl表示領域43a上に、正常
な場合は、マスクパターンを表示しているレジスト表示
領域51が表示されている。ここで、マスクパターンの
パターニングの際の現像不良により、残渣が残った場合
をシミュレートしようとした場合、図4(b)に示すよ
うに、マスクパターンが本来無いところに、残渣を示す
レジスト表示領域51aを追加描画する。そして、この
状態を元に、上層を描画するようにすれば、図4(c)
に示すように、短絡部を示すAl表示領域43bが描画
された状態の画面が得られる。従ってこのことにより、
配線層のパターニングのためのレジストパターンの現像
で現像残りがあった場合は、その配線層がショートする
ことがシミュレートできたことになる。As shown in FIG. 4A, in a normal case, a resist display area 51 displaying a mask pattern is displayed on the Al display area 43a displaying an Al layer to be an Al wiring layer. Has been done. Here, when it is attempted to simulate the case where a residue remains due to defective development during patterning of the mask pattern, as shown in FIG. 4B, a resist display indicating the residue is shown where there is no mask pattern. The area 51a is additionally drawn. Then, if the upper layer is drawn based on this state, FIG.
As shown in, a screen is obtained in which the Al display area 43b showing the short circuit portion is drawn. Therefore, this
When the resist pattern for patterning the wiring layer is left undeveloped, it means that the wiring layer can be short-circuited.
【0022】実施例3.図5は、配線層用の金属を堆積
形成する直前に異物が付着してしまった場合をシミュレ
ートした例である。この場合、例えば、Al表示領域4
7で示されるAl配線層を形成するためのAl層堆積の
前の状態で、図5(a)に示すように、所望の位置に異
物を示す異物表示領域52を追加描画する。そして、こ
の状態を元に、上層を描画するようにすれば、図5
(b)に示すように、異物表示領域52の上部が出っ張
るように形成されたAl配線層を表示するAl表示領域
47aが描画された状態となる。こことにより、下に異
物が混入した場合、配線形状が特異な形状になって配線
抵抗が増大したり、場合によっては、断線と引き起こす
可能性があることがシミュレートできる。Example 3. FIG. 5 is an example of simulating the case where a foreign substance has adhered immediately before depositing and forming a metal for a wiring layer. In this case, for example, the Al display area 4
In a state before the Al layer deposition for forming the Al wiring layer shown by 7 is performed, as shown in FIG. 5A, a foreign substance display area 52 indicating a foreign substance is additionally drawn at a desired position. Then, if the upper layer is drawn based on this state, FIG.
As shown in (b), the Al display region 47a for displaying the Al wiring layer formed so that the upper part of the foreign substance display region 52 is projected is drawn. From this, it is possible to simulate that if a foreign substance enters below, the wiring shape becomes a peculiar shape, the wiring resistance increases, and in some cases, a disconnection may occur.
【0023】実施例4.図6は、上下の配線金属層間を
接続するコンタクトホールを形成するためのエッチング
マスクとなるレジストに膜厚の薄い部分ができてしまっ
た場合をシミュレートした例である。この場合、図6
(a)に示すように、コンタクトホールを形成するため
のエッチングマスクを示すレジスト表示領域53を、対
応する場所の膜が減少した形状に応じて空気のピクセル
値で描画し直す。レジスト表示領域53で示されるエッ
チングマスクは、正常な状態ならば図6(a)の中で点
線で示される領域まで膜厚があるものである。Example 4. FIG. 6 is an example of simulating a case where a thin film portion is formed in a resist serving as an etching mask for forming a contact hole for connecting upper and lower wiring metal layers. In this case,
As shown in (a), the resist display region 53 showing the etching mask for forming the contact hole is redrawn with the pixel value of air according to the shape of the film at the corresponding place reduced. The etching mask shown in the resist display area 53 has a film thickness up to the area shown by the dotted line in FIG. 6A in a normal state.
【0024】そして、この状態を元に、上層を描画する
ようにすれば、図6(b)に示すように、酸化膜表示領
域44,SOG表示領域45で示される層間膜が薄くな
り、酸化膜表示領域46で示される層間膜の一部が無く
なってしまった状態の画面が得られる。この場合、Al
表示領域43で表示されている配線とAl表示領域47
で表示されている配線層との間の寄生容量が増大した
り、場合によってはこれら配線間でショートを引き起こ
す可能性があることが判る。If the upper layer is drawn based on this state, the interlayer films shown in the oxide film display region 44 and the SOG display region 45 are thinned and oxidized as shown in FIG. 6B. A screen is obtained in which a part of the interlayer film shown in the film display area 46 is lost. In this case, Al
The wiring displayed in the display area 43 and the Al display area 47
It can be seen that there is a possibility that the parasitic capacitance with the wiring layer indicated by is increased, or in some cases, a short circuit occurs between these wirings.
【0025】以上示したように、半導体装置の製造途中
状態の画面で、シミュレーションしたい所望の状態に描
画し直すことで、製造が完了した時点における半導体装
置の断面状態を予想することが可能となる。なお、形状
変動に対応するユーザの図形描写には、マウスカーソル
の移動軌跡上に、指定されたピクセル値を持つ小さな正
方形を並べて描画していく方法等がある。ここで、マウ
スカーソルの移動軌跡上に描画する図形は円でも点でも
良いし、従来から計算機画面への図形描画方法として用
いられている各種の方法を利用しても良い。As described above, it is possible to predict the cross-sectional state of the semiconductor device at the time when the manufacturing is completed by redrawing the image in the desired state to be simulated on the screen of the intermediate state of manufacturing the semiconductor device. . Note that there is a method for drawing a figure corresponding to a shape change of a user, in which small squares having a specified pixel value are lined up and drawn on the movement trajectory of a mouse cursor. Here, the figure drawn on the moving path of the mouse cursor may be a circle or a point, or various methods conventionally used as a figure drawing method on a computer screen may be used.
【0026】[0026]
【発明の効果】以上説明したように、この発明によれ
ば、予め用意されていない現象による形状変動や、異物
の付着のような偶発的な形状変動に対応して半導体装置
の断面構造を複雑な演算処理を用いたり、これに時間を
かけることなく、正確に描画できるという効果がある。
従って、半導体装置の故障解析に要する時間を大幅に削
減でき、更に、半導体装置製造プロセスの開発効率の向
上を図ることができる。As described above, according to the present invention, the cross-sectional structure of the semiconductor device is complicated to cope with the shape variation due to a phenomenon not prepared in advance and the accidental shape variation such as adhesion of foreign matter. There is an effect that accurate drawing can be performed without using any arithmetic processing or taking time.
Therefore, the time required for failure analysis of the semiconductor device can be significantly reduced, and the development efficiency of the semiconductor device manufacturing process can be improved.
【図1】この発明の半導体装置断面構造の表示方法にお
ける物質領域と物質境界の定義を概略的に示す説明図で
ある。FIG. 1 is an explanatory view schematically showing the definition of a material region and a material boundary in a method for displaying a semiconductor device sectional structure according to the present invention.
【図2】この発明の概念を説明するための説明図であ
る。FIG. 2 is an explanatory diagram for explaining the concept of the present invention.
【図3】この発明の1実施例であるす半導体装置の断面
構造を形成して表示した状態を示す画面図である。FIG. 3 is a screen view showing a state in which a cross-sectional structure of a semiconductor device according to an embodiment of the present invention is formed and displayed.
【図4】途中工程で用いられるレジストのパターニング
に異常があった場合、完成した半導体装置がどのように
なるかをシミュレートした場合を示す説明図である。FIG. 4 is an explanatory diagram showing a case where a completed semiconductor device is simulated when there is an abnormality in the patterning of a resist used in an intermediate step.
【図5】途中工程で異物が混入した場合、完成した半導
体装置がどのようになるかをシミュレートした場合を示
す説明図である。FIG. 5 is an explanatory diagram showing a case where a completed semiconductor device is simulated when foreign matter is mixed in an intermediate step.
【図6】途中工程で用いられるレジストに異常があった
場合、完成した半導体装置がどのようになるかをシミュ
レートした場合を示す説明図である。FIG. 6 is an explanatory diagram showing a case where a completed semiconductor device is simulated when there is an abnormality in a resist used in an intermediate step.
【図7】従来の描画状態を示す説明図である。FIG. 7 is an explanatory diagram showing a conventional drawing state.
1 第1の物質領域 2 第2の物質領域 3 第3の物質領域 4 空気領域 5 第4の物質領域 p1,p2,p3,p4,p5 ピクセル 31 基板表示領域 32,34 酸化シリコン表示領域 33 ポリシリコン表示領域 35 第1不純物表示領域 36 第2不純物表示領域 37,40,42,44,46,48 酸化膜表示領域 38 BPSG表示領域 39,43,47 Al表示領域 41,45 SOG表示領域 49 窒化シリコン表示領域 50 空気領域 1 First Material Area 2 Second Material Area 3 Third Material Area 4 Air Area 5 Fourth Material Area p1, p2, p3, p4, p5 Pixel 31 Substrate Display Area 32, 34 Silicon Oxide Display Area 33 Poly Silicon display region 35 First impurity display region 36 Second impurity display region 37, 40, 42, 44, 46, 48 Oxide film display region 38 BPSG display region 39, 43, 47 Al display region 41, 45 SOG display region 49 Nitriding Silicon display area 50 Air area
Claims (1)
マスクパタンデータとに基づいて指定された場所の断面
構造を、その断面構造を構成する層を下層から順に描画
して計算機の画面上に表示することによりシミュレーシ
ョンを行う半導体装置断面構造のシミュレーション方法
であって、 前記画面上に表示された描画対象の表示断面の各ピクセ
ルに付けられたピクセル値によって物質の種別を定義
し、隣接するピクセルのピクセル値が自己のピクセル値
と異なるピクセルをその物質の境界ピクセルと判断する
処理と、 次に生成する描画層を形成する工程の特性によって決定
される加工特性図形を、前記描画層の下のすでに表示さ
れている表示層の表面境界にあるピクセル中心に描画す
る処理と、 前記加工特性図形を描画する処理以前に画面上に表示さ
れていた所定の表示断面の上では特定値を持っていたピ
クセルを、その特定値に戻すように再描画する処理とを
複数回繰り返して断面構造画面を生成し、 前記断面表示画面の生成途中で、この断面表示画面の所
望の位置に所望のピクセル値で図形を描画して断面形状
を変更することにより、シミュレーションを行うことを
特徴とする半導体装置断面構造のシミュレーション方
法。1. A cross-sectional structure at a location designated based on process data and mask pattern data when manufacturing a semiconductor device is drawn on a computer screen by sequentially drawing layers constituting the cross-sectional structure from the lower layers. A method of simulating a semiconductor device cross-section structure by performing a display, wherein a type of substance is defined by a pixel value attached to each pixel of a display cross section of a drawing target displayed on the screen, and adjacent pixels are defined. A processing characteristic figure determined by the process of determining a pixel whose pixel value of is different from its own pixel value as the boundary pixel of the substance and the characteristic of the step of forming the drawing layer to be generated next, Before the process of drawing at the pixel center on the surface boundary of the already displayed display layer and the process of drawing the processing characteristic figure Generate a cross-section structure screen by repeating a process of redrawing a pixel having a specific value on the predetermined display cross-section displayed above so as to return to the specific value, the cross-section display screen The method for simulating the cross-sectional structure of a semiconductor device is characterized in that a simulation is performed by drawing a figure at a desired position on the cross-section display screen with a desired pixel value and changing the cross-sectional shape during the generation of.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24858393A JP3188928B2 (en) | 1993-09-10 | 1993-09-10 | Method for simulating sectional structure of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24858393A JP3188928B2 (en) | 1993-09-10 | 1993-09-10 | Method for simulating sectional structure of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0785140A true JPH0785140A (en) | 1995-03-31 |
JP3188928B2 JP3188928B2 (en) | 2001-07-16 |
Family
ID=17180289
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24858393A Expired - Lifetime JP3188928B2 (en) | 1993-09-10 | 1993-09-10 | Method for simulating sectional structure of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3188928B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6927836B2 (en) | 2000-02-25 | 2005-08-09 | Nikon Corporation | Exposure apparatus and exposure method capable of controlling illumination distribution |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990028592A (en) | 1995-06-30 | 1999-04-15 | 와이너 길버트 피. | Separation device and method |
JP4772413B2 (en) * | 2005-07-29 | 2011-09-14 | 三菱電機株式会社 | Simulation apparatus and simulation method |
-
1993
- 1993-09-10 JP JP24858393A patent/JP3188928B2/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6927836B2 (en) | 2000-02-25 | 2005-08-09 | Nikon Corporation | Exposure apparatus and exposure method capable of controlling illumination distribution |
Also Published As
Publication number | Publication date |
---|---|
JP3188928B2 (en) | 2001-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6254190B2 (en) | Display congestion indicators for channels in the circuit design layout | |
US7556899B2 (en) | System for controlling an overlay, method for controlling overlay, and method for manufacturing a semiconductor device | |
JPH07153845A (en) | Preparation of integrated circuit structure | |
JPH09319067A (en) | Method for correcting optical proximity effect | |
JP2007294521A (en) | Pattern alignment deviation measurement method and program | |
JP2001174974A (en) | Method for correcting optical proximity effect and light intensity simulation method | |
JPH0785140A (en) | Simulation method for structure of semiconductor cross section | |
CN117151021B (en) | Method for diagnosing integrated circuit layout design defects based on copper-clad shape topological structure | |
WO2021094873A1 (en) | Layout method and management system | |
US20110088006A1 (en) | Method for layout verification of semiconductor integrated circuit | |
JPH0844038A (en) | Master mask forming device and production of semiconductor device | |
JPH07261372A (en) | Pattern verifying method and verifying device | |
JP3188926B2 (en) | Display method of semiconductor device sectional structure | |
JP3165885B2 (en) | Display method of semiconductor device sectional structure | |
JPH0677324A (en) | Method and device for converting layout data of conductor portion | |
TW202211074A (en) | System and method for performing local cdu modeling and control in a virtual fabrication environment | |
JP3245630B2 (en) | Simulation method | |
JPH0773236A (en) | Displaying method for cross section structure of semiconductor | |
JP2687270B2 (en) | Display method of semiconductor device sectional structure | |
JP3208421B2 (en) | Method for deriving capacitance between electrodes in cross section of semiconductor device | |
JPH04218944A (en) | Layout method and apparatus of integrated circuit mask | |
US11797744B1 (en) | Methods and systems for predicting silicon density for a metal layer of semi-conductor chip via machine learning | |
WO2023141045A2 (en) | Computing and displaying a predicted overlap shape in an ic design based on predicted manufacturing contours | |
JP3394321B2 (en) | Logic simulation method for integrated circuits | |
JP3747577B2 (en) | Device layout design method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090518 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090518 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100518 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100518 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130518 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140518 Year of fee payment: 13 |