JP3188926B2 - Display method of semiconductor device sectional structure - Google Patents

Display method of semiconductor device sectional structure

Info

Publication number
JP3188926B2
JP3188926B2 JP24358793A JP24358793A JP3188926B2 JP 3188926 B2 JP3188926 B2 JP 3188926B2 JP 24358793 A JP24358793 A JP 24358793A JP 24358793 A JP24358793 A JP 24358793A JP 3188926 B2 JP3188926 B2 JP 3188926B2
Authority
JP
Japan
Prior art keywords
pixel
cross
region
semiconductor device
sectional structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP24358793A
Other languages
Japanese (ja)
Other versions
JPH0773235A (en
Inventor
聰 田沢
誠太郎 松尾
克幸 落合
蕃 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP24358793A priority Critical patent/JP3188926B2/en
Publication of JPH0773235A publication Critical patent/JPH0773235A/en
Application granted granted Critical
Publication of JP3188926B2 publication Critical patent/JP3188926B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は、半導体装置の断面構
造を高速かつリアルに明示することができる半導体装置
断面構造の表示方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for displaying a cross-sectional structure of a semiconductor device, which allows the cross-sectional structure of the semiconductor device to be clearly displayed at high speed.

【0002】[0002]

【従来の技術】これから製造しようとする半導体装置の
断面構造は、この半導体装置の製造に用いられるフォト
マスクのパターンデータと、各層に用いる材料,形成方
法,膜厚などの形成条件とにより描くことが可能であ
る。この半導体装置の断面構造を描画には、形状シュミ
ュレーションによる方法と簡易モデルによる方法とがあ
る(カリフォルニア大学バークレー校で開発されたSI
MPL参照)。通常、形状シュミュレーションは、狭い
領域の断面形状を正確に知りたい場合に使用し、簡易モ
デルはある程度広い範囲の断面構造を高速に表示したい
場合に使用する。
2. Description of the Related Art A cross-sectional structure of a semiconductor device to be manufactured is described by pattern data of a photomask used for manufacturing the semiconductor device and forming conditions such as a material used for each layer, a forming method, and a film thickness. Is possible. There are two methods for drawing the cross-sectional structure of the semiconductor device: a method based on shape simulation and a method based on a simple model (SI developed by the University of California, Berkeley).
MPL). Normally, the shape simulation is used when it is desired to accurately know the cross-sectional shape of a narrow area, and the simple model is used when it is desired to display a cross-sectional structure in a relatively wide range at high speed.

【0003】これらの断面構造の描画では、何れの方法
でも、ベクトルデータを用いて折れ線により各層の境界
を表現するものである。例えば、図9に示すように 形
状シミュレーションの装置のCRT上に、描画する半導
体装置の断面を構成する第1の物質領域91,第2の物
質領域92,第3の物質領域93および空気領域94
を、それぞれ物質境界線95,96および表面境界線9
7によって形成される多角形(折れ線)によって区切っ
て表現する。
In the drawing of these cross-sectional structures, in any method, the boundaries between the layers are expressed by broken lines using vector data. For example, as shown in FIG. 9, a first material region 91, a second material region 92, a third material region 93, and an air region 94 which constitute a cross section of a semiconductor device to be drawn on a CRT of a shape simulation device.
With the material boundaries 95 and 96 and the surface boundary 9 respectively.
7 are separated by polygons (polygonal lines) formed by.

【0004】そして、物質領域93上に、新たに層を形
成する場合、例えば、酸化シリコンの絶縁膜が形成され
ている状態を描画する場合、形成される酸化シリコンの
異方性などの形成状態を考慮して、最表面を示している
物質境界線97の折れ線の各頂点の移動ベクトルを形成
して移動し、新たな境界線を形成する。ここで、各頂点
の移動先は微小刻みで算出するようにしている。そし
て、移動ベクトルの交錯や、1つの領域の分割などが起
こった際は、形状データに対する図形演算(プログラム
による計算処理)を実施し、矛盾のない新データ(新た
な境界線)を生成し、これにより境界線を描画してい
る。
When a new layer is formed on the material region 93, for example, when a state in which an insulating film of silicon oxide is formed is drawn, the formation state such as anisotropy of the formed silicon oxide is formed. In consideration of the above, a movement vector of each vertex of the polygonal line of the material boundary line 97 indicating the outermost surface is formed and moved to form a new boundary line. Here, the destination of each vertex is calculated in minute increments. Then, when the intersection of the movement vectors or the division of one area occurs, a graphic operation (calculation processing by a program) is performed on the shape data to generate new data (new boundary line) without contradiction, Thereby, the boundary line is drawn.

【0005】[0005]

【発明が解決しようとする課題】従来は以上のように構
成されていたので、描画の精度を上げようとすると境界
線の生成のための計算に時間がかかり、断面の描画に時
間がかかるという問題があった。従来の方法は、高精度
な断面形状の描画が可能なため、個々の半導体製造プロ
セスの解析や設計に有効であるが、計算時間が多くかか
るため、例えば、数100ステップからなる全ての加工
プロセスを経て製造された半導体装置の断面構造の高速
表示が要求される半導体装置の故障解析のような用途へ
の適用は困難であった。
Conventionally, as described above, if it is attempted to increase the drawing accuracy, it takes a long time to calculate a boundary line and takes a long time to draw a cross section. There was a problem. The conventional method is effective for analysis and design of individual semiconductor manufacturing processes because a high-precision drawing of a cross-sectional shape is possible. However, since a long calculation time is required, for example, all processing processes including several hundred steps are required. However, it has been difficult to apply the method to applications such as failure analysis of a semiconductor device that requires high-speed display of a cross-sectional structure of a semiconductor device manufactured through the above.

【0006】この発明は、以上のような問題点を解消す
るためになされたものであり、複雑な演算処理を用いた
り、これに時間をかけることなく、半導体装置の断面構
造を正確に描画できるようにすることを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and can accurately draw a cross-sectional structure of a semiconductor device without using complicated arithmetic processing or taking much time. The purpose is to be.

【0007】[0007]

【課題を解決するための手段】この発明の半導体装置断
面構造の表示方法は、以上のような問題点を解消するた
めに、エッチングやデポジションなどの加工プロセスの
方向成分に対応した形状変化を表した図形である加工特
性図を、複数の基本図形の組み合わせによって近似した
後、画面上に表示された描画対象の表示断面の各ピクセ
ルに付けられたピクセル値によって物質の種別を定義
し、隣接するピクセルのピクセル値が自己のピクセル値
と異なるピクセルをその物質の境界ピクセルと判断する
処理と、表示断面で境界ピクセルを中心として複数の基
本図形のうちの1つの描写を行い描画断面を得る処理
と、この描画断面上で、描画断面を得る処理以前に画面
上に表示されていた所定の表示断面の上では特定値を持
っていたピクセルを、その特定値に戻すように再描画す
る処理とを複数回繰り返して断面構造画面を生成するこ
とを特徴とする。
According to the present invention, there is provided a method for displaying a sectional structure of a semiconductor device, in which a shape change corresponding to a directional component of a processing process such as etching or deposition is performed to solve the above problems. After approximating the processing characteristic diagram, which is a figure represented by a combination of a plurality of basic figures, the type of substance is defined by the pixel value attached to each pixel of the display cross section of the drawing target displayed on the screen, A process of determining a pixel whose pixel value is different from its own pixel value as a boundary pixel of the substance, and a process of obtaining one of a plurality of basic figures on a display cross section by centering on the boundary pixel. And, on this drawing cross section, the pixel having a specific value on the predetermined display cross section displayed on the screen before the process of obtaining the drawing cross section is And generating a cross-sectional structure screen and a process of redrawing back to a specific value of the repeated several times.

【0008】[0008]

【作用】物質の境界を示す境界線を用いずに、断面を構
成する各層の状態を描画していく。
The state of each layer constituting the cross section is drawn without using the boundary line indicating the boundary of the substance.

【0009】[0009]

【実施例】以下この発明の1実施例を図を参照して説明
する。まず、この発明の基本概念について説明する。図
1は、この発明の半導体装置断面構造の表示方法におけ
る物質領域と物質境界の定義を概略的に示す説明図であ
る。同図において、1は第1の物質領域、2は第2の物
質領域、3は第3の物質領域、4は空気領域であり、p
1は第1の物質領域1を示すピクセル、p2は第2の物
質領域2を示すピクセル、p3は第3の物質領域3を示
すピクセル、p4は空気領域4を示すピクセルである。
ピクセルは描画図を表示するときの最小単位の画素であ
り、例えばピクセルp1は、表示をする上でのこの位置
の画素(ピクセル)がピクセルp1を示す値を表示して
いることになる。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to the drawings. First, the basic concept of the present invention will be described. FIG. 1 is an explanatory view schematically showing the definition of a material region and a material boundary in the method for displaying a sectional structure of a semiconductor device according to the present invention. In the figure, 1 is a first material region, 2 is a second material region, 3 is a third material region, 4 is an air region, p
Reference numeral 1 denotes a pixel indicating the first material region 1, p2 indicates a pixel indicating the second material region 2, p3 indicates a pixel indicating the third material region 3, and p4 indicates a pixel indicating the air region 4.
The pixel is a pixel of the minimum unit when displaying the drawing, and for example, the pixel p1 indicates that the pixel (pixel) at this position in displaying the value indicates the pixel p1.

【0010】このように、例えば第3の物質領域3は、
ピクセルp3を示す値のピクセルの集合によって表現さ
れる。ここで、ピクセルp1を示す値とは、例えばその
ピクセルが「赤色」を発色する値である。同様に、ピク
セルp2が「青色」、ピクセルp3が「黄色」、ピクセ
ルp4が「白色」を発色する値とすれば、図1におい
て、第1の物質領域1は「赤色」で表示され、第2の物
質領域2は「青色」で表示され、第3の物質領域3は
「黄色」で表示され、空気領域4は「白色」で表示され
ることになる。
Thus, for example, the third material region 3
It is represented by a set of pixels having a value indicating the pixel p3. Here, the value indicating the pixel p1 is a value at which the pixel emits “red”, for example. Similarly, assuming that the pixel p2 has a value of “blue”, the pixel p3 has a value of “yellow”, and the pixel p4 has a value of “white”, the first material region 1 is displayed in “red” in FIG. The second material region 2 is displayed in “blue”, the third material region 3 is displayed in “yellow”, and the air region 4 is displayed in “white”.

【0011】従って、このような表示では、物質領域,
物質境界というデータは持たず、画面上で同じピクセル
値のピクセルが続いている場所は同じ物質の領域と判断
し、隣接するピクセルのピクセル値が自分のピクセル値
と異なる場所がその物質の境界(境界ピクセル)である
と判断する。画面上で、半導体装置を構成する各物質に
対応するピクセルを物質ピクセルと呼び、半導体装置の
表面より上の空間に存在する全てのピクセル、例えば図
1ではピクセルp4を空気ピクセルと定義する。更に、
空気ピクセルに接する物質ピクセルを表面境界ピクセル
と定義する。
Accordingly, in such a display, the material region,
It does not have material boundary data, and it is determined that the area where pixels with the same pixel value continue on the screen is the same material area, and the place where the pixel value of the adjacent pixel differs from its own pixel value is the boundary of the material ( Boundary pixel). On the screen, a pixel corresponding to each material constituting the semiconductor device is called a material pixel, and all pixels existing in a space above the surface of the semiconductor device, for example, the pixel p4 in FIG. 1 are defined as air pixels. Furthermore,
A material pixel in contact with an air pixel is defined as a surface boundary pixel.

【0012】次に、このように表示されている半導体装
置の第3の物質領域3上に新たに第4の物質をCVDに
より堆積形成した状態を表示する場合について説明す
る。図2(a)に示すように、堆積膜厚に相当する半径
の「円」を、全ての表面境界ピクセルに中心をおいて描
画する。この円が描画された空気領域4のピクセルp4
は、第4の物質を示すピクセル値に変更され、例えば
「緑色」を表示するものとなる。そして、物質領域3の
第4の物質を示すピクセル値に変更されているピクセル
を元に戻すため、元の描画状態と論理和をとるように再
描画する。このことにより、図2(b)に示すように、
第3の物質領域3上に第4の物質領域5が表示されるよ
うになる。第4の物質領域5は第4の物質を示すピクセ
ル値を持ち「緑色」を表示するピクセルp5で示される
領域である。なお、異なるピクセル値を有していても同
一の色で表示したり、異なる表示色あっても同一のピク
セル値を有することもできる。
Next, a case will be described in which a state in which a fourth substance is newly deposited and formed on the third substance region 3 of the semiconductor device thus displayed by CVD is displayed. As shown in FIG. 2A, a “circle” having a radius corresponding to the deposited film thickness is drawn centered on all surface boundary pixels. The pixel p4 of the air region 4 where this circle is drawn
Is changed to a pixel value indicating the fourth substance, and for example, “green” is displayed. Then, in order to restore the pixel which has been changed to the pixel value indicating the fourth substance in the substance area 3, the pixel is redrawn so as to take a logical sum with the original drawing state. As a result, as shown in FIG.
The fourth material region 5 is displayed on the third material region 3. The fourth material region 5 is a region indicated by a pixel p5 that has a pixel value indicating the fourth material and displays “green”. It should be noted that the display may be performed in the same color even if it has different pixel values, or the same pixel value may be displayed even if there are different display colors.

【0013】上述した「円」がエッチングやデポジショ
ンによる断面形状の変化を表す図形である加工特性図形
である。図3はこの、エッチングやデポジションの異方
性などの方向成分に対応した加工特性図形の1例を示
す。横軸と縦軸は描画がなされる表示上での水平および
垂直方向を示している。
The above-mentioned "circle" is a processing characteristic figure which is a figure representing a change in cross-sectional shape due to etching or deposition. FIG. 3 shows an example of a processing characteristic figure corresponding to a directional component such as etching or deposition anisotropy. The horizontal axis and the vertical axis indicate the horizontal and vertical directions on the display where the drawing is performed.

【0014】ここで、エッチングなどのある加工プロセ
スの際、傾きθの表面を持つ点が傾きθを維持しながら
移動する方向をφとし、その方向への一定時間t後の移
動距離をrとしたとき、θを−πからπまで変化させた
ときにできる(r,φ)の軌跡が加工特性図形の輪郭線
となる。傾きθの表面が垂直方向に移動する速度をv
(θ)とすると、(r,φ)は以下の式(1),(2)
のように示される。
Here, in a processing process such as etching, the direction in which a point having a surface having an inclination θ moves while maintaining the inclination θ is φ, and the moving distance after a certain time t in that direction is r. Then, the locus of (r, φ) formed when θ is changed from −π to π becomes the contour line of the machining characteristic figure. The speed at which the surface having the inclination θ moves in the vertical direction is represented by v
Assuming that (θ), (r, φ) is given by the following equations (1) and (2).
Is shown as

【0015】 φ=θ+tan-1(v’(θ)/v(θ))・・・(1) r=t(v(θ)2+v’(θ)21/2・・・(2)Φ = θ + tan −1 (v ′ (θ) / v (θ)) (1) r = t (v (θ) 2 + v ′ (θ) 2 ) 1/2 (2) )

【0016】図3(a)と(b)は、それぞれ異方性の
ない等方デポジションと等方エッチングの際の加工特性
図形を示している。この場合、デポジション或いはエッ
チングは全方向に一様に進行するので、v(θ)は対数
となり、定数Aを用いてとv(θ)=Aと表されるの
で、φ=θ,r=Atとなり、すなわち加工特性図形は
円になる。
FIGS. 3 (a) and 3 (b) show processing characteristic figures during isotropic deposition and isotropic etching without anisotropy, respectively. In this case, since the deposition or etching proceeds uniformly in all directions, v (θ) becomes logarithmic, and using a constant A, v (θ) = A, so that φ = θ, r = At, that is, the processing characteristic figure becomes a circle.

【0017】また、図3(c)〜(i)は、異方性のあ
る加工プロセスの際の加工特性図形を示している。例え
ば、スパッタエッチングの場合には、v(θ)は以下の
式(3),(4)にように表現できる。
FIGS. 3 (c) to 3 (i) show machining characteristic figures in an anisotropic machining process. For example, in the case of sputter etching, v (θ) can be expressed as the following equations (3) and (4).

【0018】 v(θ)=Bcosθ+Csin2θcosθ・・・(3) v(θ)=0 (θ<−π/2およびπ/2<θ)・・・(4) ここで、BとCは定数である。V (θ) = Bcos θ + C sin 2 θ cos θ (3) v (θ) = 0 (θ <−π / 2 and π / 2 <θ) (4) where B and C are Is a constant.

【0019】式(3)の第1項は、垂直成分を表し、第
2項はスパッタエッチングの特異成分を表しており、こ
の場合の加工特性図形は図3(g)のようになる。
The first term of the equation (3) represents a vertical component, and the second term represents a peculiar component of sputter etching. In this case, a processing characteristic diagram is as shown in FIG.

【0020】そして、バイアスECRの場合、v(θ)
は次のように表現できる。
In the case of bias ECR, v (θ)
Can be expressed as follows.

【0021】 v(θ)=A+Bcosθ+Csin2θcosθ・・・(5) v(θ)=A (θ<−π/2およびπ/2<θ)・・・(6) ここで、A,B,Cは定数である。V (θ) = A + Bcosθ + Csin 2 θcosθ (5) v (θ) = A (θ <−π / 2 and π / 2 <θ) (6) where A, B, C is a constant.

【0022】この場合の加工特性は、図3(h),
(i)のようになる。ところで、図3(c)〜(f)
は、円,楕円,線分などの1つの基本図形だけで加工特
性図形を近似することができるが、図3(g)〜(i)
は1つの基本図形だけで近似することが難しいく、2つ
以上の加工特性図を用いて近似を行う。実際の半導体装
置の加工プロセスでは図3に示した特性以外にも様々な
特性図形を持つものがあると考えられるが、ここでは、
スパッタエッチングとバイアスECRデポジションを1
例として、この発明の半導体装置断面構造の表示方法を
説明することにする。
The processing characteristics in this case are shown in FIG.
(I). By the way, FIGS. 3 (c) to 3 (f)
Can approximate a machining characteristic figure with only one basic figure such as a circle, an ellipse, and a line segment.
Is difficult to approximate with only one basic figure, and is approximated using two or more machining characteristic diagrams. Although it is considered that some actual semiconductor device processing processes have various characteristic figures in addition to the characteristics shown in FIG. 3, here,
1 sputter etching and bias ECR deposition
As an example, a method for displaying a sectional structure of a semiconductor device according to the present invention will be described.

【0023】まず、図3(g)に示す加工特性図を用い
たスパッタエッチングによる断面構造の生成における近
似について考える。図4に、スパッタエッチングの特異
成分、即ち、図3(g)の特性から垂直成分を除いた成
分に対応する加工特性図を、複数の近似基本図形によっ
て生成する概念図を示した。この近似では、まず、図3
(g)の加工特性図より垂直成分を除いた近似を行う。
この近似では、図4(a)に示すように、座標原点上に
加工特性図が来た状態となる。
First, an approximation in generation of a cross-sectional structure by sputter etching using the processing characteristic diagram shown in FIG. FIG. 4 shows a conceptual diagram in which a processing characteristic diagram corresponding to a peculiar component of sputter etching, that is, a component obtained by removing the vertical component from the characteristics of FIG. In this approximation, first, FIG.
An approximation excluding the vertical component is performed from the processing characteristic diagram of FIG.
In this approximation, as shown in FIG. 4A, the machining characteristic diagram is located on the coordinate origin.

【0024】ここで、図4(a)に示す加工特性図より
原点より上方の図形を無視し、図4(b)に示すよう
に、下方の曲線部のみを加工特性図とした近似をする。
通常の半導体装置の加工では、スパッタエッチングの際
に、上方曲線部に対応する形状が現れることは稀であ
り、またその形状変化も小さいので、これを無視しても
十分な近似精度が得られる。なお図4(a)における、
上方曲線部を無視したくない場合は、後に示すバイアス
ECRデポジションと同様の処理によって、高精度表示
をすることも可能であるが、ここでは省略する。
Here, the figure above the origin is disregarded from the machining characteristic diagram shown in FIG. 4A, and only the lower curve portion is approximated as the machining characteristic diagram as shown in FIG. 4B. .
In the processing of a normal semiconductor device, a shape corresponding to an upper curved portion rarely appears at the time of sputter etching, and since the shape change is small, sufficient approximation accuracy can be obtained even if this is ignored. . Note that, in FIG.
If it is not desired to ignore the upper curve portion, high-precision display can be performed by the same processing as the bias ECR deposition described later, but this is omitted here.

【0025】次いで、図4(b)において、下方部分の
曲線部の近似を行う。下方部分の曲線部は、図4(c)
に示すように、楕円の一部を使った基本図形による膜形
成(デポジション)のプロセスと、図4(d)に示すよ
うに、長方形を使った基本図形によるエッチングのプロ
セスの組み合わせによって近似する。すなわち、スパッ
タエッチングによる変化をした断面形状の表示は、図4
(c)に示す基本図形による膜形成を行った状態の表示
をし、次いで、図4(d)に示す基本図形によるエッチ
ングを行った状態を示し、この後、図3(g)垂直成分
を除いた成分を示す線分で近似した基本図形でエッチン
グを行った状態を示すことにより行う。
Next, in FIG. 4 (b), an approximation of the lower curved portion is performed. The curved portion of the lower part is shown in FIG.
As shown in FIG. 4, approximation is performed by a combination of a film formation (deposition) process using a basic figure using a part of an ellipse and an etching process using a basic figure using a rectangle, as shown in FIG. . That is, the display of the cross-sectional shape changed by sputter etching is shown in FIG.
FIG. 4C shows a state in which the film is formed by the basic pattern, and FIG. 4D shows a state in which the etching is performed by the basic pattern. After that, FIG. This is performed by showing a state in which etching has been performed with a basic figure approximated by a line segment indicating the removed component.

【0026】なお、図3(f)に示したRIEの加工特
性図は、スパッタエッチングを示す加工特性図(図3
(g))と良く似た形状であるが、スパッタエッチング
の特異成分は垂直成分に比べて小さいので、純粋な垂直
エッチングとみなしてもよい。すなわち、図3(f)に
示す加工特性図形を線分(基本図形)で近似しても十分
な近似精度が得られる。しかし、以上のような複数の基
本図形による近似をすれば更に再度の高い表示ができ
る。
The processing characteristic diagram of RIE shown in FIG. 3F is a processing characteristic diagram showing sputter etching (FIG.
(G) The shape is very similar to that of (g), but since the peculiar component of sputter etching is smaller than the vertical component, it may be regarded as pure vertical etching. That is, even if the processing characteristic graphic shown in FIG. 3F is approximated by a line segment (basic graphic), sufficient approximation accuracy can be obtained. However, a higher display can be achieved again by approximation using a plurality of basic figures as described above.

【0027】実施例1.図5は、図4に示した2つの基
本図形と、第3図(g)に示す加工特性図から図4
(a)に示す加工特性図への近似のための線分の基本図
形とにより、図3(g)に示す加工特性図によるエッチ
ング処理状態の断面描画を行う具体例を示したものであ
る。図5において、51は基板を示す基板領域、52は
半導体層を示す半導体領域、53は半導体領域52で示
される半導体層のパターニングのためのマスクとなるレ
ジストパターンを示すマスク領域、54は半導体領域5
2,マスク領域53上の空気領域である。すなわち、こ
の実施例は、半導体層をレジストパターンをマスクとし
てスパッタエッチングをする場合の断面構造の描画につ
いてのものである。
Embodiment 1 FIG. FIG. 5 is a diagram showing two basic figures shown in FIG. 4 and a processing characteristic diagram shown in FIG.
3A shows a specific example of drawing a cross section of an etching process state according to the processing characteristic diagram shown in FIG. 3G using a basic figure of a line segment for approximation to the processing characteristic diagram shown in FIG. In FIG. 5, 51 is a substrate region showing a substrate, 52 is a semiconductor region showing a semiconductor layer, 53 is a mask region showing a resist pattern serving as a mask for patterning the semiconductor layer shown by the semiconductor region 52, and 54 is a semiconductor region 5
2. An air area on the mask area 53. In other words, this embodiment relates to drawing of a cross-sectional structure when a semiconductor layer is subjected to sputter etching using a resist pattern as a mask.

【0028】まず、図5(a)に示すようにエッチング
処理前のマスク領域53までが描画されている断面を示
す初期画面の、全ピクセル情報をセーブする。次に、こ
の初期画面を構成しているピクセルの最上行より、表面
境界ピクセルを探していく。これは、まず、最上部に位
置する水平な方向に展開している表面境界ピクセルを探
し出し、次いで、上部に遮蔽物が存在しない垂直方向に
展開している表面境界ピクセルを探し出すことにより行
われる。
First, as shown in FIG. 5A, all pixel information of an initial screen showing a cross section in which a portion up to the mask region 53 before the etching process is drawn is saved. Next, the surface boundary pixels are searched from the top row of the pixels constituting the initial screen. This is done by first looking for the topmost horizontally extending surface boundary pixel, and then finding the vertically extending surface boundary pixel with no obstructions at the top.

【0029】そして、探し出した表面境界ピクセルそれ
ぞれに、図4(c)に示す縦長楕円の上半分の形状をし
た基本図形をその原点がピクセル中心に位置するように
描画する(図5(b))。ここで、この基本図形のピク
セル値は、マスク領域53のピクセル値と同一である。
これにより、図5(c)に示すように、基板51,半導
体領域52上に、変形領域53aが形成された状態を示
すようになる。この変形領域53aを構成しているピク
セル群の空気領域54との境界に並んでいるものが新た
な表面境界ピクセルとなっている。
Then, a basic figure having the shape of the upper half of the vertical ellipse shown in FIG. 4C is drawn on each of the found surface boundary pixels such that the origin is located at the pixel center (FIG. 5B). ). Here, the pixel value of the basic figure is the same as the pixel value of the mask area 53.
Thereby, as shown in FIG. 5C, a state in which the deformation region 53a is formed on the substrate 51 and the semiconductor region 52 is shown. Pixels that form the deformation region 53a and that are arranged on the boundary with the air region 54 are new surface boundary pixels.

【0030】次に、この表面境界ピクセルを探し出し、
このピクセルに座標原点がくるように、図4(d)に示
す基本図形を描画する(図5(d))。なお、この表面
境界ピクセルの探索においても、前述したのと同様に、
実際には画面を構成しているピクセルの各行毎に、最上
部に位置する表面境界ピクセルと上部に遮蔽物が存在し
ない垂直側面の表面境界ピクセルとの検索が行われるも
のである。このときの基本図形は、空気のピクセル値を
有するピクセルの集団である。このことにより、図5
(e)に示すように、半導体領域52上に第2変形領域
53bが描画されることになる。
Next, this surface boundary pixel is found,
The basic figure shown in FIG. 4D is drawn such that the origin of the coordinates comes to this pixel (FIG. 5D). In the search for the surface boundary pixel, similarly to the above,
Actually, for each row of pixels constituting the screen, a search is performed for the surface boundary pixel located at the top and the surface boundary pixel on the vertical side surface on which no obstruction exists at the top. The basic figure at this time is a group of pixels having pixel values of air. As a result, FIG.
As shown in (e), the second deformation region 53b is drawn on the semiconductor region 52.

【0031】次に、図5(f)に示すように、エッチン
グ対象物質ピクセルでなかった場所(空気ピクセルを含
む)をセーブしておいた初期画面のピクセル値で再描画
し、今度はこの画面の全ピクセル情報をセーブする。こ
のことにより、半導体領域52をスパッタエッチングす
るときのマスクとなるマスク領域53の断面形状が変化
し、この状態のまま完全な異方性エッチングをした状態
を想定することが可能となる。なお、この実施例では、
上述の処理によりエッチング対象ピクセルでなかった場
所に変更はないので、図5(e)と図5(f)は同一の
ものとなっている。最後に、図5(l)に示すように、
線分で近似した加工特性図を用いた再描画により、エッ
チング素領域を空気ピクセルで置き換え、図5(m)に
示すような、エッチングした状態が得られる。
Next, as shown in FIG. 5 (f), a portion (including an air pixel) that was not a pixel to be etched is redrawn with the pixel value of the saved initial screen. Save all pixel information for. As a result, the cross-sectional shape of the mask region 53 serving as a mask when the semiconductor region 52 is sputter-etched changes, and it is possible to assume a state in which complete anisotropic etching is performed in this state. In this embodiment,
Since there is no change in the place that is not the pixel to be etched by the above-described processing, FIGS. 5E and 5F are the same. Finally, as shown in FIG.
By the redrawing using the processing characteristic diagram approximated by the line segment, the etching element region is replaced with an air pixel, and an etched state as shown in FIG. 5 (m) is obtained.

【0032】ここで、この実施例の場合、マスク領域5
3だけでなく、半導体領域52もエッチングの対象とな
る。従って、上述の線分の基本図形による処理の前に、
マスク領域53に対して行った描画処理を半導体領域5
2に対しても行う。これを示したのが、図5(f)〜
(h)であり、上述した図5(a)〜(e)と同様であ
る。ただし、この場合は半導体層に対するエッチングレ
ートが異なるので、基本図形の大きさも異なり、図に示
されているように大きな楕円と長方形との描画処理とな
る。
Here, in the case of this embodiment, the mask region 5
Not only 3 but also the semiconductor region 52 is to be etched. Therefore, before the processing using the basic graphic of the line segment,
The drawing process performed on the mask region 53 is performed in the semiconductor region 5.
Repeat for 2. This is shown in FIGS.
(H), which is similar to FIGS. 5 (a) to 5 (e) described above. However, in this case, since the etching rate for the semiconductor layer is different, the size of the basic figure is also different, and a drawing process of a large ellipse and a rectangle is performed as shown in the figure.

【0033】しかし、この処理は、表面が平坦な半導体
領域52に対して行うので、図5(h)において、図5
(f)の段階でセーブしてある描画データによる再描画
を行うと、図5(k)に示すように、図5(e)の状態
と変化が無い。すなわち、表面が平坦な層を示す領域に
対しては、上記の処理は行わなくても良いものであり、
この実施例の場合、図5(f)〜(j)に示す処理は、
行わなくても良い。なお、エッチングレートが異なる表
面が平坦でない物質が複数存在する場合は、その物質数
だけ以上のことを繰り返す必要がある。
However, since this process is performed on the semiconductor region 52 having a flat surface, FIG.
When redrawing is performed with the saved drawing data at the stage (f), there is no change from the state of FIG. 5 (e) as shown in FIG. 5 (k). In other words, the above-described processing does not need to be performed on a region whose surface indicates a flat layer,
In the case of this embodiment, the processing shown in FIGS.
It is not necessary to do it. In the case where there are a plurality of substances having different etching rates and whose surfaces are not flat, it is necessary to repeat the above operation by the number of substances.

【0034】実施例2.一方、バイアス−ECRデポジ
ションの加工特性図形も、図3(h),(i)に示した
ように、スパッタエッチングの特異成分が含まれるため
単純ではない。図6に等方デポジションの成分と、スパ
ッタエッチングの特異成分、即ち、図3(h),(i)
の特性から垂直成分を除いた成分に対応する加工特性図
を、複数の基本図形によって生成する概念図を示した。
この工程では、平坦化面に上方エッチング曲線部の図形
が現れるため、これを無視することはできない。ここで
は、図6(b),(c),(d)に示すように、図形を
3つに分解して近似する。このうち、図6(c)に示す
下方エッチング曲線部は、前述したスパッタエッチング
のときと同様、図6(e)に示す縦長楕円(デポジショ
ン)と図6(f)に示す矩形(エッチング)の組み合わ
せによって生成する。
Embodiment 2 FIG. On the other hand, as shown in FIGS. 3 (h) and 3 (i), the processing characteristic figure of the bias-ECR deposition is not simple because it includes a sputter etching specific component. FIG. 6 shows a component of isotropic deposition and a specific component of sputter etching, that is, FIGS. 3 (h) and (i).
A conceptual diagram in which a processing characteristic diagram corresponding to a component obtained by excluding the vertical component from the characteristics described above is generated using a plurality of basic figures is shown.
In this step, since the figure of the upper etching curve portion appears on the flattened surface, this cannot be ignored. Here, as shown in FIGS. 6B, 6C, and 6D, the figure is decomposed into three parts and approximated. Among these, the lower etching curve portion shown in FIG. 6C has a vertically long ellipse (deposition) shown in FIG. 6E and a rectangle (etching) shown in FIG. Generated by a combination of

【0035】以下、バイアス−ECRデポジションによ
る断面状態の描画について、図7を用いて具体例を示
す。まず図7(a)に示す初期画面の全ピクセル情報を
セーブする。次に、この初期画面を構成しているピクセ
ルの最上行より、表面境界ピクセルを全て探していく。
そして、図7(b)に示すように、探し出した表面境界
ピクセルを中心とした円を描いていく。この円は、図6
(b)に示す基本図形であり、デポジションする物質に
対応するピクセル値で描画される。
Hereinafter, a specific example of drawing a sectional state by bias-ECR deposition will be described with reference to FIG. First, all pixel information of the initial screen shown in FIG. 7A is saved. Next, all the surface boundary pixels are searched from the top row of the pixels constituting the initial screen.
Then, as shown in FIG. 7B, a circle centered on the found surface boundary pixel is drawn. This circle is
This is the basic figure shown in (b), which is drawn with pixel values corresponding to the substance to be deposited.

【0036】このようにして得られた、図7(c)に示
す状態の全ピクセル情報をセーブし、次いで、図7
(d)に示すように、図7(a)の状態における表面境
界ピクセルに、図6(e)で示した縦長楕円の上半分で
構成される基本図形の座標中心がくるように描画する。
ここでも、デポジションする物質に対応するピクセル値
で描画し、図7(e)に示すような状態を得る。
All pixel information in the state shown in FIG. 7C obtained as described above is saved, and then, FIG.
As shown in FIG. 7D, the coordinate is drawn so that the coordinate center of the basic figure composed of the upper half of the vertical ellipse shown in FIG.
Also in this case, drawing is performed using pixel values corresponding to the substance to be deposited, and a state as shown in FIG. 7E is obtained.

【0037】次いで、新たに得られた画面の中で、ここ
では前述した実施例1と同様にして表面境界ピクセルを
探し出し、このピクセルに座標中心がある、図6(f)
に示した長方形の基本図形を、図7(f)に示すように
空気のピクセル値で描画し、図7(g)に示す状態を得
る。この長方形の横辺は、図7(d)で示した縦長楕円
の短軸の長さから図7(b)で示した円の直径を引いた
長さに相当し、縦辺はその縦長楕円の長軸の長さの半分
の長さからその円の半径を引いた長さに相当する。ここ
で、図7(h)に示すように、図7(c)で示したセー
ブしてある画面で空気ピクセルであった場所をそのピク
セル値で再描画した後、この画面の全ピクセル情報をセ
ーブする。
Next, a surface boundary pixel is searched out in the newly obtained screen in the same manner as in the first embodiment, and this pixel has a coordinate center.
Is drawn with pixel values of air as shown in FIG. 7 (f) to obtain the state shown in FIG. 7 (g). The horizontal side of this rectangle is equivalent to the length obtained by subtracting the diameter of the circle shown in FIG. 7B from the length of the minor axis of the vertical ellipse shown in FIG. It is equivalent to the length obtained by subtracting the radius of the circle from the length of half the length of the major axis. Here, as shown in FIG. 7 (h), after the place which was an air pixel on the saved screen shown in FIG. 7 (c) is redrawn with the pixel value, all pixel information of this screen is displayed. Save.

【0038】次に、上方エッチング曲線部に対応する描
画処理として、まず図8(i)に示すように、図7
(a)における表面境界ピクセルを前述と同様に探し出
して、この表面境界ピクセルより等方デポジション成分
に対応する距離だけ上方に移動した点に横長楕円(基本
図形)の下部が接するように、図7(c)に示した画面
の上のこの横長楕円を空気のピクセル値で描画し、図8
(j)に示す状態を得る。この基本図形である横長楕円
の長軸は、縦長楕円の短軸の長さに等しくとる。
Next, as a drawing process corresponding to the upper etching curve portion, first, as shown in FIG.
The surface boundary pixel in (a) is searched for in the same manner as described above, and the lower part of the horizontal ellipse (basic figure) is brought into contact with a point moved upward by a distance corresponding to the isotropic deposition component from this surface boundary pixel. This horizontal ellipse on the screen shown in FIG. 7C is drawn with pixel values of air, and FIG.
The state shown in (j) is obtained. The major axis of the horizontal ellipse, which is the basic figure, is set equal to the length of the minor axis of the vertical ellipse.

【0039】次に、図8(k)に示すように、図7
(h)に示したセーブしてある画面で、デポジション物
質の物質ピクセルであった場所を、全てその物質のピク
セル値で重ね描画する。次に、図8(l)に示すよう
に、生成した画面の最上部に位置する表面境界ピクセル
を探して、この点から、デポジション物質のピクセル値
で上方に、この成分に対応する長さの線分(基本図形)
を描画する。最後に、図8(m)に示すように、初期画
面でデポジション物質以外の物質ピクセルであった場所
を、全て初期画面のピクセル値で再描画する。
Next, as shown in FIG.
In the saved screen shown in (h), all the locations that were material pixels of the deposition material are overlaid with the pixel values of the material. Next, as shown in FIG. 8 (l), the surface boundary pixel located at the top of the generated screen is searched, and from this point, the length corresponding to this component is shifted upward by the pixel value of the deposition material. Line segment (basic figure)
To draw. Finally, as shown in FIG. 8 (m), all the positions of the material pixels other than the deposition material on the initial screen are redrawn using the pixel values of the initial screen.

【0040】[0040]

【発明の効果】以上説明したように、この発明によれ
ば、半導体装置の断面状態ををシミュレーションにより
描画する際、断面構造の境界線を描くために多大に演算
処理をすることなく、正確に描き出すことが可能とな
る。
As described above, according to the present invention, when a cross-sectional state of a semiconductor device is drawn by simulation, accurate calculation can be performed without a great deal of arithmetic processing for drawing a boundary line of a cross-sectional structure. It becomes possible to draw.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の半導体装置断面構造の表示方法にお
ける物質領域と物質境界の定義を概略的に示す説明図で
ある。
FIG. 1 is an explanatory view schematically showing the definition of a material region and a material boundary in a method for displaying a sectional structure of a semiconductor device according to the present invention.

【図2】この発明の概念を説明するための説明図であ
る。
FIG. 2 is an explanatory diagram for explaining the concept of the present invention.

【図3】加工特性図形の1例を示す説明図である。FIG. 3 is an explanatory diagram showing an example of a processing characteristic figure.

【図4】スパッタエッチングの特異成分に対応する加工
特性図を複数の近似基本図形によって生成する概念を示
す説明図である。
FIG. 4 is an explanatory diagram showing a concept of generating a processing characteristic diagram corresponding to a specific component of sputter etching using a plurality of approximate basic figures.

【図5】この発明の1実施例を示す説明図である。FIG. 5 is an explanatory diagram showing one embodiment of the present invention.

【図6】バイアス−ECRデポジションの特異成分に対
応する加工特性図を複数の近似基本図形によって生成す
る概念を示す説明図である。
FIG. 6 is an explanatory diagram showing a concept of generating a processing characteristic diagram corresponding to a singular component of bias-ECR deposition using a plurality of approximate basic figures.

【図7】この発明の他の実施例を示す説明図である。FIG. 7 is an explanatory view showing another embodiment of the present invention.

【図8】図7より続く、この発明の他の実施例を示す説
明図である。
FIG. 8 is an explanatory view following FIG. 7, showing another embodiment of the present invention.

【図9】従来の描画状態を示す説明図である。FIG. 9 is an explanatory diagram showing a conventional drawing state.

【符号の説明】[Explanation of symbols]

1 第1の物質領域 2 第2の物質領域 3 第3の物質領域 4 空気領域 p1,p2,p3,p4,p5 ピクセル DESCRIPTION OF SYMBOLS 1 1st substance area 2 2nd substance area 3 3rd substance area 4 Air area p1, p2, p3, p4, p5 Pixel

───────────────────────────────────────────────────── フロントページの続き (72)発明者 中島 蕃 東京都千代田区内幸町1丁目1番6号 日本電信電話株式会社内 (58)調査した分野(Int.Cl.7,DB名) G06F 17/50 H01L 21/00 H01L 29/00 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Ban Nakajima 1-1-6 Uchisaiwaicho, Chiyoda-ku, Tokyo Nippon Telegraph and Telephone Corporation (58) Field surveyed (Int.Cl. 7 , DB name) G06F 17 / 50 H01L 21/00 H01L 29/00

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体装置を製造する際の工程データと
マスクパタンデータとに基づいて指定された場所の断面
構造を計算機の画面上に表示する半導体装置断面構造の
表示方法において、 加工プロセスの方向成分に対応した形状変化を表した図
形である加工特性図形を複数の基本図形の組み合わせに
よって近似した後、 前記画面上に表示された描画対象の表示断面の各ピクセ
ルに付けられたピクセル値によって物質の種別を定義
し、隣接するピクセルのピクセル値が自己のピクセル値
と異なるピクセルをその物質の境界ピクセルと判断する
処理と、 前記表示断面で境界ピクセルを中心として前記複数の基
本図形のうちの1つの描写を行い描画断面を得る処理
と、 この描画断面上で、前記描画断面を得る処理以前に画面
上に表示されていた所定の表示断面の上では特定値を持
っていたピクセルを、その特定値に戻すように再描画す
る処理とを複数回繰り返して断面構造画面を生成するこ
とを特徴とする半導体装置断面構造の表示方法。
1. A method of displaying a cross-sectional structure of a location specified on the screen of a computer based on process data and mask pattern data at the time of manufacturing a semiconductor device, the method comprising: After approximating a processing characteristic figure, which is a figure representing a shape change corresponding to a component, by a combination of a plurality of basic figures, a material is determined by a pixel value attached to each pixel of a display cross section of a drawing target displayed on the screen. A process in which a pixel value of an adjacent pixel that is different from its own pixel value is determined as a boundary pixel of the substance; Processing for obtaining a drawing cross-section by performing three depictions, and a process in which the drawing cross-section is displayed on a screen before the processing for obtaining the drawing cross-section. A process of redrawing a pixel having a specific value on the display cross-section of the display device so as to return the pixel to the specific value a plurality of times to generate a cross-sectional structure screen, wherein .
JP24358793A 1993-09-06 1993-09-06 Display method of semiconductor device sectional structure Expired - Lifetime JP3188926B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24358793A JP3188926B2 (en) 1993-09-06 1993-09-06 Display method of semiconductor device sectional structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24358793A JP3188926B2 (en) 1993-09-06 1993-09-06 Display method of semiconductor device sectional structure

Publications (2)

Publication Number Publication Date
JPH0773235A JPH0773235A (en) 1995-03-17
JP3188926B2 true JP3188926B2 (en) 2001-07-16

Family

ID=17106041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24358793A Expired - Lifetime JP3188926B2 (en) 1993-09-06 1993-09-06 Display method of semiconductor device sectional structure

Country Status (1)

Country Link
JP (1) JP3188926B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9189577B2 (en) 2012-06-28 2015-11-17 Sony Corporation Simulation method, simulation program, processing unit, and simulator

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9189577B2 (en) 2012-06-28 2015-11-17 Sony Corporation Simulation method, simulation program, processing unit, and simulator

Also Published As

Publication number Publication date
JPH0773235A (en) 1995-03-17

Similar Documents

Publication Publication Date Title
US6243855B1 (en) Mask data design method
JP3710710B2 (en) Polygon representation in IC layout
JP2005208473A (en) Automatic designing apparatus, automatic designing method and reticle set and semiconductor integrated circuit which can be manufactured by using the above apparatus and method
JP7341241B2 (en) A measurement system, a method for generating a learning model used when performing image measurement of a semiconductor including a predetermined structure, and a process for generating a learning model used when performing image measurement of a semiconductor including a predetermined structure on a computer. A storage medium that stores a program to
US7243325B2 (en) Method and apparatus for generating a wafer map
JP3954216B2 (en) Mask data design method
JP3188926B2 (en) Display method of semiconductor device sectional structure
CN112782803A (en) Method for improving robustness of silicon-based optical waveguide process
US7739631B2 (en) Testing method and method for manufacturing an electronic device
JP3188928B2 (en) Method for simulating sectional structure of semiconductor device
JP3341730B2 (en) Pattern data density inspection device
WO2022068388A1 (en) Display substrate and display apparatus thereof
JP3188927B2 (en) Display method of semiconductor device sectional structure
JP2687270B2 (en) Display method of semiconductor device sectional structure
JP4907255B2 (en) Display panel manufacturing method and exposure system used therefor
JP2001344301A (en) Method and device for layouting pattern and computer- readable medium with pattern layout program stored thereon
TW562993B (en) Mask lithography data generation method
JP3245630B2 (en) Simulation method
JP3165885B2 (en) Display method of semiconductor device sectional structure
JP3208421B2 (en) Method for deriving capacitance between electrodes in cross section of semiconductor device
JP4662404B2 (en) Hole shape modeling device
JP3156002B2 (en) Display method of semiconductor device sectional structure
JP2002150270A (en) Three-dimensional model formation method and device, and record medium recording execution program of the method
JP2789960B2 (en) Cross-sectional view display device of semiconductor device
JPH11307419A (en) Simulation method in semiconductor process

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090518

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090518

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100518

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100518

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110518

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120518

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130518

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140518

Year of fee payment: 13