JP2001174974A - Method for correcting optical proximity effect and light intensity simulation method - Google Patents

Method for correcting optical proximity effect and light intensity simulation method

Info

Publication number
JP2001174974A
JP2001174974A JP36131199A JP36131199A JP2001174974A JP 2001174974 A JP2001174974 A JP 2001174974A JP 36131199 A JP36131199 A JP 36131199A JP 36131199 A JP36131199 A JP 36131199A JP 2001174974 A JP2001174974 A JP 2001174974A
Authority
JP
Japan
Prior art keywords
edge
mask pattern
simulation
light intensity
dividing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP36131199A
Other languages
Japanese (ja)
Inventor
Hidenori Shibata
英則 柴田
Hiroyuki Tsujikawa
洋行 辻川
Kiyoshi Mukai
清士 向井
Chihiro Hyoto
千尋 兵東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP36131199A priority Critical patent/JP2001174974A/en
Publication of JP2001174974A publication Critical patent/JP2001174974A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning

Abstract

PROBLEM TO BE SOLVED: To provide an OPC method which can suppress an increase of the time required for OPC by implementing the OPC to all mask patterns within a chip. SOLUTION: The simulation base OPC is implemented by changing light intensity simulation models according to the shapes of the mask patterns and the positional relations of the mask patterns with each other and changing the number of repetition of the light intensity simulations.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、光学的近接効果補
正(OPC)方法および光強度シミュレーション方法に
係り、特に半導体集積回路素子の製造、特に光学的近接
効果補正を用いる、リソグラフィ上のイメージ、及び反
応性イオンエッチング(RIE)のなされたイメージの
正確性向上に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an optical proximity correction (OPC) method and a light intensity simulation method, and more particularly to the manufacture of semiconductor integrated circuit devices, and more particularly, to the use of optical proximity correction in lithographic images. And an improvement in the accuracy of a reactive ion etching (RIE) image.

【0002】[0002]

【従来の技術】半導体素子の製造は、半導体マスクレイ
アウト設計用CADで生成されたマスクパターンを素子
基板の表面上に正確に複製して行う。先進的な半導体集
積回路の性能向上には、マスクパターンの寸法の微細化
が必須である。しかしながら、微細な寸法のマスクパタ
ーンを素子基板上に形成するのは、一連の光学的リソグ
ラフィ工程、及びRIE工程におけるマスクパターンの
イメージからの変形や素子寸法の変動によって困難にな
る。
2. Description of the Related Art A semiconductor device is manufactured by accurately replicating a mask pattern generated by a CAD for designing a semiconductor mask layout on the surface of an element substrate. In order to improve the performance of advanced semiconductor integrated circuits, it is essential to reduce the size of mask patterns. However, it is difficult to form a mask pattern having a minute size on an element substrate due to a deformation of the mask pattern from an image and a change in element dimensions in a series of optical lithography steps and an RIE step.

【0003】このような、一連の光学的リソグラフィ工
程、及びRIE工程におけるマスクパターンのイメージ
からの変形や素子寸法の変動を低減させる方法の一つと
して、近年、一連の光学的リソグラフィ工程、及びRI
E工程におけるマスクパターンのイメージからの変形や
素子寸法の変動を補正する様に、予めマスクパターンの
形状を選択的にバイアスしてマスクパターンのエッジを
シフトする、即ちマスクパターンの形状を変形させるO
PCが用いられている。
In recent years, as one of the methods for reducing the deformation of the mask pattern from the image and the fluctuation of the element size in the series of optical lithography steps and the RIE step, a series of optical lithography steps and RI
In order to correct the deformation of the mask pattern from the image and the fluctuation of the element dimensions in the E step, the shape of the mask pattern is selectively biased in advance to shift the edge of the mask pattern, that is, to deform the shape of the mask pattern.
PC is used.

【0004】OPCは、補正のバイアス量の決定の仕方
から、一般に2つの方法が用いられている。1つは、マ
スクパターンの大きさや形状、隣接するマスクパターン
との近接状況等のマスクパターンの属性から、マスクパ
ターン各エッジに対するバイアス量を決定するルールベ
ースOPCであり、1つはマスクパターンに対し光強度
シミュレーションを行い、マスクパターンの変形や寸法
変動した後の形状と元のマスクパターンの形状との差を
抽出し、その結果からマスクパターン各辺のバイアス量
を決定するシミュレーションベースOPCである。
In the OPC, two methods are generally used depending on the method of determining a correction bias amount. One is a rule-based OPC that determines the amount of bias for each edge of the mask pattern from the attributes of the mask pattern such as the size and shape of the mask pattern, the proximity to the adjacent mask pattern, and the like. This is a simulation-based OPC in which a light intensity simulation is performed to extract a difference between the shape of the mask pattern after deformation or dimensional change and the shape of the original mask pattern, and the bias amount of each side of the mask pattern is determined from the result.

【0005】一般的にルールベースOPCでは、マスク
パターンの大きさや形状、周辺のマスクパターンとの位
置関係からバイアス量を決定し、マスクパターンの各エ
ッジに対してバイアスをかけるので、シミュレーション
ベースOPCのようにマスクパターン毎に光強度シミュ
レーションを行わない。従って、シミュレーションベー
スOPCに比べ、OPCの計算処理時間が高速になる。
またマスクパターンの各エッジを細分化しないため、O
PC処理実施前のマスクパターンに比べマスクパターン
の形状を記録する際のデータ量の増加を低減することが
できる。
In general, in rule-based OPC, a bias amount is determined from the size and shape of a mask pattern and a positional relationship with a peripheral mask pattern, and a bias is applied to each edge of the mask pattern. As described above, the light intensity simulation is not performed for each mask pattern. Therefore, the calculation processing time of OPC is faster than that of simulation-based OPC.
Also, since each edge of the mask pattern is not subdivided, O
It is possible to reduce an increase in the amount of data when recording the shape of the mask pattern as compared with the mask pattern before the PC processing.

【0006】しかし、OPCの計算処理時間の短縮やデ
ータ量の増加を低減するには、マスクパターン各エッジ
の細分化を低減する必要があり、このため、OPC処理
をした後のマスクパターンを用いても半導体素子を形成
した際のパターン精度を確保できない場合がある。ま
た、多様化するマスクパターンに対して高精度にOPC
を実施するには、バイアス量を決定するマスクパターン
の大きさや形状、周辺のマスクパターンとの位置関係な
どの事項を細かく規定する必要があるので複雑な計算ア
ルゴリズムを用いたルールベースOPCが必要になる。
However, in order to reduce the OPC calculation processing time and the data amount, it is necessary to reduce the subdivision of each edge of the mask pattern. Therefore, it is necessary to use the mask pattern after the OPC processing. However, there is a case where the pattern accuracy in forming the semiconductor element cannot be ensured. In addition, highly accurate OPC for diversifying mask patterns
It is necessary to define in detail the size and shape of the mask pattern for determining the bias amount, the positional relationship with the peripheral mask pattern, and the like, so that a rule-based OPC using a complicated calculation algorithm is required. Become.

【0007】また、一般にシミュレーションベースOP
Cでは、図7に示すように、マスクパターンの各辺を細
分化してパターンエッジ分割を行い(パターンエッジ分
割ステップ101)光強度シミュレーションを行い(シ
ミュレーション実施ステップ105)、その結果に基づ
いてバイアス量を決定し、補正されたOPCパターンを
生成し(ステップ106)、出力(ステップ107)す
るので、マスクパターンの形状を高い精度でフォトマス
クに再現させることができる。
In general, a simulation-based OP
In C, as shown in FIG. 7, each edge of the mask pattern is subdivided to perform pattern edge division (pattern edge division step 101), light intensity simulation is performed (simulation execution step 105), and a bias amount is calculated based on the result. Is determined, and a corrected OPC pattern is generated (Step 106) and output (Step 107), so that the shape of the mask pattern can be reproduced on the photomask with high accuracy.

【0008】また、ルールベースOPCの様にバイアス
量を決定する為にマスクパターンの大きさや形状、周辺
のマスクパターンとの位置関係等を細かく規定する必要
が無いため、マスクパターンの形状に依存することなく
高精度のOPCが実現できる。
In addition, since it is not necessary to finely define the size and shape of the mask pattern and the positional relationship with the peripheral mask pattern in order to determine the bias amount as in the rule-based OPC, it depends on the shape of the mask pattern. A high-precision OPC can be realized without the need.

【0009】しかしながら、実際のLSI回路において
マスクパターンのデータは非常に複雑かつ膨大であり、
数十万〜数百万もの図形で構成されているのが通常であ
る。このような膨大なデータ量を持つパターンに対して
微細加工精度を最適化するために、マスクパターン全体
について光強度シミュレーションを行いOPCを実施す
ることは時間及びコストの点から実用上不可能であっ
た。
However, in an actual LSI circuit, mask pattern data is very complicated and enormous.
Usually, it is composed of hundreds of thousands to millions of figures. In order to optimize the fine processing accuracy for such a pattern having a huge amount of data, it is practically impossible to perform OPC by performing light intensity simulation on the entire mask pattern in terms of time and cost. Was.

【0010】従来では、上記のような問題点を克服する
ために、たとえば特開平11−184064号公報に示
されるような方法がある。この方法では、図7に示すよ
うに、マスクパターンの各辺を細分化してパターンエッ
ジ分割を行い(パターンエッジ分割ステップ101)光
強度シミュレーションを行い(シミュレーション実施ス
テップ105)、特定のパターンデータを抽出し、この
特定のパターンデータに対して光強度シミュレーション
を行うとともに、この特定のパターンデータを用いて露
光を行った場合のパターン強度分布を求める光強度シミ
ュレーションを行い、これらを比較することにより、こ
れらの差が許容値以下となるようにこのパターンデータ
を補正するようにしたものである。
Conventionally, there is a method disclosed in Japanese Patent Application Laid-Open No. H11-184064, for example, in order to overcome the above problems. In this method, as shown in FIG. 7, each edge of a mask pattern is subdivided to perform pattern edge division (pattern edge division step 101), light intensity simulation is performed (simulation execution step 105), and specific pattern data is extracted. A light intensity simulation is performed on the specific pattern data, and a light intensity simulation is performed to determine a pattern intensity distribution when exposure is performed using the specific pattern data. This pattern data is corrected so that the difference between them becomes equal to or smaller than the allowable value.

【0011】[0011]

【発明が解決しようとする課題】しかしこのような従来
の技術では、特定の形状のマスクパターンに対してのみ
シミュレーションベースOPCを行い、特定の形状以外
のマスクパターン以外に対してはOPCを実施しない。
しかしながら、半導体素子の微細化が進むに従い、OP
Cを実施する必要のあるマスクパターンの形状が増え、
チップ内の全マスクパターンに対する、OPCを実施す
るマスクパターンの割合が増加するのでOPCの実施に
膨大な時間を要することになる。
However, in such a conventional technique, simulation-based OPC is performed only on a mask pattern having a specific shape, and OPC is not performed on a mask pattern other than a specific shape. .
However, as the miniaturization of semiconductor elements progresses, OP
The shape of the mask pattern that needs to perform C increases,
Since the ratio of the mask pattern for performing the OPC to all the mask patterns in the chip increases, it takes an enormous amount of time to perform the OPC.

【0012】本発明は、前記実情に鑑みてなされたもの
で、本発明は、チップ内の全マスクパターンに対しOP
Cを実施し、しかもOPCに要する時間の増加を抑制す
ることの可能なOPC方法を提供することを目的とす
る。
The present invention has been made in view of the above-mentioned circumstances, and the present invention has been made in consideration of the fact that an OP
An object of the present invention is to provide an OPC method capable of performing C and suppressing an increase in the time required for OPC.

【0013】[0013]

【課題を解決するための手段】上記目的を達成するた
め、本発明の第1では、半導体集積回路の各マスクパタ
ーンに含まれる各エッジを、所望の規約により分割する
マスクパターンエッジ分割ステップと、前記マスクパタ
ーンエッジ分割ステップで分割した各エッジを、分類す
るマスクパターンエッジ分類ステップと、前記マスクパ
ターンエッジ分類ステップにより分類したエッジ毎に光
強度シミュレーションを行う際に使用するシミュレーシ
ョンモデルを選択するシミュレーションモデル選択ステ
ップと、前記マスクパターンエッジ分類ステップにより
分類したエッジに対し、前記シミュレーションモデル選
択ステップにて選択したシミュレーションモデルを使用
し光強度シミュレーションを行う第1のシミュレーショ
ン実施ステップと、前記第1のシミュレーション実施ス
テップにてシミュレーションを行う前後のエッジの位置
を比較し、その差異に基づいてシミュレーションを行う
前のエッジを移動させる事によりマスクパターンに対す
るOPCパターンを生成する第1のOPCパターン生成
ステップとを備えたことを特徴とするものである。
According to a first aspect of the present invention, there is provided a mask pattern edge dividing step of dividing each edge included in each mask pattern of a semiconductor integrated circuit according to a desired rule. A mask pattern edge classification step of classifying each edge divided in the mask pattern edge division step, and a simulation model for selecting a simulation model to be used when performing light intensity simulation for each edge classified in the mask pattern edge classification step A first simulation execution step of performing a light intensity simulation on the edge classified by the mask pattern edge classification step using the simulation model selected in the simulation model selection step; A first OPC pattern for generating an OPC pattern for a mask pattern by comparing the positions of edges before and after the simulation in the first simulation execution step and moving the edge before the simulation based on the difference; And a generating step.

【0014】本発明の第1の構成によれば、マスクパタ
ーンに含まれるエッジの形状や配置位置、他のマスクパ
ターンとの位置関係等の各マスクパターン固有の特徴か
らエッジを分類し、分類したエッジ毎に光強度シミュレ
ーションに使用するシミュレーションモデルを決定する
ので高精度のOPCを要求するエッジに対しては高精度
に、あまりOPCの精度の良さを要求されないエッジに
対しては精度の低いシミュレーションモデルを使用し高
速に光強度シミュレーションを実施し、これによりチッ
プに含まれる全てのマスクパターンに対し、高精度でか
つ高速のOPCを実現することができる。
According to the first configuration of the present invention, edges are classified and classified based on characteristics unique to each mask pattern, such as the shape and arrangement position of edges included in the mask pattern and the positional relationship with other mask patterns. A simulation model to be used for light intensity simulation is determined for each edge, so a high-precision simulation model is used for edges that require high-precision OPC, and a low-precision simulation model is used for edges that do not require very high OPC accuracy. , A light intensity simulation is performed at high speed, whereby high-precision and high-speed OPC can be realized for all mask patterns included in the chip.

【0015】また、本発明の第2では、請求項1に記載
の光学的近接効果補正方法において、前記マスクパター
ンエッジ分類工程は、エッジの長さ、マスクパターンに
おけるエッジの配置位置、及び他のマスクパターンデー
タとの重なり状況農地の少なくとも1つに基づいて分類
する分類工程であることを特徴とする。
According to a second aspect of the present invention, in the optical proximity correction method according to the first aspect, the mask pattern edge classifying step includes the step of determining an edge length, an edge arrangement position in the mask pattern, and other parameters. This is a classification step of performing classification based on at least one of the farmland overlapping with the mask pattern data.

【0016】かかる構成によれば、変化が生じ易く、シ
ミュレーション精度を上げる必要があるパターンとそう
ではないパターンとに分類し、その分類結果に応じてシ
ミュレーションを実行するようにしているため、効率よ
く信頼性の高いシミュレーションを行うことが可能とな
る。
According to this configuration, patterns are likely to change, and patterns are classified into patterns that need to increase simulation accuracy and patterns that do not need to be improved, and the simulation is executed according to the classification result. A highly reliable simulation can be performed.

【0017】また、本発明の第3では、請求項1または
2に記載の光学的近接効果補正方法において、前記マス
クパターンエッジ分類工程は、さらにパターンの実デバ
イス上で要求される精度に応じて重み付けを行い、分類
する工程を含むことを特徴とする。
According to a third aspect of the present invention, in the optical proximity effect correction method according to the first or second aspect, the mask pattern edge classification step further includes the step of further selecting the mask pattern edge according to the accuracy required on the actual device. The method includes a step of performing weighting and classification.

【0018】例えば、ゲート長は応答速度に大きな影響
を与えるため、高精度の制御が必要であるのに対し、素
子分離領域幅は、必ずしも高精度の制御が必要ではな
い。かかる構成によれば、パターン精度によってデバイ
ス精度に大きな影響を与えることになるため、シミュレ
ーション精度を上げる必要があるパターンとそうではな
いパターンとに分類し、その分類結果に応じてシミュレ
ーションを実行するようにしているため、効率よく信頼
性の高いシミュレーションを行うことが可能となる。
For example, since the gate length has a great influence on the response speed, high-precision control is required, whereas the element isolation region width does not necessarily require high-precision control. According to such a configuration, the pattern accuracy has a great effect on the device accuracy. Therefore, the pattern is classified into a pattern that needs to increase the simulation accuracy and a pattern that does not need to be improved, and the simulation is executed according to the classification result. Therefore, a highly reliable simulation can be performed efficiently.

【0019】また、本発明の第4では、請求項1乃至3
のいずれかに記載の光学的近接効果補正方法において、
前記シミュレーションモデル選択工程は、前記マスクパ
ターンエッジ分類工程で分類されたエッジ毎に、光強度
シミュレーションの繰り返し回数を決定する繰り返し回
数決定工程を含み、前記シミュレーション実施工程は、
前記マスクパターンエッジ分類工程で分類したエッジに
対し、前記繰り返し回数決定工程で決定した回数だけ光
強度シミュレーションを繰り返し行う工程であり、前記
OPCパターン生成工程は、前記シミュレーション実施
工程にてシミュレーションを行う前後のエッジの位置を
比較し、その差異に基づいてシミュレーションを行う前
のエッジを移動させる事によりマスクパターンに対する
OPCパターンを生成する工程を、前記前記繰り返し回
数決定工程で決定した回数だけ行う工程であることを特
徴とする。
According to a fourth aspect of the present invention, claims 1 to 3 are provided.
In the optical proximity correction method according to any one of
The simulation model selection step includes, for each edge classified in the mask pattern edge classification step, a repetition number determination step of determining the number of repetitions of light intensity simulation, the simulation execution step
The light intensity simulation is repeatedly performed on the edges classified in the mask pattern edge classification step for the number of times determined in the repetition number determination step, and the OPC pattern generation step is performed before and after the simulation is performed in the simulation execution step. And generating the OPC pattern for the mask pattern by moving the edge before performing the simulation based on the difference by the number of times determined in the repetition number determination step. It is characterized by the following.

【0020】かかる構成によれば、マスクパターンに含
まれるエッジの形状や配置位置、他のマスクパターンと
の位置関係等の各マスクパターン固有の特徴からエッジ
を分類し、分類したエッジ毎に光強度シミュレーション
及びOPCパターン生成を繰り返す回数を決定している
ため、高精度のOPCを要求するエッジに対しては光強
度シミュレーション及びOPCパターン生成を多数回繰
り返して実施し、あまりOPCの精度を要求されないエ
ッジに対しては光強度シミュレーション及びOPCパタ
ーン生成の繰り返しを少なく実施し、これによりチップ
に含まれる全てのマスクパターンに対し、効率よくOP
Cを行うことができ、高精度かつ高速でOPCを行うこ
とが可能となる。
According to this configuration, edges are classified based on characteristics unique to each mask pattern, such as the shape and arrangement position of the edges included in the mask pattern and the positional relationship with other mask patterns, and the light intensity is classified for each classified edge. Since the number of times of repeating the simulation and the generation of the OPC pattern is determined, the light intensity simulation and the generation of the OPC pattern are repeatedly performed many times for an edge that requires high-precision OPC, and the edge that does not require much OPC accuracy is executed. , The light intensity simulation and the generation of the OPC pattern are performed with a small number of repetitions.
C can be performed, and OPC can be performed with high accuracy and high speed.

【0021】また、本発明の第5では、請求項1乃至4
のいずれかに記載の光学的近接効果補正方法において、
前記マスクパターンエッジ分割工程は、各マスクパター
ンに含まれる各エッジに対して、マスクパターンの頂点
からの距離に基づいて分割する工程を含むことを特徴と
する。
According to a fifth aspect of the present invention, claims 1 to 4 are provided.
In the optical proximity correction method according to any one of
The mask pattern edge dividing step includes a step of dividing each edge included in each mask pattern based on a distance from a vertex of the mask pattern.

【0022】頂点からの距離によって、光学的近接効果
は異なるため、頂点からの距離に応じた補正を行うこと
により、より高精度のOPCを行うことが可能となる。
Since the optical proximity effect varies depending on the distance from the vertex, it is possible to perform OPC with higher precision by performing correction according to the distance from the vertex.

【0023】また、本発明の第6では、請求項1乃至5
のいずれかに記載の光学的近接効果補正方法において、
前記マスクパターンエッジ分割工程は、各マスクパター
ンに含まれる各エッジに対して、対向するエッジとの距
離があらかじめ決定された一定の距離以下の場合にこの
距離の範囲内にあるエッジを分割する工程を含むことを
特徴とする。
In the sixth aspect of the present invention, claims 1 to 5 are provided.
In the optical proximity correction method according to any one of
The mask pattern edge dividing step is a step of dividing an edge included in each mask pattern when the distance between the edge and the opposing edge is within a predetermined distance or less. It is characterized by including.

【0024】対向するエッジとの距離によって光学的近
接効果は異なるため、かかる構成によれば、この距離に
応じた補正を行うことにより、より高精度のOPCを行
うことが可能となる。
Since the optical proximity effect differs depending on the distance to the opposing edge, according to this configuration, it is possible to perform OPC with higher precision by performing correction in accordance with this distance.

【0025】また、本発明の第7では、請求項1乃至6
のいずれかに記載の光学的近接効果補正方法において、
前記マスクパターンエッジ分割工程が、各マスクパター
ンに含まれる各エッジに対して、エッジの長さが一定の
長さ以上の場合にこの長さ以下にエッジを分割すること
を特徴とする。
According to a seventh aspect of the present invention, claims 1 to 6 are provided.
In the optical proximity correction method according to any one of
The mask pattern edge dividing step is characterized in that, for each edge included in each mask pattern, if the length of the edge is equal to or longer than a certain length, the edge is split to be equal to or shorter than this length.

【0026】かかる構成によれば、エッジの長さによっ
て光学的近接効果は異なるため、この長さに応じた補正
を行うことにより、より高精度のOPCを行うことが可
能となる。
According to such a configuration, since the optical proximity effect varies depending on the length of the edge, it is possible to perform OPC with higher accuracy by performing correction according to this length.

【0027】また、本発明の第8では、請求項1乃至7
のいずれかに記載の光学的近接効果補正方法において、
前記マスクパターンエッジ分割工程が、各マスクパター
ンに含まれる各エッジに対して、対向するエッジとの距
離があらかじめ決定された一定の距離以下の場合であ
り、かつ対向するエッジの長さが当該長さ以上の場合に
エッジを分割することを特徴とする。
According to an eighth aspect of the present invention, claims 1 to 7 are provided.
In the optical proximity correction method according to any one of
The mask pattern edge dividing step is a case where the distance between each edge included in each mask pattern and the opposing edge is equal to or less than a predetermined distance, and the length of the opposing edge is the length. It is characterized in that the edge is divided in the case of more than that.

【0028】かかる構成によれば、エッジの長さによっ
て光学的近接効果は異なるため、対向するエッジとの距
離に応じた補正を行うことにより、より高精度のOPC
を行うことが可能となる。
According to this configuration, since the optical proximity effect varies depending on the length of the edge, a more accurate OPC can be performed by performing correction in accordance with the distance from the opposing edge.
Can be performed.

【0029】また、本発明の第9では、請求項1乃至8
のいずれかに記載の光学的近接効果補正方法において、
前記マスクパターンエッジ分割工程が、各マスクパター
ンに含まれる各エッジの内、ある一定の長さ以下のエッ
ジを90度の頂点が挟む形状に対し、90度の頂点に対
しある一定の長さ以下のエッジと対向するエッジをある
一定の長さでエッジを分割することを特徴とする。
According to a ninth aspect of the present invention, claims 1 to 8 are provided.
In the optical proximity correction method according to any one of
In the mask pattern edge dividing step, for a shape in which 90-degree vertices sandwich an edge having a certain length or less among the edges included in each mask pattern, a certain length or less is used for a 90-degree vertex The edge which is opposite to the edge is divided by a certain length.

【0030】かかる構成によれば、そのエッジがいかに
短いかで短いエッジと対向するエッジによる光学的近接
効果は異なるため、対向するエッジの長さとその距離に
応じた補正を行うことにより
According to this configuration, since the optical proximity effect of the shorter edge and the opposing edge differs depending on how short the edge is, correction is performed in accordance with the length of the opposing edge and its distance.

【0031】また、本発明の第10では、請求項1乃至
9のいずれかに記載の光学的近接効果補正方法におい
て、前記マスクパターンエッジ分割工程が、各マスクパ
ターンに含まれる各エッジに対して、他のマスクパター
ンデータに含まれるエッジとの交点でエッジを分割する
工程を含むことを特徴とする。
According to a tenth aspect of the present invention, in the optical proximity correction method according to any one of the first to ninth aspects, the mask pattern edge dividing step is performed for each edge included in each mask pattern. And a step of dividing an edge at an intersection with an edge included in another mask pattern data.

【0032】他のマスクパターンデータ、特により下層
のマスクパターンに含まれるエッジとの交点の有無によ
って、下地段差が異なるため、この交点の有無を考慮し
て補正を行うようにすれば、より高精度のOPCを行う
ことが可能となる。
Since the base step differs depending on the presence / absence of an intersection with another mask pattern data, particularly an edge included in a lower-layer mask pattern, a higher correction can be made by taking into account the presence / absence of this intersection. OPC with high accuracy can be performed.

【0033】本発明の第11の光強度シミュレーション
方法では、半導体集積回路の各マスクパターンに含まれ
る各エッジを、分割するマスクパターンエッジ分割工程
と、前記マスクパターンエッジ分類工程で分割した各エ
ッジを、分類するマスクパターンエッジ分類工程と、前
記マスクパターンエッジ分類工程により分類したエッジ
毎に光強度シミュレーションを行う際に使用するシミュ
レーションモデルを選択するシミュレーションモデル選
択工程と、前記マスクパターンエッジ分類工程により分
類したエッジに対し、前記シミュレーションモデル選択
工程にて選択したシミュレーションモデルを使用して光
強度シミュレーションを行うシミュレーション実施工程
から構成されていることを特徴とする。
In the eleventh light intensity simulation method according to the present invention, each edge included in each mask pattern of the semiconductor integrated circuit is divided into a mask pattern edge dividing step and each edge divided in the mask pattern edge classifying step is divided. A mask pattern edge classification step of classifying, a simulation model selection step of selecting a simulation model to be used when performing light intensity simulation for each edge classified by the mask pattern edge classification step, and a classification by the mask pattern edge classification step. The method is characterized by comprising a simulation execution step of performing a light intensity simulation using the simulation model selected in the simulation model selection step for the edge thus set.

【0034】本発明の第11のの構成により、マスクパ
ターンに含まれるエッジの形状や配置位置、他のマスク
パターンとの位置関係等の各マスクパターン固有の特徴
からエッジを分類し、分類したエッジ毎に光強度シミュ
レーションに使用するシミュレーションモデルを決定す
るので高い精度の光強度シミュレーションを要求するエ
ッジに対しては高精度に、あまり光強度シミュレーショ
ンの精度の良さを要求されないエッジに対しては精度の
低いシミュレーションモデルを使用し高速に光強度シミ
ュレーションを実施し、これによりチップに含まれる全
てのマスクパターンに対し、精度が高く高速に光強度シ
ミュレーションを行うことができる。
According to the eleventh configuration of the present invention, edges are classified based on characteristics unique to each mask pattern, such as the shape and arrangement position of edges included in the mask pattern and the positional relationship with other mask patterns, and the classified edges are classified. A simulation model to be used for the light intensity simulation is determined every time. Therefore, high accuracy is required for edges that require high precision light intensity simulation, and high accuracy is required for edges that do not require high precision of light intensity simulation. The light intensity simulation is performed at a high speed using a low simulation model, so that the light intensity simulation can be performed with high accuracy and at a high speed for all the mask patterns included in the chip.

【0035】本発明の第12では、請求項11に記載の
光強度シミュレーション方法において、前記マスクパタ
ーンエッジ分類工程は、エッジの長さ、マスクパターン
におけるエッジの配置位置、及び他のマスクパターンデ
ータとの重なり状況に基づいて分類する分類工程である
ことを特徴とする
According to a twelfth aspect of the present invention, in the light intensity simulation method according to the eleventh aspect, the mask pattern edge classification step includes the step of determining an edge length, an edge arrangement position in a mask pattern, and other mask pattern data. It is a classification process that classifies based on the overlapping situation of

【0036】本発明の第13では、請求項11または1
2に記載の光強度シミュレーション方法において、前記
マスクパターンエッジ分類工程は、さらにパターンの実
デバイス上で要求される精度に応じて重み付けを行い、
分類する工程を含むことを特徴とする。
According to a thirteenth aspect of the present invention, claim 11 or claim 1 is provided.
2. In the light intensity simulation method according to 2, the mask pattern edge classification step further performs weighting according to the accuracy required of the pattern on an actual device,
The method includes a step of classifying.

【0037】本発明の第14では、請求項11乃至13
のいずれかに記載の光強度シミュレーション方法におい
て、前記シミュレーションモデル選択工程は、前記マス
クパターンエッジ分類工程で分類されたエッジ毎に、光
強度シミュレーションの繰り返し回数を決定する繰り返
し回数決定工程を含み、前記シミュレーション実施工程
は、前記マスクパターンエッジ分類工程で分類したエッ
ジに対し、前記繰り返し回数決定工程で決定した回数だ
け光強度シミュレーションを繰り返し行う工程であり、
前記OPCパターン生成工程は、前記シミュレーション
実施工程にてシミュレーションを行う前後のエッジの位
置を比較し、その差異に基づいてシミュレーションを行
う前のエッジを移動させる事によりマスクパターンに対
するOPCパターンを生成する工程を、前記前記繰り返
し回数決定工程で決定した回数だけ行う工程であること
を特徴とする。
In the fourteenth aspect of the present invention, claims 11 to 13
In the light intensity simulation method according to any one of the above, the simulation model selection step includes, for each edge classified in the mask pattern edge classification step, a repetition number determination step of determining the number of repetitions of the light intensity simulation, The simulation performing step is a step of repeatedly performing the light intensity simulation on the edges classified in the mask pattern edge classification step for the number of times determined in the repetition number determining step,
The OPC pattern generation step is a step of generating an OPC pattern for a mask pattern by comparing the positions of the edges before and after performing the simulation in the simulation execution step and moving the edges before performing the simulation based on the difference. Is performed for the number of times determined in the repetition number determination step.

【0038】本発明の第14によると、マスクパターン
に含まれるエッジの形状や配置位置、他のマスクパター
ンとの位置関係等の各マスクパターン固有の特徴からエ
ッジを分類し、分類したエッジ毎に光強度シミュレーシ
ョンを繰り返す回数を決定するので高い精度のシミュレ
ーション結果を要求するエッジに対しては光強度シミュ
レーションを多く繰り返して実施し、あまり光強度シミ
ュレーションの精度の良さを要求されないエッジに対し
ては光強度シミュレーションの繰り返しを少なく実施
し、これによりチップに含まれる全てのマスクパターン
に対し、精度が高く高速に光強度シミュレーションを行
うことができる。
According to the fourteenth aspect of the present invention, edges are classified based on characteristics unique to each mask pattern, such as shapes and arrangement positions of edges included in the mask pattern, and positional relationships with other mask patterns, and for each classified edge. Since the number of times the light intensity simulation is repeated is determined, the light intensity simulation is repeated many times for edges that require high-precision simulation results. Light intensity simulation can be performed with high accuracy and high speed for all mask patterns included in the chip by reducing the number of repetitions of intensity simulation.

【0039】本発明の第15では、請求項11乃至14
のいずれかに記載の光強度シミュレーション方法におい
て、前記マスクパターンエッジ分割工程は、各マスクパ
ターンに含まれる各エッジに対して、マスクパターンの
頂点からの第1の距離に基づいて分割する工程を含むこ
とを特徴とする。
According to a fifteenth aspect of the present invention, claims 11 to 14 are provided.
In the light intensity simulation method according to any one of the above, the mask pattern edge dividing step includes a step of dividing each edge included in each mask pattern based on a first distance from a vertex of the mask pattern. It is characterized by the following.

【0040】本発明の第16では、請求項11乃至15
のいずれかに記載の光強度シミュレーション方法におい
て、前記マスクパターンエッジ分割工程は、各マスクパ
ターンに含まれる各エッジに対して、対向するエッジと
の距離が第2の距離以下の場合に前記第2の距離以内に
あるエッジを分割する工程を含むことを特徴とする。
In the sixteenth aspect of the present invention, claims 11 to 15
In the light intensity simulation method according to any one of the above, the mask pattern edge dividing step may be configured such that, when a distance between each edge included in each mask pattern and an opposite edge is equal to or less than a second distance, The step of dividing an edge within a distance of.

【0041】本発明の第17では、請求項11乃至16
のいずれかに記載の光強度シミュレーション方法におい
て、前記マスクパターンエッジ分割工程が、各マスクパ
ターンに含まれる各エッジに対して、エッジの長さが一
定の長さ以上の場合にこの長さ以下にエッジを分割する
ことを特徴とする。
In the seventeenth aspect of the present invention, claims 11 to 16
In the light intensity simulation method according to any one of the above, in the mask pattern edge dividing step, for each edge included in each mask pattern, if the edge length is equal to or greater than a certain length, the mask pattern edge division step It is characterized in that edges are divided.

【0042】本発明の第18では、請求項11乃至17
のいずれかに記載の光強度シミュレーション方法におい
て、前記マスクパターンエッジ分割工程が、各マスクパ
ターンに含まれる各エッジに対して、対向するエッジと
の距離が一定の距離以下の場合であり、かつ対向するエ
ッジの長さが一定の長さ以上の場合にエッジを分割する
ことを特徴とする。
In the eighteenth aspect of the present invention, claims 11 to 17 are provided.
In the light intensity simulation method according to any one of the above, the mask pattern edge dividing step is a case where a distance between each edge included in each mask pattern and an opposite edge is equal to or less than a predetermined distance, and When the length of the edge to be processed is equal to or longer than a predetermined length, the edge is divided.

【0043】本発明の第19では、請求項11乃至18
のいずれかに記載の光強度シミュレーション方法におい
て、前記マスクパターンエッジ分割工程が、各マスクパ
ターンに含まれる各エッジの内、一定の長さ以下のエッ
ジを90度の頂点が挟む形状に対し、90度の頂点に対
し一定の長さ以下のエッジと対を成すエッジを一定の長
さでエッジを分割することを特徴とする。
In the nineteenth aspect of the present invention, claims 11 to 18 are provided.
In the light intensity simulation method according to any one of the above, the mask pattern edge dividing step may include a step of dividing the edge included in each mask pattern into a shape having 90 degrees of vertices sandwiching an edge having a predetermined length or less. An edge paired with an edge having a length equal to or less than a certain length with respect to the vertex of the degree is divided into edges having a certain length.

【0044】本発明の第20では、請求項11乃至19
のいずれかに記載の光強度シミュレーション方法におい
て、前記マスクパターンエッジ分割工程が、各マスクパ
ターンに含まれる各エッジに対して、他のマスクパター
ンデータに含まれるエッジとの交点でエッジを分割する
ことを特徴とする。
In the twentieth aspect of the present invention, claims 11 to 19 are provided.
In the light intensity simulation method according to any one of the above, the mask pattern edge dividing step may include dividing each edge included in each mask pattern at an intersection with an edge included in another mask pattern data. It is characterized by.

【0045】[0045]

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しつつ詳細に説明する。
Embodiments of the present invention will be described below in detail with reference to the drawings.

【0046】(実施の形態1)図1は本発明の第1の実
施形態における光学的近接効果補正方法を示すフロー図
である。図2乃至4は本発明の第1の実施形態における
光学的近接効果補正方法の説明図である。
(Embodiment 1) FIG. 1 is a flowchart showing an optical proximity effect correction method according to a first embodiment of the present invention. 2 to 4 are explanatory diagrams of the optical proximity correction method according to the first embodiment of the present invention.

【0047】本発明の第1の実施形態では、図1に示す
ように、半導体集積回路の各マスクパターンに含まれる
各エッジを、分割するマスクパターンエッジ分割ステッ
プ1と、前記マスクパターンエッジ分割ステップで分割
した各エッジを、エッジの長さ、マスクパターンにおけ
るエッジの配置位置、及び他のマスクパターンデータと
の重なり状況から分類するマスクパターンエッジ分類ス
テップ2と、前記マスクパターンエッジ分類ステップに
より分類したエッジ毎に光強度シミュレーションを行う
際に使用するシミュレーションモデルを選択するシミュ
レーションモデル選択ステップ3と、前記マスクパター
ンエッジ分類ステップにより分類したエッジに対し、前
記シミュレーションモデル選択ステップにて選択したシ
ミュレーションモデルを使用し光強度シミュレーション
を行う第1のシミュレーション実施ステップ5と、前記
第1のシミュレーション実施ステップにてシミュレーシ
ョンを行う前後のエッジの位置を比較し、その差異に基
づいてシミュレーションを行う前のエッジを移動させる
事によりマスクパターンに対するOPCパターンを生成
する第1のOPCパターン生成ステップ7とを具備した
ことを特徴とする。
In the first embodiment of the present invention, as shown in FIG. 1, a mask pattern edge dividing step 1 for dividing each edge included in each mask pattern of a semiconductor integrated circuit, Are classified by the mask pattern edge classifying step 2 and the mask pattern edge classifying step, which classify each edge divided by the length of the edge, the arrangement position of the edge in the mask pattern, and the state of overlap with other mask pattern data. A simulation model selection step 3 for selecting a simulation model to be used when performing a light intensity simulation for each edge; and a simulation model selected in the simulation model selection step for the edges classified in the mask pattern edge classification step. A first simulation execution step 5 for performing a light intensity simulation using a light source and a position of an edge before and after the simulation is performed in the first simulation execution step are compared with each other. And a first OPC pattern generation step 7 for generating an OPC pattern for the mask pattern by moving.

【0048】図1に示すようにパターンエッジ分割ステ
ップ1では、入力されたマスクパターンに対して、各マ
スクパターンの形状、隣接するマスクパターンとの位置
関係、及び他のマスクパターンデータとの位置関係に応
じて各マスクパターンに含まれるエッジを分割する。
As shown in FIG. 1, in the pattern edge division step 1, the shape of each mask pattern, the positional relationship with the adjacent mask pattern, and the positional relationship with other mask pattern data for the input mask pattern. The edge included in each mask pattern is divided according to.

【0049】具体的には、マスクパターンに含まれるエ
ッジの内、第1の長さ以下のエッジを90度の頂点が挟
む形状に対し90度の頂点に対し前記第1の長さ以下の
エッジと対を成すエッジをマスクパターンの頂点から第
2の長さで分割する、或いはマスクパターンの頂点から
第3の長さでエッジを分割する、或いは対向するエッジ
との距離が第4の長さ以下の場合に前記第4の長さの内
外でエッジを分割する、或いはエッジの長さが第5の長
さ以上の場合に前記第5の長さ以下にエッジを分割す
る、或いは対向するエッジとの距離が第6の長さ以下の
場合であり、かつ対向するエッジの長さが第7の長さ以
上の場合にエッジを分割する、或いは他のマスクパター
ンデータに含まれるエッジとの交点でエッジを分割す
る。
More specifically, among the edges included in the mask pattern, a 90 ° vertex sandwiches an edge of a first length or less from an edge of a first length or less. The edge paired with the mask pattern is divided by the second length from the vertex of the mask pattern, or the edge is divided by the third length from the vertex of the mask pattern, or the distance from the opposing edge is the fourth length. In the following cases, the edge is divided inside and outside the fourth length, or when the edge length is equal to or longer than the fifth length, the edge is divided into the fifth length or less, or the opposite edge When the distance from the edge is less than or equal to the sixth length and the length of the opposing edge is greater than or equal to the seventh length, the edge is divided or the intersection with the edge included in other mask pattern data Split the edge with.

【0050】ここで、第1〜6の所定の値とは、半導体
製造上のリソグラフィやRIEの工程などの要因から決
定される値である。レジストの種類、厚さ、下地条件、
露光条件、RIEにおけるエッチング条件に加え、さら
には、いかなる膜のパターン形成を行うのかなどを考慮
して、あらかじめ、何段階かの値を持つセット条件を決
定しておくようにし、このセット条件に基づいてエッジ
分割がなされる。例えば、単なる配線パターンと、ゲー
ト電極パターンとでは、デバイス動作上、必要とされる
精度が異なる。このように実デバイス上の要求に応じた
分類を行う必要がある。
Here, the first to sixth predetermined values are values determined from factors such as lithography and RIE processes in semiconductor manufacturing. Resist type, thickness, ground conditions,
In addition to the exposure condition and the etching condition in RIE, and further considering what kind of film pattern is to be formed, a set condition having several values is determined in advance. Edge division is performed based on the edge division. For example, a required accuracy in device operation is different between a simple wiring pattern and a gate electrode pattern. As described above, it is necessary to perform classification according to a request on an actual device.

【0051】また、パターンエッジ分類ステップ2で
は、パターンエッジ分割ステップ1で出力されたエッジ
をパターンエッジ分割ステップ1でエッジを分割したと
きの条件に応じてエッジを分類する。
In the pattern edge classification step 2, edges are classified according to the conditions when the edges output in the pattern edge division step 1 are divided in the pattern edge division step 1.

【0052】さらにシミュレーションモデル選択ステッ
プ3では、パターンエッジ分類ステップ2で分類したエ
ッジ毎に、エッジ毎に要求される光強度シミュレーショ
ンの精度に応じて光強度シミュレーションに使用するシ
ミュレーションモデルを決定する。高精度のシミュレー
ションモデルは多次元の関数で構成されるためシミュレ
ーションに長時間を要し、シミュレーション速度が遅
い。一方精度の低いシミュレーションモデルは関数を簡
素化して用いられているため、シミュレーション速度が
速く、シミュレーションは短時間で終了する。
In the simulation model selection step 3, a simulation model to be used for the light intensity simulation is determined for each edge classified in the pattern edge classification step 2 according to the accuracy of the light intensity simulation required for each edge. Since a high-precision simulation model is composed of multidimensional functions, the simulation requires a long time and the simulation speed is low. On the other hand, the simulation model with low accuracy uses a simplified function, so that the simulation speed is high and the simulation is completed in a short time.

【0053】さらにまた、シミュレーションモデル選択
ステップ3では、具体的にはパターンエッジ分類ステッ
プ2で分類したエッジの内、例えば、マスクパターンの
頂点付近のエッジはOPCにより完全に補正するのが困
難であり、また完全に補正しても実際のデバイス上の特
性に大きな影響を与えないので精度が低いが高速動作の
可能なシミュレーションモデルを使用する。また、CM
OS半導体において実際のデバイス上でトランジスタを
構成するポリシリコンマスクのマスクパターンの場合は
活性領域を示すマスクパターンとの重なり部はトランジ
スタゲートを構成するのでゲート長、ゲート幅はトラン
ジスタ特性に大きく影響するため、高精度のOPCを実
施する必要がある。この場合はポリシリコンマスクに含
まれるエッジを、活性領域を示すマスクパターンに含ま
れるエッジとの交点で分割したエッジに対しては、高精
度の光強度シミュレーションを実施すべく、高精度のシ
ミュレーションモデルを使用する。
Furthermore, in the simulation model selection step 3, specifically, among the edges classified in the pattern edge classification step 2, for example, the edges near the vertices of the mask pattern are difficult to completely correct by OPC. In addition, a simulation model that has low accuracy but can operate at high speed is used because even if it is completely corrected, the characteristics on the actual device are not greatly affected. Also, CM
In the case of a mask pattern of a polysilicon mask which forms a transistor on an actual device in an OS semiconductor, an overlap portion with a mask pattern indicating an active region forms a transistor gate, so that gate length and gate width greatly affect transistor characteristics. Therefore, it is necessary to perform high-precision OPC. In this case, an edge included in the polysilicon mask is divided at an intersection with an edge included in the mask pattern indicating the active region. Use

【0054】繰り返し回数決定ステップ4では、パター
ンエッジ分類ステップ2で分類したエッジ毎に、繰り返
し回数決定ステップ4以降の工程のシミュレーション実
施ステップ、OPCパターン生成ステップの繰り返し回
数を決定する。シミュレーションベースOPCでは一般
に光強度シミュレーション実施後、パターンエッジ分割
ステップ1に入力したマスクパターンと光強度シミュレ
ーションの結果得られたパターンとの比較を行いその差
分からOPCパターンを生成する。この光強度シミュレ
ーションとOPCパターンの生成を繰り返すことにより
光強度シミュレーションを行う前のマスクパターンと光
強度シミュレーションの結果得られたパターンとの差を
少なくし高精度のOPCを実現する。これら光強度シミ
ュレーションとOPCパターン生成の繰り返し回数が少
なければOPCの精度は低くなる。
In the repetition number determination step 4, the number of repetitions of the simulation execution step and the OPC pattern generation step in the steps after the repetition number determination step 4 is determined for each edge classified in the pattern edge classification step 2. In the simulation-based OPC, generally, after performing a light intensity simulation, a mask pattern input to the pattern edge division step 1 is compared with a pattern obtained as a result of the light intensity simulation, and an OPC pattern is generated from the difference. By repeating the light intensity simulation and the generation of the OPC pattern, the difference between the mask pattern before the light intensity simulation is performed and the pattern obtained as a result of the light intensity simulation is reduced, and highly accurate OPC is realized. The smaller the number of repetitions of the light intensity simulation and the generation of the OPC pattern, the lower the accuracy of the OPC.

【0055】繰り返し回数決定ステップ4では具体的に
はパターンエッジ分類ステップ2で分類したエッジの
内、例えば、マスクパターンに含まれる全エッジのエッ
ジ同士の間隔が第2の距離以下の場合で、且つ各エッジ
が同じマスクパターンに含まれる場合、即ち配線のマス
クパターンにおける狭い線幅を構成するエッジの場合は
高精度にOPCを実施しないと実デバイス上で断線する
等、実デバイスにおいて悪影響を生じるため、光強度シ
ミュレーションとOPCパターン生成の繰り返し回数を
多くする。また、マスクパターンに含まれる全エッジの
エッジ同士の間隔が第2の距離以上の場合で、且つ各エ
ッジが同じマスクパターンに含まれる場合、即ち配線の
マスクパターンにおける太い線幅を構成するエッジの場
合は、OPCの精度が低く実デバイスでマスクパターン
が劣化しても線幅に対する劣化の割合が細い線幅の場合
に比べ低く実デバイス上で大きな悪影響を与えないので
光強度シミュレーションとOPCパターン生成の繰り返
し回数を少なくする。
In step 4 for determining the number of repetitions, specifically, when the intervals between edges of all edges included in the mask pattern among the edges classified in pattern edge classification step 2 are smaller than or equal to the second distance, and When each edge is included in the same mask pattern, that is, in the case of an edge constituting a narrow line width in the wiring mask pattern, unless the OPC is performed with high accuracy, a disconnection occurs on the actual device, which causes adverse effects in the actual device. The number of repetitions of the light intensity simulation and the OPC pattern generation is increased. Further, when the distance between the edges of all the edges included in the mask pattern is equal to or greater than the second distance, and when each edge is included in the same mask pattern, that is, when the edge forming the thick line width in the wiring mask pattern is used. In this case, even if the mask pattern is deteriorated in the actual device because the accuracy of the OPC is low, the ratio of the deterioration to the line width is lower than that in the case of the thin line width and does not have a large adverse effect on the actual device. To reduce the number of repetitions.

【0056】また、シミュレーション実施ステップ5で
は、パターンエッジ分類ステップ2で分類したエッジ毎
に、シミュレーションモデル選択ステップ3で選択した
シミュレーションモデルを使用し、繰り返し回数決定ス
テップ4で決定した繰り返し回数だけ光強度シミュレー
ションを実施する。
In the simulation execution step 5, the simulation model selected in the simulation model selection step 3 is used for each edge classified in the pattern edge classification step 2, and the light intensity is determined by the number of repetitions determined in the repetition number determination step 4. Perform a simulation.

【0057】そして、OPCパターン生成ステップ6で
は、パターンエッジ分割ステップ1に入力したマスクパ
ターンと、シミュレーション実施ステップ5で光強度シ
ミュレーションを行った結果のパターンとの比較を行
い、その差分をOPCパターンとして生成し、シミュレ
ーション実施ステップ5に入力したマスクパターンにO
PCパターンを付加する。
In the OPC pattern generation step 6, the mask pattern input in the pattern edge division step 1 is compared with the pattern obtained by performing the light intensity simulation in the simulation execution step 5, and the difference is used as the OPC pattern. The mask pattern generated and input to the simulation
A PC pattern is added.

【0058】最後に、OPCパターン出力ステップ7で
は、OPCパターン生成ステップ6で出力したOPCパ
ターンを出力する。
Finally, in the OPC pattern output step 7, the OPC pattern output in the OPC pattern generation step 6 is output.

【0059】図2は、半導体集積回路のマスクパターン
20の一例を示す図であり、21〜23がOPCを実施
するマスクパターンである。これらのマスクパターン2
1〜23は、CMOS半導体において実際のデバイス上
でトランジスタを構成するポリシリコンマスクのマスク
パターンである。24はマスクパターン21〜23とは
異なるマスクデータのマスクパターンであり、CMOS
半導体において実際のデバイス上でトランジスタを構成
する活性領域を示すマスクパターンを示している。
FIG. 2 is a diagram showing an example of the mask pattern 20 of the semiconductor integrated circuit. Reference numerals 21 to 23 denote mask patterns for performing OPC. These mask patterns 2
Reference numerals 1 to 23 denote mask patterns of polysilicon masks constituting transistors on actual devices in a CMOS semiconductor. Reference numeral 24 denotes a mask pattern of mask data different from the mask patterns 21 to 23,
3 shows a mask pattern indicating an active region constituting a transistor on an actual device in a semiconductor.

【0060】図3は、パターンエッジ分割ステップ1を
示す図であり、P1〜P20はマスクパターン21をパ
ターンエッジ分割ステップ1で分割した際の分割した点
を示しており、E1〜20は分割されたエッジを示す。
P30〜49はマスクパターン22をパターンエッジ分
割ステップ1で分割した際の分割した点を示しており、
E30〜51は分割されたエッジを示す。P60〜65
はマスクパターン23をパターンエッジ分割ステップ1
で分割した際の分割した点を示しており、E60〜66
は分割されたエッジを示す。
FIG. 3 is a diagram showing the pattern edge dividing step 1, wherein P1 to P20 indicate the points of division when the mask pattern 21 is divided in the pattern edge dividing step 1, and E1 to 20 are the divided points. Indicates the edge that was set.
P30 to P49 show division points when the mask pattern 22 is divided in the pattern edge division step 1.
E30 to 51 indicate the divided edges. P60-65
Is the pattern edge division step 1 of the mask pattern 23.
Indicates the points of division at the time of division at E60 to E66.
Indicates a divided edge.

【0061】図4は本発明の第1の実施形態におけるO
PC実施後出力されるマスクパターン40の例を示す図
であり、41〜43はOPCを実施後のマスクパターン
を示している。
FIG. 4 is a diagram showing the O in the first embodiment of the present invention.
It is a figure which shows the example of the mask pattern 40 output after PC implementation, and 41-43 has shown the mask pattern after performing OPC.

【0062】ここでは、次表1に示すように、分類1−
10にグループ分けされたエッジを、使用するシミュレ
ーションモデルのシミュレーション精度と繰り返し回数
とで分類し、各グループの必要性に応じたシミュレーシ
ョンを行うようにしたものである。
Here, as shown in Table 1 below, classification 1-
The edges grouped into 10 are classified according to the simulation accuracy and the number of repetitions of the simulation model to be used, and a simulation according to the necessity of each group is performed.

【0063】[0063]

【表1】 [Table 1]

【0064】表1はパターンエッジ分類ステップ2で分
類したエッジE1〜20、E30〜51、E60〜66
に対してシミュレーションモデル選択ステップ3で選択
したモデルと、繰り返し回数決定ステップ3で決定した
繰り返し回数の一覧を示す。
Table 1 shows edges E1 to E20, E30 to 51, and E60 to 66 classified in pattern edge classification step 2.
3 shows a list of the models selected in the simulation model selection step 3 and the number of repetitions determined in the repetition number determination step 3.

【0065】次にこの第1の実施形態の光学的近接効果
補正方法について説明する。最初にまず、半導体集積回
路20をパターンエッジ分割ステップ1に入力する。パ
ターンエッジ分割ステップ1は、まずマスクパターン2
0〜23のエッジに対し次の(条件1〜6)で分割す
る。
Next, an optical proximity effect correction method according to the first embodiment will be described. First, the semiconductor integrated circuit 20 is input to the pattern edge division step 1. The pattern edge division step 1 first includes the mask pattern 2
The edges 0 to 23 are divided by the following (conditions 1 to 6).

【0066】(条件1)あらかじめ決定された第1の長
さ以下のエッジを90度の頂点が挟む形状に対し、90
度の頂点に対し前記第1の長さ以下のエッジと対を成す
エッジをマスクパターンの頂点から第2の所定の値の長
さで分割する分割点P3、P20、P61、P64を決
定し、エッジE1、E2、E20、E62、E63、E
64を出力する。ここでエッジE1、E63は前記第1
の長さ以下のエッジであり、エッジE2、E20、E6
2、E64は前記第2の長さである。
(Condition 1) A 90-degree vertex sandwiches an edge having a predetermined length equal to or less than the first length.
Determining division points P3, P20, P61, and P64 for dividing an edge paired with an edge having a length equal to or less than the first length from the vertex of the mask pattern by a length of a second predetermined value from the vertex of the degree; Edges E1, E2, E20, E62, E63, E
64 is output. Here, the edges E1 and E63 are the first
, And edges E2, E20, E6
2, E64 is the second length.

【0067】(条件2)マスクパターンの頂点から第3
の長さでエッジを分割する分割点P5、P8、P9、P
11、P12、P14、P15、P18、P32、P3
4、P37、P39、P42、P44、P45、P47
を決定し、エッジE5、E6、E7、E9、E10、E
12、E13、E15、E16、E17、E33、E3
4、E38、E39、E44、E45、E47、E48
を出力する。ここでエッジE5、E7、E9、E10、
E12、E13、E15、E17、E33、E34、E
38、E39、E44、E45、E47、E48は前記
第3の長さである。
(Condition 2) Third from the top of the mask pattern
Points P5, P8, P9, P that divide an edge by the length
11, P12, P14, P15, P18, P32, P3
4, P37, P39, P42, P44, P45, P47
Are determined, and edges E5, E6, E7, E9, E10, E
12, E13, E15, E16, E17, E33, E3
4, E38, E39, E44, E45, E47, E48
Is output. Here, edges E5, E7, E9, E10,
E12, E13, E15, E17, E33, E34, E
38, E39, E44, E45, E47 and E48 are the third length.

【0068】(条件3)対向するエッジとの距離が第4
の長さ以下の場合に前記第4の長さの内外でエッジを分
割する分割点P35、P36を決定し、エッジE36を
出力する。ここで分割点P35−P63間、P36−P
62間の長さは前記第4の長さ以下である。
(Condition 3) The distance from the opposing edge is the fourth
When the length is equal to or less than the length, the dividing points P35 and P36 for dividing the edge inside and outside the fourth length are determined, and the edge E36 is output. Here, between the dividing points P35 and P63, P36 and P
The length between 62 is equal to or less than the fourth length.

【0069】(条件4)エッジの長さが第5の長さ以上
の場合に前記第5の長さ以下にエッジを分割する分割点
P41を決定し、エッジE42、E43を出力する。こ
こでエッジE42とE43を合わせた長さは前記第5の
長さ以上で有り、エッジE42、E43の各長さは前記
第5の長さ以下である。
(Condition 4) When the length of the edge is equal to or longer than the fifth length, the dividing point P41 for dividing the edge to the length equal to or shorter than the fifth length is determined, and the edges E42 and E43 are output. Here, the total length of the edges E42 and E43 is equal to or greater than the fifth length, and each of the edges E42 and E43 is equal to or less than the fifth length.

【0070】(条件5)対向するエッジとの距離が第6
の長さ以下の場合であり、かつ対向するエッジの長さが
第7の長さ以上の場合にエッジを分割する分割点P40
を決定し、エッジE41を出力する。ここで分岐点P4
0−P62間の長さは前記第6の長さ以下であり、エッ
ジE41の長さは前記第7の長さ以下である。
(Condition 5) The distance from the opposing edge is the sixth
And the division point P40 for dividing the edge when the length of the facing edge is equal to or greater than the seventh length.
And outputs an edge E41. Here, branch point P4
The length between 0 and P62 is equal to or less than the sixth length, and the length of the edge E41 is equal to or less than the seventh length.

【0071】(条件6)他のマスクパターンデータに含
まれるエッジとの交点でエッジを分割する分割点P3、
P4、P19、P20、P30、P31、P48、P4
9、P60、P61、P64、P65を決定し、エッジ
E3、E14、E31、E50、E61、E65を出力
する。
(Condition 6) A division point P3 for dividing an edge at an intersection with an edge included in other mask pattern data,
P4, P19, P20, P30, P31, P48, P4
9, P60, P61, P64, and P65 are determined, and edges E3, E14, E31, E50, E61, and E65 are output.

【0072】次にパターンエッジ分類ステップ2にてパ
ターンエッジ分割ステップ1で分割したエッジを次の
(分類1〜7)で分類する。
Next, in the pattern edge classification step 2, the edges divided in the pattern edge division step 1 are classified in the following (classification 1 to 7).

【0073】(分類1)パターンエッジ分割ステップ1
の(条件1)で分割したエッジのうち、(条件3)に示
す第4の長さ以下の範囲に他の対向するエッジが無いエ
ッジE1,E2,E20。
(Category 1) Pattern edge division step 1
Among the edges divided under (condition 1), edges E1, E2, and E20 having no other opposing edge in a range equal to or less than the fourth length shown in (condition 3).

【0074】(分類2)パターンエッジ分割ステップ1
の(条件1)で分割したエッジのうち、(条件3)に示
す第4の長さ以下の範囲に他の対向するエッジがあるエ
ッジE62,E63,E64。
(Category 2) Pattern edge division step 1
Among the edges divided under (condition 1), edges E62, E63, and E64 having other opposing edges in a range equal to or less than the fourth length shown in (condition 3).

【0075】(分類3)パターンエッジ分割ステップ1
の(条件2)で分割したエッジのエッジE5、E6、E
7、E9、E10、E12、E13、E15、E16、
E17、E33、E34、E38、E39、E44、E
45、E47、E48。
(Category 3) Pattern edge division step 1
Edges E5, E6, E of the edges divided in (condition 2)
7, E9, E10, E12, E13, E15, E16,
E17, E33, E34, E38, E39, E44, E
45, E47, E48.

【0076】(分類4)パターンエッジ分割ステップ1
の(条件3)で分割したエッジE36。
(Category 4) Pattern edge division step 1
The edge E36 divided in (condition 3).

【0077】(分類5)パターンエッジ分割ステップ1
の(条件4)で分割したエッジE42、E43。
(Category 5) Pattern edge division step 1
Edges E42 and E43 divided by (condition 4).

【0078】(分類6)パターンエッジ分割ステップ1
の(条件5)で分割したエッジE41。
(Category 6) Pattern edge division step 1
The edge E41 divided in (condition 5).

【0079】(分類7)パターンエッジ分割ステップ1
の(条件6)で分割したエッジE3、E19、E31、
E50、E61、E65。
(Category 7) Pattern edge division step 1
Edges E3, E19, E31,
E50, E61, E65.

【0080】(分類8)同一のマスクパターン内で対向
するエッジとの距離が第7の長さ以上であり、エッジの
長さが第8の長さ以上、即ち、前記第8の長さ以上の長
さで前記第7の長さ以上の幅を有する線状のマスクパタ
ーンを構成するエッジE35、E37、E46。
(Category 8) The distance from the opposite edge in the same mask pattern is not less than the seventh length, and the length of the edge is not less than the eighth length, that is, not less than the eighth length. Edges E35, E37, E46 forming a linear mask pattern having a length equal to or greater than the seventh length.

【0081】(分類9)同一のマスクパターン内で対向
するエッジとの距離が前記第7の長さ以上であり、エッ
ジの長さが第8の長さ以下、即ち矩形形状の前記第7の
長さ以上の大きさを有するマスクパターンを構成するエ
ッジE8、E11、E14。
(Category 9) The distance from the opposing edge in the same mask pattern is greater than or equal to the seventh length, and the length of the edge is less than or equal to the eighth length, that is, the seventh rectangular shape. Edges E8, E11, E14 forming a mask pattern having a size equal to or greater than the length.

【0082】(分類10)前記(分類1〜9)に該当し
ないエッジE4,E18,E30,E32,E40,E
49,E51。ここで第7、8の値とは半導体製造上の
リソグラフィやRIE工程等の要因から決定される値で
ある。
(Category 10) Edges E4, E18, E30, E32, E40, E that do not fall under (Categories 1 to 9)
49, E51. Here, the seventh and eighth values are values determined from factors such as lithography and RIE processes in semiconductor manufacturing.

【0083】次にシミュレーションモデル選択ステップ
3は、パターンエッジ分類ステップ2で分類した(分類
1〜10)のエッジに対して分類毎に要求される光強度
シミュレーションの精度に応じてシミュレーションモデ
ルを選択する。
Next, a simulation model selection step 3 selects a simulation model according to the accuracy of the light intensity simulation required for each classification for the edges (classifications 1 to 10) classified in the pattern edge classification step 2. .

【0084】(分類1)のエッジは、ライン形状の終端
部に位置するエッジであり、この部位における光学的リ
ソグラフィ工程、及びRIE工程におけるマスクパター
ンのイメージからの変形は、ライン終端部(以下、ライ
ンエンド)の後退として現れ、この為実デバイス上では
例えば、ポリシリコンマスクパターンのラインエンドの
後退が生じ活性領域のマスクパターン内にポリシリコン
マスクパターンのラインエンドが入り込み実デバイス上
でトランジスタゲートを形成できなくなるという問題が
生じるおそれがあるため、高精度のOPCが必要とな
る。
The edge of (Category 1) is an edge located at the end of the line shape, and the deformation from the image of the mask pattern in the optical lithography process and the RIE process at this portion is the end of the line (hereinafter referred to as the end). Line end), so that on the actual device, for example, the line end of the polysilicon mask pattern recedes, and the line end of the polysilicon mask pattern enters the mask pattern of the active region, and the transistor gate is formed on the actual device. Since there is a possibility that a problem of being unable to be formed may occur, high-precision OPC is required.

【0085】また(分類2)のエッジは(分類1)のエ
ッジと同様にマスクパターンのラインエンド部を構成す
るが、このラインエンドの近傍にはマスクパターン22
のエッジが存在する。この部位は半導体素子製造上許容
されるパターン変動マージンが(分類1)の部位に比べ
少なく、この為(分類1)のエッジに対して実施するO
PCより更に高精度のOPCを行わないと、実デバイス
上でマスクパターン23のラインエンドとマスクパター
ン22とが短絡する可能性がある。よって(分類1)の
エッジにはシミュレーション精度の比較的高いシミュレ
ーションモデルを使用し、(分類2)のエッジには更に
高精度のシミュレーションモデルを使用する。
The edge of (Category 2) constitutes the line end of the mask pattern in the same manner as the edge of (Category 1).
Edge exists. This portion has a smaller pattern variation margin allowed in semiconductor device manufacturing than the (Category 1) portion.
Unless OPC is performed with higher precision than PC, the line end of the mask pattern 23 and the mask pattern 22 may be short-circuited on the actual device. Therefore, a simulation model with relatively high simulation accuracy is used for the edge of (class 1), and a simulation model with even higher accuracy is used for the edge of (class 2).

【0086】以下同様に(分類3〜4)に対して実デバ
イス上でのマスクパターンの部位毎に要求されるOPC
の精度に応じてシミュレーションモデルを選択する。
Similarly, the OPC required for each part of the mask pattern on the actual device for (Categories 3 and 4)
Simulation model is selected according to the accuracy of.

【0087】次にシミュレーションモデル選択ステップ
3は、パターンエッジ分類ステップ2で分類した(分類
1〜10)のエッジに対して分類毎に要求される光強度
シミュレーションの精度に応じてシミュレーションモデ
ルを選択する。
Next, a simulation model selecting step 3 selects a simulation model according to the accuracy of the light intensity simulation required for each classification for the edges (classifications 1 to 10) classified in the pattern edge classification step 2. .

【0088】(分類1)のエッジは、ライン形状の終端
部に位置するエッジであり、この部位における光学的リ
ソグラフィ工程、及びRIE工程におけるマスクパター
ンのイメージからの変形は、ライン終端部(以下、ライ
ンエンド)の後退として現れ、この為実デバイス上では
ポリシリコンマスクパターンのラインエンドの後退が生
じ活性領域のマスクパターン内にポリシリコンマスクパ
ターンのラインエンドが入り込み実デバイス上でトラン
ジスタゲートを形成できなくなるという問題が生じるた
め精度の高いOPCが必要となる。
The edge of (Category 1) is the edge located at the end of the line shape, and the deformation of the mask pattern from the image in the optical lithography process and the RIE process at this portion is the end of the line (hereinafter referred to as the line end). Line end), the line end of the polysilicon mask pattern recedes on the actual device, and the line end of the polysilicon mask pattern enters the mask pattern of the active region, so that a transistor gate can be formed on the actual device. OPC with high accuracy is required because of the problem of disappearance.

【0089】また(分類2)のエッジは(分類1)のエ
ッジと同様にマスクパターンのラインエンド部を構成す
るが、このラインエンドの近傍にはマスクパターン22
のエッジが存在する。この為(分類1)のエッジに対し
て実施するOPCより更に高精度なOPCを行わない
と、実デバイス上でマスクパターン23のラインエンド
とマスクパターン22とが短絡する可能性がある。
The edge of (Category 2) constitutes the line end portion of the mask pattern in the same manner as the edge of (Category 1).
Edge exists. Therefore, unless OPC is performed with higher accuracy than the OPC performed for the edge of (class 1), the line end of the mask pattern 23 and the mask pattern 22 may be short-circuited on the actual device.

【0090】よって(分類1)のエッジにはシミュレー
ション精度の比較的高いシミュレーションモデルを使用
し、(分類2)のエッジには更に精度の高いシミュレー
ションモデルを使用する。
Therefore, a simulation model with relatively high simulation accuracy is used for the edge of (class 1), and a simulation model with even higher accuracy is used for the edge of (class 2).

【0091】以下同様に(分類3〜10)に対して実デ
バイス上でのマスクパターンの部位毎に要求されるOP
Cの精度に応じてシミュレーションモデルを選択する。
Similarly, OPs required for each part of the mask pattern on the actual device for (Categories 3 to 10)
A simulation model is selected according to the accuracy of C.

【0092】次に繰り返し回数決定ステップ4は、パタ
ーンエッジ分類ステップ2で分類した(分類1〜10)
のエッジに対して分類毎に要求されるOPCの精度に応
じてシミュレーション実施ステップ5及びOPCパター
ン生成ステップ6の繰り返し回数を決定する。
Next, in the number-of-repetitions determination step 4, classification is performed in the pattern edge classification step 2 (classifications 1 to 10).
The number of repetitions of the simulation execution step 5 and the OPC pattern generation step 6 is determined according to the OPC accuracy required for each classification for the edge of.

【0093】(分類7)のエッジは、ライン形状のライ
ン幅(以下、CD:CriticalDimensio
n)を形成するエッジであり、この部位における光学的
リソグラフィ工程、及びRIE工程におけるマスクパタ
ーンのイメージからの変形は、CDの変形として現れ、
この為実デバイス上ではトランジスタゲートのゲート長
がゲート設計時と異なり、トランジスタ特性が変わると
いう問題が生じるため精度の高いOPCが必要となる。
また(分類10)のエッジは(分類7)のエッジと同様
にCDを形成するが、このエッジはトランジスタゲート
を構成せず、配線パターンとしての役割をするため(分
類7)に比べると比較的精度の低いOPCで問題無い。
よって(分類7)のエッジには高精度なOPCが必要な
ため、シミュレーション実施ステップ5及びOPCパタ
ーン生成ステップ6の繰り返し回数を多くする必要があ
り、(分類10)のエッジには低精度のOPCで良いた
め、シミュレーション実施ステップ5及びOPCパター
ン生成ステップ6の繰り返し回数が少なくてよい。
The edge of (Category 7) has a line width of a line shape (hereinafter referred to as CD: Critical Dimension).
n), the deformation from the image of the mask pattern in the optical lithography process and the RIE process in this region appears as a CD deformation,
For this reason, on the actual device, the gate length of the transistor gate is different from that at the time of gate design, and there is a problem in that the transistor characteristics are changed.
The edge of (Category 10) forms a CD similarly to the edge of (Category 7), but this edge does not constitute a transistor gate and serves as a wiring pattern. There is no problem with low accuracy OPC.
Therefore, since the edge of (Category 7) needs high-precision OPC, it is necessary to increase the number of repetitions of the simulation execution step 5 and the OPC pattern generation step 6, and the edge of (Category 10) has a low-precision OPC. Therefore, the number of repetitions of the simulation execution step 5 and the OPC pattern generation step 6 may be small.

【0094】以下同様に(分類1〜6、8、9)に対し
て実デバイス上でのマスクパターンの部位毎に要求され
るOPCの精度に応じてシミュレーション実施ステップ
5及びOPCパターン生成ステップ6の繰り返し回数を
決定する。
Similarly, for (classifications 1 to 6, 8, and 9), simulation execution step 5 and OPC pattern generation step 6 are performed according to the OPC accuracy required for each part of the mask pattern on the actual device. Determine the number of repetitions.

【0095】(分類1〜10)のエッジに対して使用す
るシミュレーションモデルの精度、及びシミュレーショ
ン実施ステップ5及びOPCパターン生成ステップ6の
繰り返し回数を前記表1に示した。
Table 1 shows the accuracy of the simulation model used for the edges of (classification 1 to 10) and the number of repetitions of the simulation execution step 5 and the OPC pattern generation step 6.

【0096】次にシミュレーション実施ステップ5で、
パターンエッジ分類ステップで分類したエッジ毎にシミ
ュレーションモデル選択ステップ3で選択したシミュレ
ーションモデルを使用して光強度シミュレーションを実
施する。
Next, in simulation execution step 5,
Light intensity simulation is performed using the simulation model selected in the simulation model selection step 3 for each edge classified in the pattern edge classification step.

【0097】次に、OPCパターン生成ステップ6で、
パターンエッジ分割ステップ1へ入力したマスクパター
ンと、シミュレーション実施ステップ5で光強度シミュ
レーションを行った結果のパターンとの比較を行い、そ
の差分をOPCパターンとして生成し、シミュレーショ
ン実施ステップ5に入力したマスクパターンにOPCパ
ターンを付加する。
Next, in the OPC pattern generation step 6,
The mask pattern input to the pattern edge division step 1 is compared with the pattern obtained by performing the light intensity simulation in the simulation execution step 5, and the difference is generated as an OPC pattern. To the OPC pattern.

【0098】パターンエッジ分類ステップ2で分類した
エッジに対して、前記繰り返し回数決定ステップ4で決
定した回数だけ、シミュレーション実施ステップ5と、
OPCパターン生成ステップ6を繰り返し実施し、最後
にOPCパターン出力ステップ7からOPC実施後のマ
スクパターンを出力する。
For the edges classified in the pattern edge classification step 2, the simulation execution step 5 is performed by the number of times determined in the repetition number determination step 4;
The OPC pattern generation step 6 is repeatedly performed, and finally, the mask pattern after the OPC is performed is output from the OPC pattern output step 7.

【0099】以上説明したように、本発明の第1の実施
形態によると、マスクパターンに含まれるエッジの形状
や配置位置、他のマスクパターンとの位置関係等、各マ
スクパターン固有の特徴からエッジを分類し、分類した
エッジ毎に光強度シミュレーションに使用するシミュレ
ーションモデルを決定する。高精度ノシミュレーション
モデルは多次元の関数で構成されるのでシミュレーショ
ン速度が遅い。一方、精度の低いシミュレーションモデ
ルは関数を簡素化しているため、シミュレーション速度
が速い。従って、高精度のOPCを要求するエッジに対
しては高精度に、あまりOPCの精度を要求されないエ
ッジに対しては精度の低いシミュレーションモデルを使
用し高速に光強度シミュレーションを実施する。これに
よりチップに含まれる全てのマスクパターンに対し高精
度でかつ高速のOPCを行うことができる。
As described above, according to the first embodiment of the present invention, the edge shape and the arrangement position of the edge included in the mask pattern, the positional relationship with other mask patterns, etc. And a simulation model to be used for the light intensity simulation is determined for each of the classified edges. Since the high-precision simulation model is composed of multidimensional functions, the simulation speed is low. On the other hand, a simulation model with low accuracy simplifies the function, so that the simulation speed is high. Therefore, the light intensity simulation is performed at a high speed by using a simulation model with low accuracy for an edge requiring high accuracy OPC, and at a low accuracy for an edge requiring low OPC accuracy. Thus, high-precision and high-speed OPC can be performed on all mask patterns included in the chip.

【0100】またマスクパターンに含まれるエッジの形
状や配置位置、他のマスクパターンとの位置関係等の各
マスクパターン固有の特徴からエッジを分類し、分類し
たエッジ毎に光強度シミュレーション及びOPCパター
ン生成を繰り返す回数を決定しているため、高精度のO
PCを要求するエッジに対しては光強度シミュレーショ
ン及びOPCパターン生成を多く繰り返して実施し、あ
まりOPCの高精度を要求されないエッジに対しては光
強度シミュレーション及びOPCパターン生成の繰り返
し回数を少なく実施し、これによりチップに含まれる全
てのマスクパターンに対し、高精度かつ高速にOPCを
行うことが可能となる。
Edges are classified based on characteristics unique to each mask pattern, such as the shape and arrangement position of edges included in the mask pattern and the positional relationship with other mask patterns, and light intensity simulation and OPC pattern generation are performed for each classified edge. Is determined the number of times to repeat
Light intensity simulation and OPC pattern generation are performed repeatedly for edges that require PC, and light intensity simulation and OPC pattern generation are repeated for edges that do not require very high OPC accuracy. This makes it possible to perform OPC with high accuracy and high speed on all mask patterns included in the chip.

【0101】(実施形態2)次に本発明の方法を用いた
光強度シミュレーション方法について説明する。図5は
本発明の第2の実施形態における光強度シミュレーショ
ン方法を示すフロー図である。この方法では、図2〜3
に示した本発明の第1の実施形態の光学的近接効果補正
方法におけるシミュレーション実施ステップ5までを実
行し、得られたシミュレーション結果をシミュレーショ
ンパターン出力ステップ50で出力することにより、光
強度シミュレーションが実行される。
(Embodiment 2) Next, a light intensity simulation method using the method of the present invention will be described. FIG. 5 is a flowchart showing a light intensity simulation method according to the second embodiment of the present invention. In this method, FIGS.
In the optical proximity correction method according to the first embodiment of the present invention, the simulation is executed up to the simulation execution step 5, and the obtained simulation result is output in the simulation pattern output step 50, whereby the light intensity simulation is executed. Is done.

【0102】次に、図6を参照しては本発明の第2の実
施形態における光強度シミュレーション方法を説明す
る。図5のステップ1〜5は本発明の第1の実施形態に
おいて図1に示した1〜5と同様である。50はシミュ
レーション実施ステップ5でシミュレーションを行った
結果を示すファイル、或いは画像データとして出力す
る。
Next, a light intensity simulation method according to the second embodiment of the present invention will be described with reference to FIG. Steps 1 to 5 in FIG. 5 are the same as steps 1 to 5 shown in FIG. 1 in the first embodiment of the present invention. Reference numeral 50 denotes a file indicating the result of the simulation performed in the simulation execution step 5 or output as image data.

【0103】分割および分類方法は前記図2および図3
に示した第1の実施形態と同様であるため、説明を省略
する。
The dividing and classifying method is described in FIG. 2 and FIG.
Since the third embodiment is the same as the first embodiment shown in FIG.

【0104】図6は本発明の第2の実施形態における光
強度シミュレーション実施後出力される光強度シミュレ
ーション結果の一例を示す画像データ60を示してお
り、61〜63は図2のマスクパターン21〜23に対
して光強度シミュレーションを実施した後の出力パター
ンを示している。
FIG. 6 shows image data 60 showing an example of a light intensity simulation result output after the light intensity simulation according to the second embodiment of the present invention. Reference numerals 61 to 63 denote mask patterns 21 to 63 in FIG. 23 shows an output pattern after a light intensity simulation has been performed on 23.

【0105】次に第2の実施形態の光強度シミュレーシ
ョン動作を説明する。最初に半導体集積回路20をパタ
ーンエッジ分割ステップ1に入力することにより動作が
開始されるが、図1との比較からもあきらかなように、
シミュレーション実施ステップ5までは前記第1の実施
形態と同様に実行する。そして、前記第1の実施形態と
同様にシミュレーション実施ステップ5で、パターンエ
ッジ分類ステップで分類したエッジ毎にシミュレーショ
ンモデル選択ステップ3で選択したシミュレーションモ
デルを使用して光強度シミュレーションを実施する。
Next, the light intensity simulation operation of the second embodiment will be described. The operation is started by first inputting the semiconductor integrated circuit 20 to the pattern edge division step 1, but as apparent from the comparison with FIG.
The steps up to the simulation execution step 5 are executed in the same manner as in the first embodiment. Then, as in the first embodiment, in the simulation execution step 5, a light intensity simulation is performed using the simulation model selected in the simulation model selection step 3 for each edge classified in the pattern edge classification step.

【0106】この時、繰り返し回数決定ステップ4で決
定した回数だけ、パターンエッジ分類ステップ2で分類
したエッジに対して、シミュレーション実施ステップ5
を繰り返し実施し、最後にシミュレーション結果出力ス
テップ50でOPC実施後のマスクパターンを出力す
る。
At this time, the simulation execution step 5 is performed on the edges classified in the pattern edge classification step 2 by the number determined in the repetition number determination step 4.
Are repeated, and finally, in the simulation result output step 50, the mask pattern after the OPC is performed is output.

【0107】以上説明したように本発明の第2の実施形
態によれば、マスクパターンに含まれるエッジの形状や
配置位置、他のマスクパターンとの位置関係等の各マス
クパターン固有の特徴からエッジを分類し、分類したエ
ッジ毎に光強度シミュレーションに使用するシミュレー
ションモデルを決定する。
As described above, according to the second embodiment of the present invention, the edge shape included in the mask pattern, the arrangement position thereof, the positional relationship with other mask patterns, etc., are used to determine the edge characteristics of each mask pattern. And a simulation model to be used for the light intensity simulation is determined for each of the classified edges.

【0108】ここで、高精度のシミュレーションモデル
は多次元の関数で構成されるため、シミュレーション速
度が遅く、精度の低いシミュレーションモデルは関数を
簡素化しているため、シミュレーション速度が速い。従
って、高精度の光強度シミュレーションを要求するエッ
ジに対しては高精度に、あまり光強度シミュレーション
の精度を要求されないエッジに対しては精度の低いシミ
ュレーションモデルを使用し高速に光強度シミュレーシ
ョンを実施する。これによりチップに含まれる全てのマ
スクパターンに対し精度が高く高速に光強度シミュレー
ションを行うことができる。
Here, a high-accuracy simulation model is composed of multidimensional functions, so that the simulation speed is slow, and a low-accuracy simulation model has a simplified function, so that the simulation speed is high. Accordingly, the light intensity simulation is performed at high speed by using a simulation model with high accuracy for edges that require high-precision light intensity simulation, and at a low accuracy for edges that do not require much accuracy of light intensity simulation. . As a result, the light intensity simulation can be performed with high accuracy and at high speed for all the mask patterns included in the chip.

【0109】また、マスクパターンに含まれるエッジの
形状や配置位置、他のマスクパターンとの位置関係等の
各マスクパターン固有の特徴からエッジを分類し、分類
したエッジ毎に光強度シミュレーションを繰り返す回数
を決定しているため、高精度の光強度シミュレーション
が要求されるエッジに対しては光強度シミュレーション
をより多数回繰り返して実施し、あまり光強度シミュレ
ーションの精度を要求されないエッジに対しては光強度
シミュレーションの繰り返し回数を少なく実施するとい
うような調整がように可能である。これによりチップに
含まれる全てのマスクパターンに対し、高精度でかつ高
速の光強度シミュレーションを実行することができる。
Edges are classified based on characteristics unique to each mask pattern, such as the shape and arrangement position of the edges included in the mask pattern and the positional relationship with other mask patterns, and the number of times light intensity simulation is repeated for each classified edge Is determined, the light intensity simulation is repeated more times for edges where high-precision light intensity simulation is required, and the light intensity simulation is performed for edges where less accurate light intensity simulation is required. Adjustments such as performing a small number of simulation iterations are possible. As a result, a high-precision and high-speed light intensity simulation can be executed for all the mask patterns included in the chip.

【0110】[0110]

【発明の効果】以上に説明したように、本発明は、マス
クパターンに含まれる各エッジを、エッジの長さ、マス
クパターンにおけるエッジの配置位置、及び他のマスク
パターンデータとの重なり状況等の特徴からOPC、或
いは光強度シミュレーションを実施する際に要求される
精度に応じて光強度シミュレーションに用いるシミュレ
ーションモデルを変更し、また光強度シミュレーション
の繰り返し回数を変更するようにしているため、チップ
内の全マスクパターンに対してシミュレーションベース
OPCを実施することができ、しかもOPCに要する時
間の増加を抑制した光学的近接効果補正方法を提供する
ことが可能となる。
As described above, according to the present invention, each edge included in the mask pattern is determined by determining the length of the edge, the arrangement position of the edge in the mask pattern, the state of overlap with other mask pattern data, and the like. The simulation model used for the light intensity simulation is changed according to the accuracy required when performing the OPC or the light intensity simulation from the features, and the number of repetitions of the light intensity simulation is changed. A simulation-based OPC can be performed on all mask patterns, and an optical proximity effect correction method that suppresses an increase in the time required for OPC can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施形態における光学的近接効
果補正方法を示すフロー図である。
FIG. 1 is a flowchart illustrating an optical proximity effect correction method according to a first embodiment of the present invention.

【図2】本発明の第1の実施形態における光学的近接効
果補正方法の説明図である。
FIG. 2 is an explanatory diagram of an optical proximity effect correction method according to the first embodiment of the present invention.

【図3】本発明の第1の実施形態における光学的近接効
果補正方法の説明図である。
FIG. 3 is an explanatory diagram of an optical proximity effect correction method according to the first embodiment of the present invention.

【図4】本発明の第1の実施形態における光学的近接効
果補正方法の説明図である。
FIG. 4 is an explanatory diagram of an optical proximity effect correction method according to the first embodiment of the present invention.

【図5】本発明の第2の実施形態における光強度シミュ
レーション方法を示すフロー図である。
FIG. 5 is a flowchart illustrating a light intensity simulation method according to a second embodiment of the present invention.

【図6】本発明の第2の実施形態における光強度シミュ
レーション結果を示す画像データ図である。
FIG. 6 is an image data diagram showing a light intensity simulation result according to the second embodiment of the present invention.

【図7】従来例の光学的近接効果補正方法の説明図であ
る。
FIG. 7 is an explanatory diagram of a conventional optical proximity correction method.

【符号の説明】[Explanation of symbols]

1…パターンエッジ分割ステップ 2…パターンエッジ分類ステップ 3…シミュレーションモデル選択ステップ 4…繰り返し回数決定ステップ 5…シミュレーション実施ステップ 6…OPCパターン出力ステップ 20…半導体集積回路のマスクパターン例 21〜23…マスクパターン 24…マスクパターン21〜23とは異なるマスクデー
タのマスクパターン P1〜P20…マスクパターン21の分割点 P30〜P49…マスクパターン22の分割点 P60〜P65…マスクパターン23の分割点 E1〜E20…マスクパターン21のエッジ E30〜E51…マスクパターン21の E60〜E66…マスクパターン21のエッジ 40…本発明の第1の実施形態によるOPC出力パター
ン 41〜43…マスクパターン21〜23に対する本発明
の第1の実施形態によるOPC実施後の出力パターン 50…シミュレーションパターン出力ステップ 60…本発明の第2の実施形態による光強度シミュレー
ション出力パターン 61〜26…マスクパターン21〜23に対する本発明
の第2の実施形態による光強度シミュレーション出力パ
ターン
DESCRIPTION OF SYMBOLS 1 ... Pattern edge division step 2 ... Pattern edge classification step 3 ... Simulation model selection step 4 ... Repetition number determination step 5 ... Simulation execution step 6 ... OPC pattern output step 20 ... Mask pattern example of semiconductor integrated circuit 21-23 ... Mask pattern 24: mask pattern of mask data different from mask patterns 21 to 23 P1 to P20: division points of mask pattern 21 P30 to P49: division points of mask pattern 22 P60 to P65: division points of mask pattern 23 E1 to E20: mask Edges of pattern 21 E30 to E51 E60 to E66 of mask pattern 21 Edge 40 of mask pattern 21 OPC output patterns 41 to 43 according to the first embodiment of the present invention 41 to mask patterns 21 to 23 Output pattern after OPC is performed according to the first embodiment of the present invention 50: Simulation pattern output step 60: Light intensity simulation output pattern according to the second embodiment of the present invention 61 to 26: The present invention for mask patterns 21 to 23 Light intensity simulation output pattern according to the second embodiment of the present invention

───────────────────────────────────────────────────── フロントページの続き (72)発明者 向井 清士 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 兵東 千尋 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 2H095 BB01 5B046 AA08 BA05 DA02 FA07 GA06 JA04  ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Seiji Mukai 1006 Kazuma Kadoma, Osaka Prefecture Inside Matsushita Electric Industrial Co., Ltd. F-term (reference) 2H095 BB01 5B046 AA08 BA05 DA02 FA07 GA06 JA04

Claims (20)

【特許請求の範囲】[Claims] 【請求項1】 半導体集積回路の各マスクパターンに含
まれるエッジを、分割するマスクパターンエッジ分割工
程と、 前記マスクパターンエッジ分割工程で分割した各エッジ
を、分類するマスクパターンエッジ分類工程と、 前記マスクパターンエッジ分類工程により分類したエッ
ジ毎に光強度シミュレーションを行う際に使用するシミ
ュレーションモデルを選択するシミュレーションモデル
選択工程と、 前記マスクパターンエッジ分類工程により分類したエッ
ジに対し、前記シミュレーションモデル選択工程にて選
択したシミュレーションモデルを使用し光強度シミュレ
ーションを行うシミュレーション実施工程と、 前記シミュレーション実施工程にてシミュレーションを
行う前後のエッジの位置を比較し、その差異に基づいて
シミュレーションを行う前のエッジを移動させることに
よりマスクパターンに対する光学的近接効果補正(OP
C)パターンを生成するOPCパターン生成工程とから
構成されていることを特徴とする光学的近接効果補正方
法。
A mask pattern edge dividing step of dividing an edge included in each mask pattern of the semiconductor integrated circuit; a mask pattern edge classifying step of classifying each edge divided in the mask pattern edge dividing step; A simulation model selecting step of selecting a simulation model to be used when performing light intensity simulation for each edge classified by the mask pattern edge classifying step; and for the edge classified by the mask pattern edge classifying step, the simulation model selecting step. A simulation execution step of performing light intensity simulation using the simulation model selected by the simulation, and comparing the positions of edges before and after the simulation is performed in the simulation execution step, and performing simulation based on the difference. Optical proximity correction with respect to the mask pattern by moving the front edges of performing ® emission (OP
C) an OPC pattern generation step of generating a pattern.
【請求項2】 前記マスクパターンエッジ分類工程は、
エッジの長さ、マスクパターンにおけるエッジの配置位
置、及び他のマスクパターンデータとの重なり状況のう
ちの少なくとも1つに基づいて分類する分類工程である
ことを特徴とする請求項1に記載の光学的近接効果補正
方法。
2. The mask pattern edge classification step,
2. The optical system according to claim 1, wherein the classification is performed based on at least one of an edge length, an edge arrangement position in the mask pattern, and an overlapping state with other mask pattern data. 3. Proximity effect correction method.
【請求項3】 前記マスクパターンエッジ分類工程は、
さらにパターンの実デバイス上で要求される精度に応じ
て重み付けを行い、分類する工程を含むことを特徴とす
る請求項1または2に記載の光学的近接効果補正方法。
3. The mask pattern edge classification step,
3. The optical proximity correction method according to claim 1, further comprising the step of weighting and classifying the patterns according to the accuracy required on an actual device.
【請求項4】 前記シミュレーションモデル選択工程
は、前記マスクパターンエッジ分類工程で分類されたエ
ッジ毎に、光強度シミュレーションの繰り返し回数を決
定する繰り返し回数決定工程を含み、 前記シミュレーション実施工程は、前記マスクパターン
エッジ分類工程で分類したエッジに対し、前記繰り返し
回数決定工程で決定した回数だけ光強度シミュレーショ
ンを繰り返し行う工程であり、 前記OPCパターン生成工程は、前記シミュレーション
実施工程にてシミュレーションを行う前後のエッジの位
置を比較し、その差異に基づいてシミュレーションを行
う前のエッジを移動させることによりマスクパターンに
対するOPCパターンを生成する工程を、前記前記繰り
返し回数決定工程で決定した回数だけ行う工程であるこ
とを特徴とする請求項1乃至3のいずれかに記載の光学
的近接効果補正方法。
4. The simulation model selecting step includes a repetition number determining step of determining a repetition number of a light intensity simulation for each edge classified in the mask pattern edge classification step. The light intensity simulation is repeated for the edges classified in the pattern edge classification step for the number of times determined in the repetition number determination step. The OPC pattern generation step includes an edge before and after performing the simulation in the simulation execution step. Generating the OPC pattern for the mask pattern by moving the edge before performing the simulation based on the difference, and performing the number of times determined in the repetition number determining step. Special Optical proximity correction method according to any one of claims 1 to 3,.
【請求項5】 前記マスクパターンエッジ分割工程は、
各マスクパターンに含まれる各エッジに対して、マスク
パターンの頂点からの距離に基づいて分割する工程を含
むことを特徴とする請求項1乃至4のいずれかに記載の
光学的近接効果補正方法。
5. The mask pattern edge dividing step,
5. The optical proximity correction method according to claim 1, further comprising a step of dividing each edge included in each mask pattern based on a distance from a vertex of the mask pattern.
【請求項6】 前記マスクパターンエッジ分割工程は、
各マスクパターンに含まれる各エッジに対して、対向す
るエッジとの距離があらかじめ決定された一定の距離以
下の場合に前記距離の範囲内にあるエッジを分割する工
程を含むことを特徴とする請求項1乃至5のいずれかに
記載の光学的近接効果補正方法。
6. The mask pattern edge dividing step,
Claims: A method comprising: for each edge included in each mask pattern, a step of dividing an edge within a range of the distance when a distance between the edge and a facing edge is equal to or less than a predetermined distance. Item 6. The optical proximity effect correction method according to any one of Items 1 to 5.
【請求項7】 前記マスクパターンエッジ分割工程が、
各マスクパターンに含まれる各エッジに対して、エッジ
の長さがあらかじめ決定された一定の長さ以上の場合
に、分割された各エッジの長さは、この長さ以下となる
ようにエッジを分割する工程を含むことを特徴とする請
求項1乃至6のいずれかに記載の光学的近接効果補正方
法。
7. The mask pattern edge dividing step includes:
For each edge included in each mask pattern, if the length of the edge is equal to or greater than a predetermined length, the length of each divided edge is set to be equal to or less than this length. 7. The optical proximity correction method according to claim 1, further comprising a dividing step.
【請求項8】 前記マスクパターンエッジ分割工程が、
各マスクパターンに含まれる各エッジに対して、対向す
るエッジとの距離があらかじめ決定された一定の距離以
下の場合であり、かつ対向するエッジの長さがあらかじ
め決定された一定の長さ以上の場合にエッジを分割する
工程を含むことを特徴とする請求項1乃至7のいずれか
に記載の光学的近接効果補正方法。
8. The mask pattern edge dividing step includes:
For each edge included in each mask pattern, the distance from the opposing edge is equal to or less than a predetermined distance, and the length of the opposing edge is equal to or more than a predetermined length. 8. The optical proximity correction method according to claim 1, further comprising a step of dividing an edge in the case.
【請求項9】 前記マスクパターンエッジ分割工程が、
各マスクパターンに含まれる各エッジの内、あらかじめ
決定された一定の長さ以下のエッジを90度の頂点が挟
む形状に対し、90度の頂点に対し当該一定の長さ以下
のエッジと対向するエッジをあらかじめ決定された一定
の長さで分割する工程を含むことを特徴とする請求項1
乃至8のいずれかに記載の光学的近接効果補正方法。
9. The mask pattern edge dividing step includes:
Among the edges included in each mask pattern, a shape in which a 90-degree vertex sandwiches an edge having a predetermined length or less is opposed to an edge having a predetermined length or less with respect to the 90-degree vertex. 2. The method according to claim 1, further comprising the step of dividing the edge into predetermined lengths.
9. The optical proximity effect correction method according to any one of claims 1 to 8.
【請求項10】 前記マスクパターンエッジ分割工程
が、各マスクパターンに含まれる各エッジに対し、他の
マスクパターンデータに含まれるエッジとの交点でエッ
ジを分割する工程を含むことを特徴とする請求項1乃至
9のいずれかに記載の光学的近接効果補正方法。
10. The mask pattern edge dividing step includes a step of dividing an edge included in each mask pattern at an intersection with an edge included in another mask pattern data. Item 10. The optical proximity correction method according to any one of Items 1 to 9.
【請求項11】 半導体集積回路の各マスクパターンに
含まれる各エッジを、分割するマスクパターンエッジ分
割工程と、前記マスクパターンエッジ分類工程で分割し
た各エッジを、分類するマスクパターンエッジ分類工程
と、前記マスクパターンエッジ分類工程により分類した
エッジ毎に光強度シミュレーションを行う際に使用する
シミュレーションモデルを選択するシミュレーションモ
デル選択工程と、前記マスクパターンエッジ分類工程に
より分類したエッジに対し、前記シミュレーションモデ
ル選択工程にて選択したシミュレーションモデルを使用
して光強度シミュレーションを行うシミュレーション実
施工程から構成されていることを特徴とする光強度シミ
ュレーション方法。
11. A mask pattern edge dividing step of dividing each edge included in each mask pattern of the semiconductor integrated circuit, and a mask pattern edge classifying step of classifying each edge divided in the mask pattern edge classifying step. A simulation model selecting step of selecting a simulation model to be used when performing light intensity simulation for each edge classified by the mask pattern edge classifying step; and a simulation model selecting step for the edges classified by the mask pattern edge classifying step. A light intensity simulation method comprising a simulation execution step of performing a light intensity simulation using the simulation model selected in (1).
【請求項12】 前記マスクパターンエッジ分類工程
は、エッジの長さ、マスクパターンにおけるエッジの配
置位置、及び他のマスクパターンデータとの重なり状況
のうちの少なくとも1つに基づいて分類する分類工程で
あることを特徴とする請求項11に記載の光強度シミュ
レーション方法。
12. The mask pattern edge classification step is a classification step of performing classification based on at least one of an edge length, an edge arrangement position in a mask pattern, and an overlapping state with other mask pattern data. 12. The light intensity simulation method according to claim 11, wherein:
【請求項13】 前記マスクパターンエッジ分類工程
は、さらにパターンの実デバイス上で要求される精度に
応じて重み付けを行い、分類する工程を含むことを特徴
とする請求項11または12に記載の光強度シミュレー
ション方法。
13. The light according to claim 11, wherein the mask pattern edge classifying step further includes a step of weighting and classifying the pattern according to accuracy required on a real device of the pattern. Strength simulation method.
【請求項14】 前記シミュレーションモデル選択工程
は、前記マスクパターンエッジ分類工程で分類されたエ
ッジ毎に、光強度シミュレーションの繰り返し回数を決
定する繰り返し回数決定工程を含み、 前記シミュレーション実施工程は、前記マスクパターン
エッジ分類工程で分類したエッジに対し、前記繰り返し
回数決定工程で決定した回数だけ光強度シミュレーショ
ンを繰り返し行う工程であり、 前記OPCパターン生成工程は、前記シミュレーション
実施工程にてシミュレーションを行う前後のエッジの位
置を比較し、その差異に基づいてシミュレーションを行
う前のエッジを移動させることによりマスクパターンに
対するOPCパターンを生成する工程を、前記前記繰り
返し回数決定工程で決定した回数だけ行う工程であるこ
とを特徴とする請求項1乃至3のいずれかに記載の光強
度シミュレーション方法。
14. The simulation model selection step includes a repetition number determination step of determining a repetition number of light intensity simulation for each edge classified in the mask pattern edge classification step. The light intensity simulation is repeated for the edges classified in the pattern edge classification step for the number of times determined in the repetition number determination step. The OPC pattern generation step includes an edge before and after performing the simulation in the simulation execution step. Generating the OPC pattern for the mask pattern by moving the edge before performing the simulation based on the difference, and performing the number of times determined in the repetition number determining step. Light intensity simulation method according to any one of claims 1 to 3, symptoms.
【請求項15】 前記マスクパターンエッジ分割工程
は、各マスクパターンに含まれる各エッジに対して、マ
スクパターンの頂点からの距離に基づいて分割する工程
を含むことを特徴とする請求項11乃至14のいずれか
に記載の光強度シミュレーション方法。
15. The mask pattern edge dividing step includes a step of dividing each edge included in each mask pattern based on a distance from a vertex of the mask pattern. The light intensity simulation method according to any one of the above.
【請求項16】 前記マスクパターンエッジ分割工程
は、各マスクパターンに含まれる各エッジに対して、対
向するエッジとの距離があらかじめ決定された一定の距
離以下の場合に前記距離の範囲内にあるエッジを分割す
る工程を含むことを特徴とする請求項11乃至15のい
ずれかに記載の光強度シミュレーション方法。
16. The mask pattern edge dividing step includes, when a distance between each edge included in each mask pattern and an opposite edge is equal to or less than a predetermined distance, is within the range of the distance. 16. The light intensity simulation method according to claim 11, further comprising a step of dividing an edge.
【請求項17】 前記マスクパターンエッジ分割工程
が、各マスクパターンに含まれる各エッジに対して、エ
ッジの長さがあらかじめ決定された一定の長さ以上の場
合に、分割された各エッジの長さは、この長さ以下とな
るようにエッジを分割する工程を含むことを特徴とする
請求項11乃至16のいずれかに記載の光強度シミュレ
ーション方法。
17. The method according to claim 17, wherein in the mask pattern edge dividing step, when an edge length of each edge included in each mask pattern is equal to or longer than a predetermined length, the length of each divided edge is determined. 17. The light intensity simulation method according to claim 11, further comprising a step of dividing an edge so that the length is equal to or less than the length.
【請求項18】 前記マスクパターンエッジ分割工程
が、各マスクパターンに含まれる各エッジに対して、対
向するエッジとの距離があらかじめ決定された一定の距
離以下の場合であり、かつ対向するエッジの長さがあら
かじめ決定された一定の長さ以上の場合にエッジを分割
する工程を含むことを特徴とする請求項11乃至17の
いずれかに記載の光強度シミュレーション方法。
18. The method according to claim 18, wherein the mask pattern edge dividing step is performed when a distance between each edge included in each mask pattern and the opposing edge is equal to or less than a predetermined distance. 18. The light intensity simulation method according to claim 11, further comprising a step of dividing an edge when the length is equal to or longer than a predetermined length.
【請求項19】 前記マスクパターンエッジ分割工程
が、各マスクパターンに含まれる各エッジの内、あらか
じめ決定された一定の長さ以下のエッジを90度の頂点
が挟む形状に対し、90度の頂点に対し当該一定の長さ
以下のエッジと対向するエッジをあらかじめ決定された
一定の長さで分割する工程を含むことを特徴とする請求
項11乃至18のいずれかに記載の光強度シミュレーシ
ョン方法。
19. The method according to claim 19, wherein, in the mask pattern edge dividing step, a 90-degree vertex is sandwiched between a 90-degree vertex and an edge having a predetermined length or less among the edges included in each mask pattern. 19. The light intensity simulation method according to claim 11, further comprising a step of dividing an edge facing the edge having a length equal to or less than the predetermined length into a predetermined length.
【請求項20】 前記マスクパターンエッジ分割工程
が、各マスクパターンに含まれる各エッジに対し、他の
マスクパターンデータに含まれるエッジとの交点でエッ
ジを分割する工程を含むことを特徴とする請求項11乃
至19のいずれかに記載の光強度シミュレーション方
法。
20. The mask pattern edge dividing step includes a step of dividing an edge included in each mask pattern at an intersection with an edge included in other mask pattern data. Item 20. The light intensity simulation method according to any one of Items 11 to 19.
JP36131199A 1999-12-20 1999-12-20 Method for correcting optical proximity effect and light intensity simulation method Pending JP2001174974A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP36131199A JP2001174974A (en) 1999-12-20 1999-12-20 Method for correcting optical proximity effect and light intensity simulation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36131199A JP2001174974A (en) 1999-12-20 1999-12-20 Method for correcting optical proximity effect and light intensity simulation method

Publications (1)

Publication Number Publication Date
JP2001174974A true JP2001174974A (en) 2001-06-29

Family

ID=18473065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36131199A Pending JP2001174974A (en) 1999-12-20 1999-12-20 Method for correcting optical proximity effect and light intensity simulation method

Country Status (1)

Country Link
JP (1) JP2001174974A (en)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002107902A (en) * 2000-07-25 2002-04-10 Mitsubishi Electric Corp Device and method for correcting layout pattern data, method for manufacturing semiconductor device, and recording medium
WO2003067331A1 (en) * 2002-02-08 2003-08-14 Sony Corporation Exposure mask pattern forming method, exposure mask pattern, and semiconductor device manufacturing method
WO2005040919A1 (en) * 2003-10-23 2005-05-06 Matsushita Electric Industrial Co., Ltd. Photo mask, pattern formation method using the same, and mask data generation method
JP2006220837A (en) * 2005-02-09 2006-08-24 Sony Corp Method for manufacturing photomask and method for manufacturing semiconductor device
JP2007226311A (en) * 2006-02-21 2007-09-06 Fujitsu Ltd Three-dimensional device simulation program and three-dimensional device simulation system
JP2008139843A (en) * 2006-11-30 2008-06-19 Internatl Business Mach Corp <Ibm> Local coloring for hierarchical optical proximity correction (opc)
JP2008176303A (en) * 2006-12-19 2008-07-31 Nec Electronics Corp Mask generation method, mask formation method, pattern formation method and semiconductor device
US7459243B2 (en) 2003-12-19 2008-12-02 Oki Electric Industry Co., Ltd. Method of correcting mask pattern
JP2008299128A (en) * 2007-05-31 2008-12-11 Toshiba Corp Correction method for optical proximity effect
KR100895937B1 (en) 2007-12-27 2009-05-07 주식회사 동부하이텍 Method for optical proximity correction or pattern
JP2009152298A (en) * 2007-12-19 2009-07-09 Toshiba Microelectronics Corp Design apparatus and method for semiconductor integrated circuit
JP2012212154A (en) * 2005-04-26 2012-11-01 Renesas Electronics Corp Method of manufacturing semiconductor device
KR20150024500A (en) * 2013-08-27 2015-03-09 삼성전자주식회사 Method for optical proximity correction
CN104516192A (en) * 2013-09-30 2015-04-15 中芯国际集成电路制造(上海)有限公司 Method of establishing OPC model and inspection method of arrangement pattern
CN109752918A (en) * 2017-11-07 2019-05-14 长鑫存储技术有限公司 Photo etched mask optimum design method and system
CN112445059A (en) * 2019-09-05 2021-03-05 中芯国际集成电路制造(上海)有限公司 Optical proximity correction, photomask manufacturing and graphical method
CN114609858A (en) * 2022-05-11 2022-06-10 合肥晶合集成电路股份有限公司 Optical proximity correction method and device and electronic equipment

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002107902A (en) * 2000-07-25 2002-04-10 Mitsubishi Electric Corp Device and method for correcting layout pattern data, method for manufacturing semiconductor device, and recording medium
WO2003067331A1 (en) * 2002-02-08 2003-08-14 Sony Corporation Exposure mask pattern forming method, exposure mask pattern, and semiconductor device manufacturing method
US7384710B2 (en) 2002-02-08 2008-06-10 Sony Corporation Method of forming exposure mask pattern, exposure mask pattern, and method of producing semiconductor device
US7842436B2 (en) 2003-10-23 2010-11-30 Panasonic Corporation Photomask
WO2005040919A1 (en) * 2003-10-23 2005-05-06 Matsushita Electric Industrial Co., Ltd. Photo mask, pattern formation method using the same, and mask data generation method
US7459243B2 (en) 2003-12-19 2008-12-02 Oki Electric Industry Co., Ltd. Method of correcting mask pattern
JP2006220837A (en) * 2005-02-09 2006-08-24 Sony Corp Method for manufacturing photomask and method for manufacturing semiconductor device
JP2015028636A (en) * 2005-04-26 2015-02-12 ルネサスエレクトロニクス株式会社 Method of manufacturing semiconductor device
JP2012212154A (en) * 2005-04-26 2012-11-01 Renesas Electronics Corp Method of manufacturing semiconductor device
JP2007226311A (en) * 2006-02-21 2007-09-06 Fujitsu Ltd Three-dimensional device simulation program and three-dimensional device simulation system
US7958462B2 (en) 2006-02-21 2011-06-07 Fujitsu Limited Computer-readable non-transitory medium storing three-dimensional device simulation program and three-dimensional device simulation system
JP4627268B2 (en) * 2006-02-21 2011-02-09 富士通株式会社 3D device simulation program and 3D device simulation system
JP2008139843A (en) * 2006-11-30 2008-06-19 Internatl Business Mach Corp <Ibm> Local coloring for hierarchical optical proximity correction (opc)
JP2008176303A (en) * 2006-12-19 2008-07-31 Nec Electronics Corp Mask generation method, mask formation method, pattern formation method and semiconductor device
JP4538021B2 (en) * 2007-05-31 2010-09-08 株式会社東芝 Optical proximity correction method
US8122385B2 (en) 2007-05-31 2012-02-21 Kabushiki Kaisha Toshiba Mask pattern correcting method
JP2008299128A (en) * 2007-05-31 2008-12-11 Toshiba Corp Correction method for optical proximity effect
JP2009152298A (en) * 2007-12-19 2009-07-09 Toshiba Microelectronics Corp Design apparatus and method for semiconductor integrated circuit
KR100895937B1 (en) 2007-12-27 2009-05-07 주식회사 동부하이텍 Method for optical proximity correction or pattern
KR20150024500A (en) * 2013-08-27 2015-03-09 삼성전자주식회사 Method for optical proximity correction
KR102185558B1 (en) 2013-08-27 2020-12-02 삼성전자주식회사 Method for optical proximity correction
CN104516192A (en) * 2013-09-30 2015-04-15 中芯国际集成电路制造(上海)有限公司 Method of establishing OPC model and inspection method of arrangement pattern
CN109752918A (en) * 2017-11-07 2019-05-14 长鑫存储技术有限公司 Photo etched mask optimum design method and system
CN112445059A (en) * 2019-09-05 2021-03-05 中芯国际集成电路制造(上海)有限公司 Optical proximity correction, photomask manufacturing and graphical method
CN114609858A (en) * 2022-05-11 2022-06-10 合肥晶合集成电路股份有限公司 Optical proximity correction method and device and electronic equipment

Similar Documents

Publication Publication Date Title
JP2001174974A (en) Method for correcting optical proximity effect and light intensity simulation method
US6775818B2 (en) Device parameter and gate performance simulation based on wafer image prediction
US8719740B2 (en) Semiconductor device which is subjected to optical proximity correction
US6845497B2 (en) Method for fabrication of patterns and semiconductor devices
US20140380260A1 (en) Scalable Meta-Data Objects
US11415896B2 (en) Dissection method for layout patterns in semiconductor device, optical proximity correction method including the same and method of manufacturing semiconductor device including the same
US11907636B2 (en) Integrated circuit layout generation method
US11594528B2 (en) Layout modification method for exposure manufacturing process
JP2000162758A (en) Method for correcting optical proximity effect
JP5071785B2 (en) Mask pattern forming method
US20240095433A1 (en) Arrangement of source or drain conductors of transistor
KR930002676B1 (en) Automatic verification apparatus of pattern for mask
JP3895851B2 (en) Mask pattern correction method
CN102664142B (en) Insertion method for filling redundant polysilicon strip arrays in existing layout
US20230268339A1 (en) Semiconductor cell and active area arrangement
JP3286225B2 (en) Pattern design method
US20210351174A1 (en) Gate structure for semiconductor devices
CN210776174U (en) Combined light shield
JPH10209289A (en) Method and system for element length compensation in vlsi circuit design
CN111965934B (en) OPC correction through hole selection method
US20230065663A1 (en) Integrated circuit with backside conductive layers
US20240088147A1 (en) Integrated circuit having transistors with different width source and drain terminals
US6536016B1 (en) Method and apparatus for locating constants in combinational circuits
TW202331408A (en) Method for fabricating photomask layout and method for fabricating semiconductor device
TWI555062B (en) Method of forming pattern of doped region

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060324