JP3747577B2 - Device layout design method - Google Patents

Device layout design method Download PDF

Info

Publication number
JP3747577B2
JP3747577B2 JP18508697A JP18508697A JP3747577B2 JP 3747577 B2 JP3747577 B2 JP 3747577B2 JP 18508697 A JP18508697 A JP 18508697A JP 18508697 A JP18508697 A JP 18508697A JP 3747577 B2 JP3747577 B2 JP 3747577B2
Authority
JP
Japan
Prior art keywords
pattern
area
graphic data
displayed
product
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18508697A
Other languages
Japanese (ja)
Other versions
JPH1131746A (en
Inventor
和俊 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP18508697A priority Critical patent/JP3747577B2/en
Publication of JPH1131746A publication Critical patent/JPH1131746A/en
Application granted granted Critical
Publication of JP3747577B2 publication Critical patent/JP3747577B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明はCAD(Computer Aided Design)システムを用いたレイアウト設計法、特に複数回の露光によるデバイスのレイアウトの設計法に関する。
【0002】
【従来の技術】
液晶ディスプレイパネルなどのデバイスの高精細大画面化に伴い、そのデバイスの設計に当たっては、基板の大部分を占める製品となる領域(製品領域)の画面構成用パターンの他に、各製造工程で使用するためのアライメントマークなどからなる多くのパターンを製品領域を囲む周辺の微小領域(周辺領域)に、高精度で形成することが必要になりそれらのレイアウトの設計が複雑になってきた。
【0003】
従来、レイアウト設計に用いられているCADシステムでは製品領域の設計が中心となっており、その周辺領域についてはCAD画面上に表示されるパターンと実際のデバイス用基板上の膜形成パターンとの対応については必ずしも配慮されていなかった。
【0004】
ここで対象にしているCADシステムでは、デバイスの製造の一例として以下に述べる各工程で薄膜が露光およびエッチング後に、基板上に残る部分のパターンのみがCAD画面上に表示され、それ以外のところや露光されていない領域すなわち、製品領域を囲む周辺領域は表示されない。
【0005】
一般に液晶ディスプレイパネルなどのデバイスの製造は透明なガラス板を基板として使用し、その上にスパッタやCVDなどの手段を用いた各種薄膜を形成する工程、その薄膜に微細パターンを形成するための感光剤塗布、露光およびエッチングの各工程などを経て、製品に要求される仕様を満たす表示部の画素アレイやTFT(Thin Film Transistor)などのトランジスタアレイおよびその電極と電極端子リードなどを順次形成することによって行っている。この露光工程で使用するレチクル(reticle)は製品の製造歩留りを決定する要因となるため高精度が必要で、遮光性のクロムなどのメタル薄膜を形成した透明なガラス基板上に、必要なパターンを露光およびエッチング工程により製作する。
【0006】
製品部分となる領域のパターンは複数種類のレチクルを用いて構成する。レチクルは各工程毎に必要なパターンを別途、パターンジェネレータなどを使用して目標の製品仕様に合わせて製作準備しておく。
【0007】
前述のように高精細大画面化に対処するためには各工程毎に、複数種類のパターンのレチクルを組み合わせてデバイスのレイアウトを構成し、ステッパを用いて複数回のショット(露光)でデバイス全体を形成する。
【0008】
例えば液晶ディスプレイパネルのデバイス製造では各工程毎に異なるパターンとして、画素構成用、トランジスタ構成用さらに詳しくはゲート、ゲート絶縁膜、半導体膜、ドレイン、ソース構成用および電極構成用などのパターンを有するレチクルが必要であり、全工程では複数種類の設計が必要となる。
【0009】
実際の製品製造では、第一層(レイヤー)として、ゲート用金属膜を成膜後ゲート用マスクを用いてゲートパターンを形成し、つぎに第二層としてゲート絶縁膜を成膜し、ゲート絶縁膜パターンを形成するというように積層し、順次必要な膜を成膜後、その工程で必要なレチクルを使用してパターン形成してゆく。
【0010】
一般にレチクルの種類および数はレイヤーの数とともに増すが、各工程で用いる全レチクルの位置関係は、正確に合致させることが必要である。
それゆえ、各工程用において、レチクルを用いて形成した製品領域の外側である周辺領域に、レイヤー間の位置合わせ用や各工程で使用する製造設備とガラス基板などのデバイスとの位置合わせのために、多くのアライメントマークのパターンを形成しておき、それに従って位置合わせを行う。これらのマーク以外に、周辺領域には検査用など別の目的で使用する各種のマーク用パターンなども形成しておく場合がある。
【0011】
これらのパターンも製品領域と同様に、露光およびエッチング工程により形成する。この周辺領域は製造に不必要になった段階では製品領域と分離される。
レチクルを用いてステッパでデバイスパターンを形成する場合、デバイス全体の露光には長時間を要するため、従来は製品領域はその全体をステッパで露光するが、周辺領域については全体を露光するのではなく、アライメントマークなどの形成に必要な部分領域のみの露光にとどめることにより、スループットの短縮化を図っていた。
【0012】
しかし、この場合CAD画面上では同一に見えても、製品領域とその周辺領域では表示内容が異なるため、実際のデバイス基板イメージが異なっている場合があった。すなわち、製品領域は露光およびエッチング工程を経て形成されるメタルパターン部分が表示され、パターンが無い部分が表示されないのに対し、周辺領域はそのほとんどの部分が未露光状態のために、実際にはメタル膜が存在しているにもかかわらず表示されていない。また、あるレイヤーの一部の領域にアライメントマークなどのメタル膜パターンが存在していても、他のレイヤーのメタル膜と重なって、CAD画面上では認識できない場合がある。
【0013】
このため、誤認識による設計ミスを生じたり、作業効率の低下の原因となっていた。
【0014】
【発明が解決しようとする課題】
そこで本発明は、設計作業者の誤認識による設計ミスを無くし、作業効率を上げられるように、CAD画面上の表示と実際のデバイス基板上のメタルパターンの有無のイメージとが対応するデバイス設計手法を提供することを目的としている。
【0015】
前述のように、CAD画面上では製品領域はレチクルのパターンに対応しているが、周辺領域は製品用レチクルによる露光領域から外れているため、未露光領域となり、CAD画面上では表示されず、製品領域のようにメタルの有無の状態が明確に把握できなかった。即ちエッチング処理工程を経た後、メタルが残存するか除去されてしまっているかは、この部分がアライメントマークなどの形成にとって重要であるにもかかわらず、CAD画面上では表示されない。このため、周辺領域については異なる製造工程で使用するレチクルと、それを用いて実際に製造される被製造膜のレイヤー間の重なり(干渉)状態についてはその判断を設計作業者がおこなっていた。
【0016】
それ故、各製造工程で使用するレチクルの重ね合わせ状況などを検討する場合などに、画面上に表示されていない周辺領域が実際には製造される被製造膜レイヤーのいずれかのレイヤーにメタルが存在していても、未露光領域のため表示されないのか、実際にメタルは存在しないため表示されないのかの区別がつかず、設計作業における誤認識の原因となっていた。
【0017】
本発明はこの周辺領域の未露光領域についても製品領域の露光領域と同様に、メタルが残存しているところはその状態を必ず、CAD画面上に表示するデバイスのレイアウト設計手法を提供する。
【0018】
【課題を解決するための手段】
上で述べた課題は、被露光基板において、製品領域であるレチクルパターンによる露光領域とそれを囲む非露光領域である周辺領域とを分離し、その周辺領域の形状に合わせてその部分を認識し易くするための表示用図形データを生成し、そのデータと製品領域であるデバイス用データとで基板全域の表示データを構成し、CAD画面上に表示することにより解決できる。
【0019】
図形データとして生成する表示パターンはCADシステム上でフィルパターンの設定において模様などを付加させる。この模様は他の領域と識別し易くする目的を達成するものなら、網かけ、斜線など特にこだわらない。
【0020】
液晶ディスプレイパネルの例では、ガラス基板全体を表示する場合に、製品領域のパターンと未露光領域内のメタルが形成されるところにはフィルパターンの設定において付加した模様とをCAD画面上に表示する。
【0021】
こうすることにより、複数種類の複数枚のレチクルを用いて複数回の露光で各レイヤーの製品領域の露光作業を進めていく場合、その各レイヤーの周辺領域がCAD画面上で可視化されており、アライメントマークなどの露光位置が目視で確認できるため、レイアウト設計がきわめて効率的に行える。
【0022】
このようにCADを用いたデバイスの設計において、上記の画面構成で基板表示をおこなえば、実際の工程における周辺領域のメタル膜の有無が製品領域と同様にCAD画面に表示され、レイヤー間の重なり状態も明確になる。
【0023】
【発明の実施の形態】
図1、2は本発明による実施説明図である。
CAD画面上に被露光基板の全体を表示し、その外周囲を表す輪郭を図1(a)におけるxとする。この被露光基板上で製品領域は目標の仕様に合致したレチクルのパターンを配置することにより構成する。例えば、レチクルパターンとして、a,b,c,dの4種類のパターンで構成した場合、CADシステムにおいてまず、これらのレチクルパターンの最外周囲を表す輪郭yを抽出する。このyと基板の外周囲xとの図形論理演算により、周辺領域の形状を表す領域zを作成する。図1(b)はこのzの領域および最外周囲yを示す。zの領域を識別し可視化させるため、CADシステム上でフィルパターンを付加する設定をする。図では斜線で示している領域である。その後、このフィルパターンを設定した周辺領域zとレチクルパターンa,b,c,dのデータで構成した製品領域とを総合して、基板全体をCAD画面上に表示する。
【0024】
図1(c)はこの基板全体の表示状態を示す。この新しく表示されたCAD画面上では、従来表示されなかった周辺領域の状態が可視化されており、メタルの有無が確認し易くなる。
【0025】
図2(a)は従来の表示法によるアライメント用などのマークを表示した画面の例である。この図のように、周辺領域はマークが形成してあるところのみ、メタルを基板上に存在させていた。図2(b)は本方法による表示例であり、周辺領域においてメタルが存在することを網かけなどで表示し、その一部に網かけが無くメタルが存在しないため窓開けし、その内側にマークをメタルで形成した状態を示している。
【0026】
図2(c)は図2(b)とは異なるレイヤーでメタルが存在することを網かけなどで表示し、窓開けによりその一部に網かけが無くメタルが存在しない部分がある状態を示している。
【0027】
レイヤーの異なる図(b)と(c)をCAD画面上で重ね合わせた場合、レチクル領域a,b,c,dはそれぞれe,f,g,hと重なったパターンが表示されるが、周辺領域のマークは窓開けにより、必ずしも重ならない状態で表示することができる。このことはレイヤー数が多い場合に全レイヤーを重ねた作業をし易くし効率化を図ることができる。
【0028】
【発明の効果】
本発明によれば、CAD画面上に従来は表示されなかった周辺領域の未露光領域が、実際の状態と対応させて表示できる。その結果、本発明によれば設計作業者がCAD画面上で実際の工程を誤認識することなく、デバイスのレイアウト設計ができ設計効率を飛躍的に向上させることができる。
【0029】
したがって、本発明はデバイス設計に寄与するところが大である。
【図面の簡単な説明】
【図1】 本発明の表示方法の説明図
【図2】 本発明の表示方法による表示例
【符号の説明】
a,b,c,d 4種類のレチクルパターン
e,f,g,h 他のレイヤーの4種類のレチクルパターン
u アライメント用などのマーク
v マークパターンのための窓開け
w 網かけなどの表示と窓開け表示
x 基板の外周囲
y レチクルパターンの最外周囲
z 周辺領域
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a layout design method using a CAD (Computer Aided Design) system, and more particularly to a device layout design method by multiple exposures.
[0002]
[Prior art]
With the development of high-definition and large-screen devices such as liquid crystal display panels, the device design is used in each manufacturing process in addition to screen configuration patterns in the product area that occupies most of the substrate. Therefore, it is necessary to form a large number of patterns including alignment marks or the like in a minute area (peripheral area) surrounding the product area with high accuracy, and the design of the layout has become complicated.
[0003]
Conventionally, in the CAD system used for layout design, the design of the product area has been the center, and in the peripheral area, the correspondence between the pattern displayed on the CAD screen and the film formation pattern on the actual device substrate Was not necessarily considered.
[0004]
In the CAD system targeted here, only the pattern of the portion remaining on the substrate after the thin film is exposed and etched in each step described below as an example of device manufacture is displayed on the CAD screen. An unexposed area, that is, a peripheral area surrounding the product area is not displayed.
[0005]
In general, the manufacture of devices such as liquid crystal display panels uses a transparent glass plate as a substrate, forms various thin films using means such as sputtering and CVD on it, and photosensitive to form fine patterns on the thin film. Through each step of agent coating, exposure, etching, etc., sequentially form a pixel array of a display unit that meets the specifications required for the product, a transistor array such as a TFT (Thin Film Transistor), and its electrodes and electrode terminal leads. Is going by. The reticle used in this exposure process is a factor that determines the production yield of the product, so high accuracy is required, and a necessary pattern is formed on a transparent glass substrate on which a light-shielding chromium or other metal thin film is formed. It is manufactured by an exposure and etching process.
[0006]
The pattern of the region to be the product part is configured using a plurality of types of reticles. The reticle is prepared for production according to the target product specifications using a pattern generator or the like separately for each process.
[0007]
As described above, in order to cope with the increase in size and size of the screen, the layout of the device is configured by combining multiple types of reticles for each process, and the entire device is shot with multiple shots (exposure) using a stepper. Form.
[0008]
For example, in a liquid crystal display panel device manufacturing, a reticle having a pattern for pixel configuration, for transistor configuration, and more specifically for gate, gate insulating film, semiconductor film, drain, source configuration and electrode configuration, as different patterns for each process. And all types of designs require multiple types of design.
[0009]
In actual product manufacturing, a gate metal film is formed as a first layer (layer), then a gate pattern is formed using a gate mask, then a gate insulating film is formed as a second layer, and gate insulation is performed. Layers are formed so as to form a film pattern, and after sequentially forming necessary films, a pattern is formed using a reticle necessary for the process.
[0010]
In general, the type and number of reticles increase with the number of layers, but the positional relationship of all the reticles used in each process needs to be accurately matched.
Therefore, in each process, for alignment between layers and the manufacturing equipment used in each process and devices such as glass substrates in the peripheral area outside the product area formed using the reticle In addition, many alignment mark patterns are formed, and alignment is performed in accordance therewith. In addition to these marks, various mark patterns used for other purposes such as inspection may be formed in the peripheral area.
[0011]
These patterns are also formed by exposure and etching processes as in the product region. This peripheral area is separated from the product area when it is no longer needed for manufacturing.
When forming a device pattern with a stepper using a reticle, it takes a long time to expose the entire device, so the product area is conventionally exposed with a stepper, but the entire peripheral area is not exposed. By limiting the exposure to only the partial areas necessary for forming alignment marks and the like, the throughput was shortened.
[0012]
However, in this case, even though the images look the same on the CAD screen, the actual device substrate image may be different because the display contents are different between the product area and the peripheral area. That is, in the product area, the metal pattern part formed through the exposure and etching process is displayed and the part without the pattern is not displayed, whereas in the peripheral area, most of the part is unexposed, so it is actually Not displayed despite the presence of a metal film. Further, even if a metal film pattern such as an alignment mark exists in a partial area of a certain layer, it may overlap with the metal film of another layer and may not be recognized on the CAD screen.
[0013]
For this reason, a design error due to misrecognition has occurred, or work efficiency has been reduced.
[0014]
[Problems to be solved by the invention]
Therefore, the present invention provides a device design method in which the display on the CAD screen and the image of the presence or absence of the metal pattern on the actual device substrate correspond to each other so that the design error due to the misrecognition of the design worker can be eliminated and the work efficiency can be improved. The purpose is to provide.
[0015]
As described above, the product area corresponds to the reticle pattern on the CAD screen, but the peripheral area is out of the exposure area by the product reticle, so that it is an unexposed area and is not displayed on the CAD screen. As with the product area, the presence or absence of metal could not be clearly grasped. That is, whether or not the metal remains or has been removed after the etching process is not displayed on the CAD screen although this portion is important for the formation of alignment marks and the like. For this reason, the design operator made a judgment on the overlapping (interference) state between the reticle used in different manufacturing processes and the layer of the film to be manufactured actually manufactured using the peripheral region.
[0016]
Therefore, when examining the overlay status of reticles used in each manufacturing process, etc., the peripheral area that is not displayed on the screen is actually metal in one of the manufactured film layers to be manufactured. Even if it exists, it cannot be distinguished whether it is not displayed because it is an unexposed area, or whether it is not displayed because there is no actual metal, and this has caused erroneous recognition in design work.
[0017]
The present invention provides a layout design method for a device that always displays the state where the metal remains on the unexposed area in the peripheral area where the metal remains, on the CAD screen.
[0018]
[Means for Solving the Problems]
The problem described above is to separate the exposure area by the reticle pattern, which is the product area, from the peripheral area, which is the non-exposure area that surrounds the product area, and recognize that part according to the shape of the peripheral area. This can be solved by generating display graphic data for facilitating the display, composing display data for the entire substrate with the data and device data as a product area, and displaying the display data on a CAD screen.
[0019]
The display pattern generated as the graphic data is added with a pattern or the like in the fill pattern setting on the CAD system. If this pattern achieves the purpose of making it easy to distinguish from other areas, there is no particular emphasis on shading or diagonal lines.
[0020]
In the example of the liquid crystal display panel, when the entire glass substrate is displayed, the pattern added in the setting of the fill pattern is displayed on the CAD screen where the pattern in the product area and the metal in the unexposed area are formed. .
[0021]
By doing this, when the exposure work of the product area of each layer is advanced by multiple exposures using multiple types of multiple reticles, the peripheral area of each layer is visualized on the CAD screen, Since the exposure position of alignment marks and the like can be visually confirmed, layout design can be performed very efficiently.
[0022]
Thus, in designing a device using CAD, if the substrate is displayed with the above-described screen configuration, the presence or absence of the metal film in the peripheral region in the actual process is displayed on the CAD screen in the same manner as in the product region, and the overlap between layers is displayed. The state becomes clear.
[0023]
DETAILED DESCRIPTION OF THE INVENTION
1 and 2 are diagrams for explaining the implementation according to the present invention.
The entire substrate to be exposed is displayed on the CAD screen, and the contour representing the outer periphery is defined as x in FIG. A product region on the substrate to be exposed is configured by arranging a reticle pattern that matches a target specification. For example, when the reticle pattern is composed of four types of patterns a, b, c, and d, the contour y representing the outermost periphery of these reticle patterns is first extracted in the CAD system. A region z representing the shape of the peripheral region is created by graphic logic operation of y and the outer periphery x of the substrate. FIG. 1B shows the region of z and the outermost periphery y. In order to identify and visualize the z region, a setting is made to add a fill pattern on the CAD system. In the figure, the region is indicated by hatching. Thereafter, the peripheral area z in which the fill pattern is set and the product area constituted by the data of the reticle patterns a, b, c, and d are combined to display the entire substrate on the CAD screen.
[0024]
FIG. 1C shows the display state of the entire substrate. On the newly displayed CAD screen, the state of the peripheral area that has not been displayed conventionally is visualized, and it is easy to confirm the presence or absence of metal.
[0025]
FIG. 2A shows an example of a screen displaying marks for alignment or the like by a conventional display method. As shown in this figure, the metal was present on the substrate only in the peripheral area where the mark was formed. FIG. 2B is a display example according to this method. The presence of metal in the surrounding area is indicated by shading, etc., and since there is no shading in part and no metal exists, a window is opened and inside A state in which the mark is made of metal is shown.
[0026]
FIG. 2 (c) shows that a metal exists in a layer different from FIG. 2 (b) by shading, etc., and shows a state where there is a portion where there is no shading and no metal exists due to opening of the window. ing.
[0027]
When figures (b) and (c) with different layers are superimposed on the CAD screen, patterns overlapping with e, f, g, and h are displayed in the reticle areas a, b, c, and d, respectively. Area marks can be displayed in a state where they do not necessarily overlap by opening a window. This makes it easier to work with all layers overlaid when the number of layers is large, thereby improving efficiency.
[0028]
【The invention's effect】
According to the present invention, an unexposed area in a peripheral area that has not been conventionally displayed on a CAD screen can be displayed in correspondence with an actual state. As a result, according to the present invention, the design operator can design the layout of the device without erroneously recognizing the actual process on the CAD screen, and the design efficiency can be greatly improved.
[0029]
Therefore, the present invention greatly contributes to device design.
[Brief description of the drawings]
FIG. 1 is an explanatory diagram of a display method of the present invention. FIG. 2 is a display example of a display method of the present invention.
a, b, c, d Four types of reticle patterns e, f, g, h Four types of reticle patterns of other layers u Marks for alignment, etc. v Window opening for mark patterns w Display and windows such as shading Open display x Outer perimeter of substrate y Outer perimeter of reticle pattern z Peripheral area

Claims (2)

CADを用いた複数回の露光によって被露光基板の主面にデバイスパターンを形成するデバイスのレイアウト設計法において、
該被露光基板の主面の輪郭を表す第1図形データと、該被露光基板の主面のうち該デバイスパターンが形成される製品領域を表す第2図形データと、該製品領域の周辺領域に形成されるパターンを表す第3図形データとを生成する工程と、
該第1図形データと該第2図形データから、該被露光基板の主面のうち該製品領域を除く領域を表す第4図形データを生成する工程と、
該第4図形データで表わされた領域のうち未露光領域を認識可能に表示し、該第3図形データで表わされるパターン及び該製品領域の露光パターンを該第4図形データで表わされた領域の表示に重畳させて表示する工程とを有することを特徴とするデバイスのレイアウト設計法。
In a device layout design method for forming a device pattern on the main surface of a substrate to be exposed by multiple times of exposure using CAD,
First graphic data representing the contour of the main surface of the substrate to be exposed, second graphic data representing a product region in which the device pattern is formed on the main surface of the substrate to be exposed, and a peripheral region of the product region Generating third graphic data representing a pattern to be formed;
Generating, from the first graphic data and the second graphic data, fourth graphic data representing a region excluding the product region of the main surface of the substrate to be exposed;
An unexposed area of the area represented by the fourth graphic data is displayed in a recognizable manner, and the pattern represented by the third graphic data and the exposure pattern of the product area are represented by the fourth graphic data. And a method of designing the layout of the device, the method including a step of superimposing the display on the display of the region.
該第4図形データで表わされた領域をフィルパターンで表示することを特徴とする請求項1記載のデバイスのレイアウト設計法。 2. The device layout design method according to claim 1, wherein the area represented by the fourth graphic data is displayed as a fill pattern.
JP18508697A 1997-07-10 1997-07-10 Device layout design method Expired - Fee Related JP3747577B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18508697A JP3747577B2 (en) 1997-07-10 1997-07-10 Device layout design method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18508697A JP3747577B2 (en) 1997-07-10 1997-07-10 Device layout design method

Publications (2)

Publication Number Publication Date
JPH1131746A JPH1131746A (en) 1999-02-02
JP3747577B2 true JP3747577B2 (en) 2006-02-22

Family

ID=16164592

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18508697A Expired - Fee Related JP3747577B2 (en) 1997-07-10 1997-07-10 Device layout design method

Country Status (1)

Country Link
JP (1) JP3747577B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6747298B2 (en) * 2001-07-23 2004-06-08 Cree, Inc. Collets for bonding of light emitting diodes having shaped substrates

Also Published As

Publication number Publication date
JPH1131746A (en) 1999-02-02

Similar Documents

Publication Publication Date Title
JP3328323B2 (en) Method for manufacturing phase shift mask and method for manufacturing semiconductor integrated circuit device
KR100394069B1 (en) Identification making portion in liquid crystal display panel and fabricating method thereof
JP2008122964A (en) Method of forming identification mark for display substrate, and display device using the same
JP4693451B2 (en) Method for manufacturing gray tone mask and method for manufacturing thin film transistor substrate
JP2009053683A (en) Method for manufacturing gray tone mask, the gray tone mask, method for inspecting the gray tone mask, and pattern transfer method
WO2017000431A1 (en) Array substrate and preparation method therefor, display panel, and display device
CN104635416A (en) Manufacturing method of mask plate and array substrate
JP2006276491A (en) Mask pattern correcting method and photomask manufacturing method
JP3747577B2 (en) Device layout design method
JPH021107A (en) Automatic verification apparatus of pattern for mask of reticle use
JPH04294329A (en) Liquid crystal display device
KR100607014B1 (en) Pattern simulation method, program, storage device for storing the program, and apparatus the same
WO2023082411A1 (en) Photomask, and manufacturing method and exposure method therefor
JP2002108241A (en) Active matrix type display device and manufacturing method therefor
KR100815907B1 (en) Method For Fabricating Liquid Crystal Display Device
JP6993479B1 (en) Manufacturing method of large touch sensing pattern
JP2007103711A (en) Pattern simulating method, its program, medium having stored program, and its apparatus
JP4226316B2 (en) Manufacturing method of semiconductor device
JPH056176B2 (en)
JP2004265386A (en) Pattern simulation method, its program, medium storing program, and device for pattern simulation
KR100719918B1 (en) Method for fabricating liquid crystal display
JP3710964B2 (en) Display device layout design method
JP2006010751A (en) Mask data creation method, mask designing apparatus, mask, program, and method for manufacturing semiconductor device
CN111427232A (en) Screen display precision improving method
KR100796486B1 (en) Method For Fabricating Liquid Crystal Display Device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040907

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051121

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081209

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091209

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091209

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101209

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111209

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111209

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111209

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111209

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121209

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121209

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131209

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees