JPH04294329A - Liquid crystal display device - Google Patents
Liquid crystal display deviceInfo
- Publication number
- JPH04294329A JPH04294329A JP3083501A JP8350191A JPH04294329A JP H04294329 A JPH04294329 A JP H04294329A JP 3083501 A JP3083501 A JP 3083501A JP 8350191 A JP8350191 A JP 8350191A JP H04294329 A JPH04294329 A JP H04294329A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- display device
- thin film
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 38
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 239000010409 thin film Substances 0.000 claims abstract description 29
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 238000000059 patterning Methods 0.000 abstract description 12
- 239000010410 layer Substances 0.000 description 19
- 238000000034 method Methods 0.000 description 19
- 239000003990 capacitor Substances 0.000 description 8
- 239000011159 matrix material Substances 0.000 description 7
- 238000003860 storage Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000011521 glass Substances 0.000 description 5
- 239000010408 film Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
Abstract
Description
【０００１】0001
【産業上の利用分野】本発明は、大面積のガラス基板上
に薄膜トランジスタ（ＴＦＴ）を備えた画素部が多数配
置されて成る大画面のアクティブマトリックス液晶ディ
スプレイとして好適な液晶表示装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device suitable as a large-screen active matrix liquid crystal display in which a large number of pixel portions each having thin film transistors (TFTs) are arranged on a large-area glass substrate.
【０００２】0002
【従来の技術】液晶表示装置を初めとして、平面表示デ
ィバイスには様々なものが知られている。中でもＴＦＴ
を備えたアクティブマトリックス液晶ディスプレイ（Ｔ
ＦＴ−ＬＣＤ）は、表示画面が曲面であるブラウン管に
比較して完全な平面上に表示を行えるので、表示のぶれ
や歪みがなく、しかもスペースファクタに優れている。
またこのアクティブマトリックス液晶ディスプレイは、
表示のコントラスト比が高く、カラー表示が可能であり
、しかも駆動電圧が２０Ｖ程度と比較的低いためコンピ
ュータなどの表示部として好適である。2. Description of the Related Art Various types of flat display devices are known, including liquid crystal display devices. Among them, TFT
Active matrix liquid crystal display (T
Compared to a cathode ray tube, which has a curved display screen, the FT-LCD can display on a completely flat surface, so there is no display blur or distortion, and it has an excellent space factor. This active matrix liquid crystal display also
The display contrast ratio is high, color display is possible, and the driving voltage is relatively low at about 20 V, so it is suitable as a display unit for computers and the like.
【０００３】このような特徴を有するアクティブマトリ
ックス液晶ディスプレイは、第１の基板とこの基板に対
向する対向基板との間に液晶材料が挟持された物である
。第１の基板は、ガラス基板上に少なくとも１本以上の
走査電極と、これと直交する少なくとも１本以上の信号
電極とが設けられたもので、これら走査電極と信号電極
との交点には表示電極と、薄膜トランジスタ素子あるい
はその他の非線形素子とが配置されている。薄膜トラン
ジスタ素子は、信号電極及び走査電極の少なくとも一方
と接続されている。前記対向基板には、表示電極と対向
する対向電極が設けられている。An active matrix liquid crystal display having such characteristics has a liquid crystal material sandwiched between a first substrate and a counter substrate facing this substrate. The first substrate is provided with at least one scanning electrode and at least one signal electrode orthogonal thereto on a glass substrate, and a display is displayed at the intersection of the scanning electrode and the signal electrode. Electrodes and thin film transistor elements or other nonlinear elements are arranged. The thin film transistor element is connected to at least one of a signal electrode and a scan electrode. The counter substrate is provided with a counter electrode that faces the display electrode.
【０００４】このディスプレイ製造のためには、ガラス
基板上に数ミクロン幅の微細パターンを繰返し製作する
必要があり、現在は、ＬＳＩ製造と同様にホトレジスト
とホトマスクを用いたパターニングプロセスを繰返し行
なっている。ＬＳＩ製造工程では、１枚のＳｉ基板上に
同時に多数のＬＳＩチップを作り込み、チップ完成後に
チップ毎に切離し、良品のみを取りだし使用する。これ
に対し、アクティブマトリクス液晶ディスプレイは１枚
のガラス基板上に多数の画素を作成し、全体として１枚
のディスプレイを構成するため、すべての画素が動作し
なくては良品とならない。従って、良品のディスプレイ
を得るためには極めて低い欠陥率が必要である。しかも
、基板のサイズがＬＳＩでは６〜８″程度であるのに対
し、アクティブマトリクス液晶ディスプレイでは、１０
″〜１４″と大きく、さらに大型化、高精細化が求めら
れている。[0004] In order to manufacture this display, it is necessary to repeatedly manufacture fine patterns several microns wide on a glass substrate, and currently, a patterning process using photoresist and photomasks is repeatedly performed, similar to LSI manufacturing. . In the LSI manufacturing process, a large number of LSI chips are simultaneously fabricated on a single Si substrate, and after the chips are completed, they are separated into chips and only good products are taken out and used. On the other hand, active matrix liquid crystal displays have a large number of pixels formed on a single glass substrate and constitute a single display as a whole, so all pixels must work to be a good product. Therefore, an extremely low defect rate is required to obtain a display of good quality. Moreover, while the substrate size for LSI is about 6 to 8 inches, for active matrix liquid crystal displays, the size of the substrate is about 10 inches.
The size is as large as 14" to 14", and there is a demand for even larger size and higher definition.
【０００５】基板上へのパターン形成工程では、ホトリ
ソグラフィーと呼ばれるパターニング工程が通常使われ
る。以下にその概略を述べる。すなわち、このパターニ
ング工程では、まず、蒸着した半導体、絶縁体または導
体薄膜上にホトレジストと呼ばれる感光性樹脂を全面に
塗布し、これにホトマスクを用いて特定のパターン部に
のみ光を当て感光させる。この時、ホトレジストは光化
学変化を起こし、感光部と、非感光部とで特定の溶媒に
対する溶解度が変化する。その後現像液と呼ばれる溶媒
で洗浄すると、感光部または非感光部のみのレジストが
溶け去る。この状態で、ドライまたはウエットエッチン
グを施し、レジストに被われていない部分の薄膜を取り
去る。その後残ったレジストを除去することによって、
１回のホトリソグラフィーと呼ばれるパターニング工程
が完了する。[0005] In the process of forming a pattern on a substrate, a patterning process called photolithography is usually used. The outline is described below. That is, in this patterning process, first, a photosensitive resin called photoresist is applied to the entire surface of the vapor-deposited semiconductor, insulator, or conductor thin film, and a photomask is used to expose only specific pattern areas to light. At this time, the photoresist undergoes a photochemical change, and the solubility in a specific solvent changes between the exposed area and the non-exposed area. When the resist is then washed with a solvent called a developer, the resist in only the exposed or non-exposed areas is dissolved away. In this state, dry or wet etching is performed to remove the thin film in areas not covered by the resist. By removing the remaining resist,
One patterning process called photolithography is completed.
【０００６】しかしながら、現在この方式では、大面積
基板を用いる場合、マスク及び感光プロセスをステッパ
方式と呼ばれる分割露光方式により実現しており、露光
工程のスループットに問題があった。However, in this method, when a large-area substrate is currently used, the mask and photosensitive process are currently implemented using a divided exposure method called a stepper method, which poses a problem in the throughput of the exposure process.
【０００７】そこで、大面積基板上のレジストパターン
を印刷法により形成することが考えられている。特願平
２−２１２３２４によれば、薄膜トランジスタの製造に
関して、レジストパターンを印刷法を用いて形成するこ
とにより、レジストパターンの形成効率を向上でき、薄
膜パターンの量産性を向上できることが紹介されている
。Therefore, it has been considered to form a resist pattern on a large-area substrate by a printing method. According to Japanese Patent Application No. 2-212324, regarding the manufacture of thin film transistors, it is introduced that by forming a resist pattern using a printing method, the formation efficiency of the resist pattern can be improved and the mass productivity of thin film patterns can be improved. .
【０００８】しかしながら、ＴＦＴ−ＬＣＤ用の基板を
得るためには印刷時に１０層程度の薄膜パターンを精度
良く重ねあわせなければならない。However, in order to obtain a substrate for TFT-LCD, thin film patterns of about 10 layers must be overlapped with high accuracy during printing.
【０００９】ＴＦＴ−ＬＣＤ用の基板の概要を図５に示
す。ガラス基板５１上の中央部にディスプレイ部５２が
配置され、この周囲に複数のアライメントマーク部５３
が配置されている。アライメントマーク５３は、図６に
示すように、複数のアライメントマーク５４の集合体で
ある。ディスプレイ部５２は図７に拡大して示すような
ＴＦＴ９と表示電極５６とを備えた画素部５５がマトリ
ックス状に配置された部分である。そしてこれら画素部
５５の境界上には、走査電極２と信号電極４とが配線さ
れている。FIG. 5 shows an outline of a substrate for TFT-LCD. A display section 52 is arranged at the center on a glass substrate 51, and a plurality of alignment mark sections 53 are arranged around the display section 52.
is located. The alignment mark 53 is a collection of a plurality of alignment marks 54, as shown in FIG. The display section 52 is a section in which pixel sections 55 each including a TFT 9 and a display electrode 56 are arranged in a matrix as shown in an enlarged view in FIG. Scanning electrodes 2 and signal electrodes 4 are wired on the boundaries of these pixel portions 55.
【００１０】従来、ＴＦＴ９等を構成する各層間のアラ
イメントを合わせる場合には、基板５１の周囲に配置さ
れたアライメントマーク部５３において基板５１と版の
アライメントパターンが重なるように版と被印刷物との
相対関係を調整していた。Conventionally, when aligning the layers constituting the TFT 9 and the like, the plate and printing material are aligned so that the alignment patterns of the substrate 51 and the plate overlap at alignment mark portions 53 arranged around the substrate 51. I was adjusting the relative relationships.
【００１１】[0011]
【発明が解決しようとする課題】この点において、現在
の印刷方式では、数μｍの線幅をパターニングするため
にはアライメント精度が不十分であり、この点について
配慮が不足していた。本発明は、印刷法によってレジス
トパターンを形成する場合においても高い層間アライメ
ント精度を達成できる液晶表示装置を提供することを目
的とする。In this regard, current printing methods have insufficient alignment accuracy for patterning line widths of several μm, and lack of consideration has been given to this point. An object of the present invention is to provide a liquid crystal display device that can achieve high interlayer alignment accuracy even when a resist pattern is formed by a printing method.
【００１２】0012
【課題を解決するための手段】本発明の液晶表示装置に
おいては、基板上に最初に形成される不透明な薄膜によ
って形成された基準マークと、前記不透明薄膜形成後に
形成される薄膜によって形成されると共に前記基準マー
クとほぼ一致する輪郭を有す位置合わせマークとからな
るアライメントマークを、複数の画素部に配置すること
によって、前記目的を達成した。[Means for Solving the Problems] In the liquid crystal display device of the present invention, a reference mark is formed by an opaque thin film that is first formed on a substrate, and a reference mark is formed by a thin film that is formed after the formation of the opaque thin film. The above object has been achieved by arranging alignment marks, each of which is composed of the reference mark and an alignment mark having an outline that substantially matches the reference mark, in a plurality of pixel areas.
【００１３】アライメントマークを配置するのに好適な
画素部内の位置としては、表示電極の輪郭部の内側また
は外側、表示電極内の不透明領域、隣合う画素部の境界
部分等が挙げられる。Suitable locations within the pixel portion for arranging the alignment mark include the inside or outside of the outline of the display electrode, the opaque area within the display electrode, the boundary between adjacent pixel portions, and the like.
【００１４】また液晶表示装置のディスプレイ部に複数
配置された画素部のうち外周側に配置された画素部にア
ライメントマークを設けると、アライメント精度を高め
ることができる。分割露光方式によって露光処理を行う
場合は、１ステップで露光処理される画素部の集合の外
側に配置されている画素部にアライメントマークを形成
すると良い。Furthermore, alignment accuracy can be improved by providing an alignment mark on a pixel section located on the outer circumferential side of a plurality of pixel sections arranged in a display section of a liquid crystal display device. When performing exposure processing using a divided exposure method, it is preferable to form alignment marks on pixel portions located outside a set of pixel portions to be exposed in one step.
【００１５】[0015]
【作用】ＴＦＴを形成する基板上の、第１層目の薄膜パ
ターニング時に複数の画素部内に基準マークを少なくと
も１個以上形成しておく。これを用いて２層目以後のア
ライメントを行なうことにより、２層目以後のレジスト
パターン形成時に基板全面に渡って精度良くアライメン
トできる。[Operation] At least one reference mark is formed in a plurality of pixel portions during patterning of the first layer of thin film on the substrate on which the TFT is formed. By using this to align the second and subsequent layers, it is possible to accurately align the entire surface of the substrate when forming resist patterns for the second and subsequent layers.
【００１６】[0016]
【実施例】以下、図面を参照して本発明の液晶表示装置
を詳しく説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS The liquid crystal display device of the present invention will be explained in detail below with reference to the drawings.
【００１７】（実施例１）図１は第１実施例の液晶表示
装置に複数設けられた画素部の一つを示している。(Embodiment 1) FIG. 1 shows one of a plurality of pixel sections provided in a liquid crystal display device according to a first embodiment.
【００１８】画素部にはＴＦＴ９と表示電極８が設けら
れている。ＴＦＴ９は、ゲート電極部６とドレイン電極
部７とソース電極部１５とによって概略構成されている
。そして画素部と画素部との境界には走査電極２および
この走査電極２と交差する信号電極４が配線されている
。表示電極８の一部分には、絶縁膜を介して蓄積容量共
通電極３が設けられている。蓄積容量共通電極３は、表
示電極８との間に蓄積容量を形成し、電気的に液晶容量
と並列に接続することにより画素の液晶印加電圧を十分
保つことができるように設けられた電極で、図示しない
対向基板に設けられた対向電極と同一電位に接続されて
いる。A TFT 9 and a display electrode 8 are provided in the pixel portion. The TFT 9 is roughly composed of a gate electrode section 6 , a drain electrode section 7 , and a source electrode section 15 . A scanning electrode 2 and a signal electrode 4 intersecting the scanning electrode 2 are wired at the boundary between the pixel sections. A storage capacitor common electrode 3 is provided on a portion of the display electrode 8 via an insulating film. The storage capacitor common electrode 3 is an electrode provided to form a storage capacitor with the display electrode 8 and to maintain a sufficient voltage applied to the liquid crystal of the pixel by electrically connecting it in parallel with the liquid crystal capacitor. , are connected to the same potential as a counter electrode provided on a counter substrate (not shown).
【００１９】この画素部内には、５箇所にアライメント
マーク１０ａ〜１０ｅが設けられている。各アライメン
トマーク１０ａ〜１０ｅは、基準マーク１ａ〜１ｅと位
置合わせマーク６１ａ〜６１ｅとによって構成されてい
る。基準マーク１ａ〜１ｅは基板上に最初に形成される
不透明な薄膜、すなわち第１パターニング層を用いて形
成されている。位置合わせマーク６１ａ〜６１ｅは、第
１パターニング層を形成した後に形成される層、即ち被
アライメント層によって形成されたマークである。この
位置合わせマーク６１ａ〜６１ｅは、前記基準マーク１
ａ〜１ｅと輪郭がほぼ一致するように形成されている。Alignment marks 10a to 10e are provided at five locations within this pixel portion. Each of the alignment marks 10a to 10e is composed of reference marks 1a to 1e and positioning marks 61a to 61e. The reference marks 1a to 1e are formed using an opaque thin film that is first formed on the substrate, that is, a first patterning layer. The alignment marks 61a to 61e are marks formed by a layer formed after forming the first patterning layer, that is, a layer to be aligned. These alignment marks 61a to 61e are the reference marks 1
The contours are formed so as to substantially match those of a to 1e.
【００２０】アライメントマーク１０ａは、基準マーク
１ａが隣接する画素部との境界近傍に設けられており、
走査電極２のパターンを一部切り欠くことによって位置
合わせマーク６１ａが形成されている。The alignment mark 10a is provided near the boundary between the reference mark 1a and the adjacent pixel portion,
The alignment mark 61a is formed by partially cutting out the pattern of the scanning electrode 2.
【００２１】アライメントマーク１０ｂは、表示電極８
の角部に基準マーク１ｂが配置されており、表示電極８
に窓を開けることによって位置合わせマーク６１ｂが形
成されている。The alignment mark 10b is the display electrode 8
A reference mark 1b is arranged at the corner of the display electrode 8.
The alignment mark 61b is formed by opening a window in the area.
【００２２】アライメントマーク１０ｃは、絶縁層を位
置合わせするために設けられたものある。絶縁層が必要
な部分は、走査電線２と信号電線４とが交差する部分と
、蓄積容量共通電極３と表示電極８とが重なる部分とＴ
ＦＴ９の部分とであるが、通常は他の不要な部分まで形
成されている。アライメントマーク１０ｃは、このよう
な本来は絶縁膜が不要な部分にある絶縁膜に位置合わせ
マーク６１ｃとなる窓を開けることによって形成されて
いる。The alignment mark 10c is provided for aligning the insulating layer. The parts where an insulating layer is required are the part where the scanning wire 2 and the signal wire 4 intersect, the part where the storage capacitor common electrode 3 and the display electrode 8 overlap, and T.
FT9 part, but other unnecessary parts are also usually formed. The alignment mark 10c is formed by opening a window to serve as the alignment mark 61c in the insulating film in a portion where the insulating film is not originally required.
【００２３】アライメントマーク１０ｄは、画素部の周
辺部分にある被アライメント層が本来不要な部分に形成
された額縁状の位置合わせマーク６１ｄからなるもので
ある。The alignment mark 10d consists of a frame-shaped positioning mark 61d formed in an area around the pixel area where the layer to be aligned is not originally required.
【００２４】アライメントマーク１０ｅは、信号電極４
から延びる２本の突起１６と、信号電極４と同じ層によ
って隣接する画素部に設けられた補助マーク５とによっ
て位置合わせマーク６１ｅが形成される。この例のアラ
イメントマーク１０ｅは、隣接する画素部が形成される
と、突起１６と補助マーク５とが接続して位置合わせマ
ーク６１ｅとなる。The alignment mark 10e is the signal electrode 4
An alignment mark 61e is formed by the two protrusions 16 extending from the substrate and the auxiliary mark 5 provided in the adjacent pixel portion using the same layer as the signal electrode 4. In the alignment mark 10e of this example, when adjacent pixel portions are formed, the protrusion 16 and the auxiliary mark 5 are connected to form an alignment mark 61e.
【００２５】これらのアライメントマーク１０ａ〜１０
ｅが設けられた液晶表示装置においては、基準マーク１
ａ〜１ｅに位置合わせマーク６１ａ〜６１ｅを合わせる
ことによって、第１パターニング層とその後に形成され
る被アライメント層とを基板全面に渡って精度良くアラ
イメントを合わせることができる。従ってこの液晶表示
装置によれば、分割露光方式においては勿論のこと、印
刷法を用いた場合でも層間アライメント精度が高い薄膜
パターンを形成することができ、大面積のＴＦＴ−ＬＣ
Ｄを効率よく製造できる。These alignment marks 10a to 10
In the liquid crystal display device provided with e, the reference mark 1
By aligning the alignment marks 61a to 61e with a to 1e, it is possible to accurately align the first patterning layer and the layer to be aligned that will be formed thereafter over the entire surface of the substrate. Therefore, according to this liquid crystal display device, it is possible to form a thin film pattern with high interlayer alignment accuracy not only when using the divided exposure method but also when using the printing method.
D can be manufactured efficiently.
【００２６】（実施例２）第２の実施例を図２を用いて
説明する。画素の構成要素は第１実施例と同じである。
本実施例においては、アライメント基準マーク２０が画
素部内の周辺部、表示電極８の周囲に配置されている。
実際のＴＦＴ−ＬＣＤではノーマリホワイトモードを使
っており、表示電極８間の光漏れを押さえるため表示電
極８周辺は遮光層により覆われている。従って、表示電
極８周辺は表示には関与しないためここにアライメント
マークを配置しても表示品質には影響しない。この実施
例の液晶表示装置においても、各基準マーク２０に各被
アライメント層の位置合せマークを重ねあわせることに
より、各層のアライメントを行なう。この実施例の液晶
表示装置においても、前記実施例１と同様の作用効果が
得られる。(Embodiment 2) A second embodiment will be explained using FIG. 2. The constituent elements of the pixel are the same as in the first embodiment. In this embodiment, the alignment reference mark 20 is arranged around the display electrode 8 in the periphery of the pixel section. An actual TFT-LCD uses a normally white mode, and the periphery of the display electrodes 8 is covered with a light shielding layer to suppress light leakage between the display electrodes 8. Therefore, since the area around the display electrode 8 is not involved in display, even if an alignment mark is placed here, the display quality will not be affected. In the liquid crystal display device of this embodiment as well, each layer is aligned by overlapping the alignment mark of each layer to be aligned with each reference mark 20. In the liquid crystal display device of this embodiment as well, the same effects as in the first embodiment can be obtained.
【００２７】（実施例３）第３の実施例を図３を用いて
説明する。この実施例の液晶表示装置においても、実施
例２の液晶表示装置と同様の理由から遮光層の影となる
表示電極８上の周辺部にアライメント基準マーク３１を
配置した。この配置であれば、表示領域を大きく取るこ
とができ、画素内に不透明なアライメントマークを配置
しても開口率の低下を最小限に留めることができる。こ
の実施例の液晶表示装置においても、前記実施例１と同
様の作用効果を得ることができる。(Embodiment 3) A third embodiment will be explained using FIG. 3. In the liquid crystal display device of this embodiment as well, for the same reason as in the liquid crystal display device of the second embodiment, alignment reference marks 31 are arranged in the peripheral portion of the display electrode 8 that is in the shadow of the light shielding layer. With this arrangement, a large display area can be secured, and even if an opaque alignment mark is placed within a pixel, the reduction in aperture ratio can be kept to a minimum. In the liquid crystal display device of this embodiment as well, the same effects as in the first embodiment can be obtained.
【００２８】（実施例４）次に第４の実施例を第４図を
用いて説明する。本実施例ではアライメント基準マーク
４１を蓄積容量部に配置している。蓄積容量部は透明な
表示電極８と、不透明な金属薄膜により構成される蓄積
容量共通電極３とから構成されており、全体として不透
明である。従ってこの部分にアライメントマークを配置
しても表示品質には影響しない。(Embodiment 4) Next, a fourth embodiment will be explained using FIG. 4. In this embodiment, the alignment reference mark 41 is placed in the storage capacitor section. The storage capacitor section is composed of a transparent display electrode 8 and a storage capacitor common electrode 3 made of an opaque metal thin film, and is opaque as a whole. Therefore, even if an alignment mark is placed in this portion, display quality is not affected.
【００２９】[0029]
【発明の効果】以上説明したように、本発明の液晶表示
装置は、基板上に最初に形成される不透明な薄膜によっ
て形成された基準マークと、前記不透明薄膜形成後に形
成される薄膜によって形成された前記基準マークとほぼ
一致する輪郭を有す位置合せマークとからなるアライメ
ントマークが複数の画素部に配置されたものなので、基
準マークに位置合せマークを合わせるように各薄膜パタ
ーンを形成することにより各薄膜パターンの位置を正確
に定めることができる。従ってこの液晶表示装置によれ
ば、分割露光方式においては勿論のこと、印刷法を利用
した場合でも層間アライメント精度が高い薄膜パターン
を形成することができ、大面積のＴＦＴ−ＬＣＤを効率
よく製造できる。As described above, the liquid crystal display device of the present invention has reference marks formed by an opaque thin film first formed on a substrate and a thin film formed after the opaque thin film is formed. Since alignment marks consisting of the reference marks and alignment marks whose outlines almost match are arranged in a plurality of pixel areas, each thin film pattern is formed so that the alignment marks are aligned with the reference marks. The position of each thin film pattern can be determined accurately. Therefore, according to this liquid crystal display device, it is possible to form a thin film pattern with high interlayer alignment accuracy even when using the printing method as well as the divided exposure method, and it is possible to efficiently manufacture large-area TFT-LCDs. .
【図１】実施例１の液晶表示装置の要部を示す概略平面
図。FIG. 1 is a schematic plan view showing main parts of a liquid crystal display device of Example 1.
【図２】実施例２の液晶表示装置の要部を示す概略平面
図。FIG. 2 is a schematic plan view showing main parts of a liquid crystal display device of Example 2.
【図３】実施例３の液晶表示装置の要部を示す概略平面
図。FIG. 3 is a schematic plan view showing main parts of a liquid crystal display device of Example 3.
【図４】実施例４の液晶表示装置の要部を示す概略平面
図。FIG. 4 is a schematic plan view showing main parts of a liquid crystal display device of Example 4.
【図５】一般的な液晶表示装置を構成する基板を示す概
略平面図。FIG. 5 is a schematic plan view showing a substrate constituting a general liquid crystal display device.
【図６】図５中Ａ部の拡大図。FIG. 6 is an enlarged view of section A in FIG. 5.
【図７】図５中Ｂ部の拡大図。FIG. 7 is an enlarged view of part B in FIG. 5.
１ａ〜１ｅ 基準マーク
２ 走査電極
４ 信号電極
８ 表示電極
９ 薄膜トランジスタ素子（ＴＦＴ）１０ａ〜１０ｅ
アライメントマーク６１ａ〜６１ｅ 位置合わせ
マーク1a to 1e Reference mark 2 Scanning electrode 4 Signal electrode 8 Display electrode 9 Thin film transistor element (TFT) 10a to 10e
Alignment marks 61a to 61e Positioning marks
Claims (5)
トランジスタ素子に接続された表示電極を備えた画素部
が複数配置され、これら画素部の境界に走査電極および
この走査電極と交差する信号電極が配線された第一基板
に対して、対向電極を備えた対向基板が対向配置され、
これら基板間に液晶が挟持された液晶表示装置において
、前記第一基板上に最初に形成される不透明な薄膜によ
って形成された基準マークと、前記不透明薄膜形成後に
形成される薄膜によって形成された前記基準マークとほ
ぼ一致する輪郭を有する位置合わせマークとからなるア
ライメントマークが、複数の画素部に配置されたことを
特徴とする液晶表示装置。1. A plurality of pixel portions each having a thin film transistor element and a display electrode connected to the thin film transistor element are arranged, and a scan electrode and a signal electrode intersecting the scan electrode are wired at the boundaries of these pixel portions. A counter substrate having a counter electrode is arranged to face the substrate,
In a liquid crystal display device in which a liquid crystal is sandwiched between these substrates, a reference mark formed by an opaque thin film first formed on the first substrate, and a reference mark formed by a thin film formed after the formation of the opaque thin film. 1. A liquid crystal display device, wherein an alignment mark consisting of a reference mark and an alignment mark having an outline that substantially matches the reference mark is arranged in a plurality of pixel portions.
極の輪郭部の内側または外側に設けられたことを特徴と
する請求項１記載の液晶表示装置。2. The liquid crystal display device according to claim 1, wherein the alignment mark is provided inside or outside the contour of the display electrode.
の不透明領域に配置されたことを特徴とする請求項１記
載の液晶表示装置。3. The liquid crystal display device according to claim 1, wherein the alignment mark is arranged in an opaque area within the display electrode.
う画素部の境界部分に配置されたことを特徴とする請求
項１記載の液晶表示装置。4. The liquid crystal display device according to claim 1, wherein the alignment mark is arranged at a boundary between adjacent pixel parts.
配置された画素部にアライメントマークが形成されたこ
とを特徴とする請求項１記載の液晶表示装置。5. The liquid crystal display device according to claim 1, wherein an alignment mark is formed in a pixel part arranged on the outer peripheral side among the plurality of pixel parts arranged.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3083501A JPH04294329A (en) | 1991-03-22 | 1991-03-22 | Liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3083501A JPH04294329A (en) | 1991-03-22 | 1991-03-22 | Liquid crystal display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04294329A true JPH04294329A (en) | 1992-10-19 |
Family
ID=13804229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3083501A Pending JPH04294329A (en) | 1991-03-22 | 1991-03-22 | Liquid crystal display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04294329A (en) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0753893A2 (en) * | 1995-07-13 | 1997-01-15 | Eastman Kodak Company | An image sensor assembly and packaging method |
| JP2001166338A (en) * | 1999-09-30 | 2001-06-22 | Samsung Electronics Co Ltd | Thin-film transistor substrate for liquid crystal display device and manufacturing method therefor |
| JP2002311455A (en) * | 2001-04-17 | 2002-10-23 | Nec Corp | Active matrix liquid crystal display and its manufacturing method |
| WO2004109377A1 (en) * | 2003-06-06 | 2004-12-16 | Toshiba Matsushita Display Technology Co., Ltd. | Array substrate and its inspecting method |
| JP2005243571A (en) * | 2004-02-27 | 2005-09-08 | Optrex Corp | Manufacturing methods of substrate for organic el display element and organic el display element |
| WO2007034740A1 (en) * | 2005-09-22 | 2007-03-29 | Sharp Kabushiki Kaisha | Display panel substrate and display panel having the substrate |
| JP2007164158A (en) * | 2005-11-15 | 2007-06-28 | Semiconductor Energy Lab Co Ltd | Display device |
| JP2008181010A (en) * | 2007-01-25 | 2008-08-07 | Dainippon Printing Co Ltd | Substrate position adjusting system |
| JP2011003778A (en) * | 2009-06-19 | 2011-01-06 | Panasonic Liquid Crystal Display Co Ltd | Thin film transistor substrate and method of manufacturing thin film transistor substrate |
| CN102096328A (en) * | 2010-12-03 | 2011-06-15 | 深圳市华星光电技术有限公司 | Exposure procedure of liquid crystal panels and mask |
| US20180188595A1 (en) * | 2016-12-29 | 2018-07-05 | Lg Display Co., Ltd. | Display device and method of manufacturing the same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62271429A (en) * | 1987-03-31 | 1987-11-25 | Seiko Epson Corp | Manufacture of semiconductor device |
| JPH01154124A (en) * | 1987-12-11 | 1989-06-16 | Seiko Epson Corp | Active matrix substrate |
| JPH0237320A (en) * | 1988-07-27 | 1990-02-07 | Sony Corp | Liquid crystal display device and production thereof |
-
1991
- 1991-03-22 JP JP3083501A patent/JPH04294329A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62271429A (en) * | 1987-03-31 | 1987-11-25 | Seiko Epson Corp | Manufacture of semiconductor device |
| JPH01154124A (en) * | 1987-12-11 | 1989-06-16 | Seiko Epson Corp | Active matrix substrate |
| JPH0237320A (en) * | 1988-07-27 | 1990-02-07 | Sony Corp | Liquid crystal display device and production thereof |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0753893A3 (en) * | 1995-07-13 | 1998-03-11 | Eastman Kodak Company | An image sensor assembly and packaging method |
| US5998878A (en) * | 1995-07-13 | 1999-12-07 | Eastman Kodak Company | Image sensor assembly and packaging method |
| EP0753893A2 (en) * | 1995-07-13 | 1997-01-15 | Eastman Kodak Company | An image sensor assembly and packaging method |
| JP2001166338A (en) * | 1999-09-30 | 2001-06-22 | Samsung Electronics Co Ltd | Thin-film transistor substrate for liquid crystal display device and manufacturing method therefor |
| JP2002311455A (en) * | 2001-04-17 | 2002-10-23 | Nec Corp | Active matrix liquid crystal display and its manufacturing method |
| WO2004109377A1 (en) * | 2003-06-06 | 2004-12-16 | Toshiba Matsushita Display Technology Co., Ltd. | Array substrate and its inspecting method |
| JPWO2004109377A1 (en) * | 2003-06-06 | 2006-07-20 | 東芝松下ディスプレイテクノロジー株式会社 | Array substrate and array substrate inspection method |
| JP4486833B2 (en) * | 2004-02-27 | 2010-06-23 | オプトレックス株式会社 | Organic EL display element substrate and organic EL display element manufacturing method |
| JP2005243571A (en) * | 2004-02-27 | 2005-09-08 | Optrex Corp | Manufacturing methods of substrate for organic el display element and organic el display element |
| WO2007034740A1 (en) * | 2005-09-22 | 2007-03-29 | Sharp Kabushiki Kaisha | Display panel substrate and display panel having the substrate |
| US8022559B2 (en) | 2005-09-22 | 2011-09-20 | Sharp Kabushiki Kaisha | Substrate for a display panel, and a display panel having the same |
| JP2007164158A (en) * | 2005-11-15 | 2007-06-28 | Semiconductor Energy Lab Co Ltd | Display device |
| JP2008181010A (en) * | 2007-01-25 | 2008-08-07 | Dainippon Printing Co Ltd | Substrate position adjusting system |
| JP2011003778A (en) * | 2009-06-19 | 2011-01-06 | Panasonic Liquid Crystal Display Co Ltd | Thin film transistor substrate and method of manufacturing thin film transistor substrate |
| CN102096328A (en) * | 2010-12-03 | 2011-06-15 | 深圳市华星光电技术有限公司 | Exposure procedure of liquid crystal panels and mask |
| US20180188595A1 (en) * | 2016-12-29 | 2018-07-05 | Lg Display Co., Ltd. | Display device and method of manufacturing the same |
| CN108254955A (en) * | 2016-12-29 | 2018-07-06 | 乐金显示有限公司 | Display device and its manufacturing method |
| US10459278B2 (en) * | 2016-12-29 | 2019-10-29 | Lg Display Co., Ltd. | Display device and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3375966B2 (en) | Display element and method of manufacturing the same | |
| KR100759965B1 (en) | Liquid crustal display | |
| JP4401551B2 (en) | Method for manufacturing liquid crystal display device, method for manufacturing display device, and liquid crystal display device | |
| KR20040034189A (en) | array circuit board of LCD and fabrication method of thereof | |
| JP4087949B2 (en) | Electro-optical device manufacturing method and electro-optical device | |
| JP2587124B2 (en) | Method of manufacturing thin film transistor circuit | |
| JP4335985B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| JPH04294329A (en) | Liquid crystal display device | |
| JP3782195B2 (en) | Active matrix type liquid crystal display element and manufacturing method thereof | |
| KR100679516B1 (en) | Liquid crystal display and fabricating method of the same | |
| US6979604B2 (en) | Method for forming pattern on substrate and method for fabricating liquid crystal display using the same | |
| US10274799B2 (en) | Array substrate including a test pattern and fabrication method thereof, test method and display device | |
| KR101182570B1 (en) | Method of repairing short defect and method of fabricating liquid crystal display | |
| KR101068285B1 (en) | Lcd exposure mask pattern and method for exposure | |
| TW591698B (en) | Thin film transistor array substrate and photolithography process and mask design thereof | |
| JP2002333628A (en) | Liquid crystal display, color filter substrate, and array substrate | |
| JP4619508B2 (en) | Pattern forming method, thin film transistor matrix substrate manufacturing method, and exposure mask | |
| JP2791435B2 (en) | Liquid crystal display device | |
| JP2565601B2 (en) | Thin film pattern forming method | |
| JP2590360B2 (en) | Method of manufacturing thin film transistor panel | |
| JP3473535B2 (en) | Liquid crystal panel manufacturing method and exposure method | |
| KR100740935B1 (en) | Method for fabricating thin film transistor plate | |
| KR101358219B1 (en) | Method of fabricating liquid crystal display device | |
| JPH02235027A (en) | Active matrix array substrate and production thereof | |
| JPH01108526A (en) | Manufacture of thin film transistor matrix |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19960423 |