JP4226316B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP4226316B2 JP4226316B2 JP2002379028A JP2002379028A JP4226316B2 JP 4226316 B2 JP4226316 B2 JP 4226316B2 JP 2002379028 A JP2002379028 A JP 2002379028A JP 2002379028 A JP2002379028 A JP 2002379028A JP 4226316 B2 JP4226316 B2 JP 4226316B2
- Authority
- JP
- Japan
- Prior art keywords
- identification symbol
- pattern
- patterns
- exposure
- identification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は、半導体装置の製造工程にかかる露光工程において、ステップ・アンド・リピート露光方法を用いて、1枚の加工基板上に同形複数の回路と、前記同形複数の回路を識別するための、複数の識別記号を効率的に形成する方法に関する。
【0002】
【従来の技術】
近年、基板上に周辺回路を一体形成したアクティブマトリクス型の表示装置が開発されてきている。前記表示装置は、薄膜トランジスタ(以下、TFTと表記する)を用いてなる表示部を有するアクティブマトリクス回路と、同様にTFTを用いてなる周辺回路とを基板上に集積した構成を有する半導体装置である。
【0003】
半導体装置の製造面においては、生産性向上のため、加工基板の大判化が進み、近年では600mm×720mmサイズのガラス基板が主流となってきている。今後もさらなる大判化が進むと考えられている。加工基板の大判化によって、加工基板1枚あたりで作製出来る表示装置の枚数が多く出来る(多面取り)ため、生産性、歩留まりともに大きく向上する。
【0004】
前記表示装置におけるTFTの断面図を図9に示す。図9に示されるとおり、TFTは、活性層、配線等の多層構造となっており、各層を加工基板上に成膜し、所望のパターンへの加工を繰り返すことによって形成される。
【0005】
各層を所望のパターンへと加工するには、一般的にはフォトリソグラフィ法によって行われる。フォトリソグラフィ法においては、所望のパターンが描画されたレチクルを介して、各層の成膜ごとに被着されたフォトレジストに光を照射し、レチクル上のパターンをフォトレジストに露光し、不用なレジストを除去して、フォトレジストにてパターンを形成する。その後、レジストパターンを保護膜として、成膜された層のエッチングを行い、所望のパターンを得る。
【0006】
ところで、1枚の大型加工基板上に、同形複数の回路を形成する方法として、ステップ・アンド・リピート露光方法がある。図1に、この露光方法の概略を示す。ここで用いる露光装置は、基板上に照射される光源101と、光源からの光を遮蔽することによって、レチクル上の露光領域を決定するためのブラインド103〜106と、レチクル102と、パターン107を投影する投影レンズ109と、加工基板110と、加工基板110を移動させる可動ステージ111からなる。
【0007】
この露光装置を用いて、加工基板110の移動、ブラインド103〜106の制御による露光領域の決定、フォトレジスト112上への露光といった工程を繰り返すことにより、加工基板上に、同形複数の回路パターンを露光することが出来る。
【0008】
例えば、図2(B)に示されるように、加工基板110上に、表示装置108を縦、横に複数配列(図2(B)では4行5列)して形成する場合には、図2(A)に示されるように、パターン107が形成されたレチクル102を用い、各層を前述のステップ・アンド・リピート露光方法によって複数回の露光(図2(B)のような結果を得るには4×5=20回)が行われる。
【0009】
つまり、大型の加工基板の露光を行うのに、サイズの小さいレチクルを用いて繰り返し露光を行うことにより、簡単な工程で多くの回路を作製することが出来るため、製造コストの低減が可能となる。
【0010】
このように製造された同形複数の回路は、工程途中に形状検査、回路動作検査等の様々な検査が行われ、品質のランク付けが行われる。しかしながら、加工基板を分断し、個々の回路に分断された後は、同形であるがゆえ、識別が事実上不可能となり、以前に行われたランク付けとの対応が困難になる。つまり、工程途中ですでに不良と判断されたものが、分断後に識別不可能となってしまうため、再度検査が必要となってしまうことになる。
【0011】
したがって、このような場合には、分断後にもそれぞれの識別が可能となるように、何らかの識別記号が必要となる。
【0012】
識別記号を形成する方法の一例としては、レーザーによるマーキング等が挙げられるが、描画時にゴミの発生が避けられず、製品の歩留まりを低下させるといった問題があった。
【0013】
この問題を解決する方法として、前述の露光工程において、回路を構成する際に形成される複数の層のうちいずれか1つのパターニングを行う際に、識別記号もパターニングによって形成する方法が提案されている(例えば、特許文献1参照。)。
【0014】
図3に一例を示す。図3(A)に示すように、レチクル301上に、回路(ここでは表示装置とする)を形成するパターン302と、その周辺部に識別記号を形成するためのパターン303が描画されている。この識別記号用のパターン303は、前述の複数の層のパターニングに用いるいずれか1つのレチクルに設けられていれば良い。
【0015】
前述のステップ・アンド・リピート露光方法により、図3(B)に示すように、加工基板304上に、表示装置305を縦、横に複数配列して形成する。このとき、識別記号用のパターン303を用いて露光、パターニングを行い、表示装置305のそれぞれの周辺に、識別記号306を形成する。表示装置305の分断後も、この識別記号306によって、加工基板上のどの位置に形成されていたものかが容易に識別出来る。さらに、前述のレーザーによるマーキング等において生じていたゴミの問題も回避出来る。
【0016】
【特許文献1】
特開平7−219209号公報
【0017】
【発明が解決しようとする課題】
ところが、この方法によると、回路を形成するパターンの露光工程に加え、識別記号パターンの露光工程が追加される。一般にステップ・アンド・リピート露光方法においては、露光回数に比例して、工程に要する時間が長くなるため、生産性の低下を招く原因となっている。
【0018】
本発明はかかる問題点に鑑み、生産性を低下させることなく、ステップ・アンド・リピート露光方法を用いて所望の回路パターンおよび識別記号を効率的に形成する半導体装置の製造方法を提供することを課題とする。
【0019】
【課題を解決するための手段】
本発明は、回路を構成する際に形成される複数の層のうち、少なくとも1層のフォトリソグラフィ工程において、所望の回路を形成するパターンと、識別記号を形成するためのパターンとが同一レチクル上に描画されたレチクルを用い、ステップ・アンド・リピート露光方法による露光の際、一度の露光で、所望の回路パターンと、識別記号を形成するパターンの一部もしくは全体を同時に露光する。識別記号を形成するパターンが露光される際、ブラインドによって識別記号を形成するパターンの一部もしくは全体を遮蔽し、その遮蔽パターンを各露光座標ごとに変えることにより、複数の異なる識別記号を容易に形成することが出来る。
【0020】
上記方法によって、回路パターンを形成するための露光工程と、識別記号を形成するための露光工程とを同時にこなすことが出来るため、生産性を低下させることなく、効率的に所望の回路と識別記号とを形成することが出来る。
【0021】
本発明に係る半導体装置の作製方法は、加工基板上に薄膜を形成する第1の工程と、前記薄膜上に同形複数のパターンの繰り返し露光を行う第2の工程とを有し、前記第1および第2の工程の複数回の繰り返しを含む半導体装置の製造方法であって、前記加工基板上には、前記同形複数のパターンの露光によってパターニングされ形成された同形複数の回路と、前記同形複数の回路を識別するための、複数の識別記号とが形成され、前記第2の工程において、1度の露光により、前記同形複数のパターンのうちいずれか1つと、前記識別記号を形成するパターンの少なくとも一部が露光されることを特徴とする。
【0022】
また、前記識別記号は、前記レチクル上に設けられた、前記回路を形成するパターンの周辺部に設けられた複数の識別記号パターンのいずれか1つ、もしくは2つ以上の重複露光によって形成されることを特徴とする。
【0023】
また、前記識別記号パターンのうち、それぞれ異なる一部の領域、もしくは前記識別記号パターン全体を遮蔽して露光することにより、前記識別記号パターンを用いて、異なる複数の識別記号を形成することを特徴とする。
【0024】
【発明の実施の形態】
以下に、本発明の実施形態について図面を用いて詳細に説明する。
【0025】
[実施形態1]
図4に示すように、加工基板421上に、周辺回路422と画素部423とを一体形成したアクティブマトリクス型の表示装置401〜420と、識別記号424とを形成する。
【0026】
表示装置401〜420は、TFTを始めとした能動素子群、配線パターン等を有する。これらは、多層の積層構造となるのが集積度の点からも望ましく、各層の成膜と、フォトリソグラフィ工程による所望のパターンへの加工とを繰り返すことによって形成される。
【0027】
識別記号424は、スポット425を有する。図4に示す例においては、識別記号424は、スポット425の形成される位置および数が全て異なっており、これによって加工基板421上に形成される表示装置401〜420の全ての識別が可能となっている。
【0028】
識別記号424は、表示装置401〜420を形成する複数の層のうち、少なくとも1層の形成、加工と同時に行われる。特に識別記号424を形成する層に限定はなく、TFTの活性層を形成するためのシリコン層、主にTFTのゲート電極等を形成する層、配線を形成する層等、いずれの層を用いて形成されても良い。例えば、図10は、識別記号1001は、配線904を形成している層と同時に露光、パターニングされている。これ以外にも。TFT905の活性層を形成しているシリコン902と同時に形成されても良いし、ゲート電極901と同時に形成されても良い。
【0029】
図5(A)に、本実施形態にて用いられるレチクルの概要を示す。レチクル502上には、表示装置を形成するためのパターン501が形成されている。パターン501には、周辺回路を形成するためのパターン503と、画素部を形成するためのパターン504が含まれる。表示装置を形成するためのパターン501の周辺には、第1の遮光パターン507が形成され、その一部に、スポットを形成するためのパターン506、516、526が形成されている。さらに、後に表示装置の一部となる領域、すなわち表示装置を形成するパターン501が形成されている領域の一部に、第2の遮光パターンによって、後に識別記号の一部となるパターン508が形成されている。パターン508は、共通のスポットパターン510を有する。
【0030】
加工基板上に、図5(A)に示したレチクルを用いて、ステップ・アンド・リピート露光方法によって、繰り返し露光を行う。図5(B)に、2行2列に露光した例を示す。ここで、1〜4で示されているのが、繰り返し露光によって形成された表示装置のパターンである。表示装置1を露光したとき、同時に識別記号570と、識別記号550、560、580に含まれるスポットの一部が形成される。これは、図5(A)に示したレチクルのうち、第2の遮光パターン508と、スポットパターン506、516、526によって形成されたものである。
【0031】
続いて表示装置2が露光される。このとき、先に形成されたスポットの一部に重なるように、第2の遮光パターン508が露光され、識別記号580が形成される。
【0032】
同様に、表示装置3が露光され、同時に、先に形成されたスポットの一部に重なるように、第2の遮光パターン508が露光され、識別記号550が形成される。同様の動作で、表示装置4が露光される際には、識別記号560が形成される。
【0033】
ここで、識別記号を構成するスポットは、識別記号550〜580のいずれにおいても、それぞれ異なる位置に形成される。これによって各表示装置の識別を可能としている。これは、表示装置1〜4を露光する際、そのそれぞれにおいて、ブラインドを用いて、スポットパターン506、516、526の一部もしくは全体を遮蔽することによって、位置、数の異なるスポットを形成している。
【0034】
図6は各ブラインドのブラインド位置によって、表示装置パターンと同時に位置、数の異なるスポットを露光することが出来ることを示した図である。
【0035】
例えば、第1のブラインド601をブラインド位置605に設定し、第2のブラインド602をブラインド位置610に設定し、第3のブラインド603をブラインド位置615に設定し、第4のブラインド604をブラインド位置614に設定し、露光を行った場合、図7に示されるように、加工基板上に被着されたフォトレジスト701には表示装置パターン420のみが露光される。これに対し、第1のブラインド601をブラインド位置606に設定し、第2のブラインド602をブラインド位置611に設定し、第3のブラインド603をブラインド位置615に設定し、第4のブラインド604をブラインド位置614に設定し露光を行った場合、加工基板上に被着されたフォトレジスト701には表示装置パターン401とスポットパターン425が図7の様に露光される。
【0036】
上記のように露光毎に位置、数の異なるスポットパターン506と識別記号領域424とを重ねるように露光を行うことにより各表示装置固有の識別記号を形成することが出来る。
【0037】
表1は図6に示した各ブラインドのブラインド位置を露光毎に変え、1回の露光で表示装置パターンと隣接する表示装置のスポットパターンとを同時に加工基板上に被着されたフォトレジストに露光し、露光を繰り返すごとに各ブラインド位置を変化させ図4に示した加工基板上421に被着されたフォトレジストに表示装置と識別記号とを形成するための各ブラインドの位置設定の一例を示したものである。
【0038】
また、表1に示す設定で所定の場所に露光を行えば、露光の順序はどのようなものであっても良い。
【0039】
【表1】
【0040】
例えば、図4に示される表示装置401と、表示装置420とを含む露光の際には表1のブラインド設定に従い露光をすると、加工基板に被着されたフォトレジスト701に露光されるパターンは図7のようになる。すなわち、加工基板421上には識別記号領域424を含む表示装置401が形成される。
【0041】
続いて図4に示す表示装置パターン402を含む露光と、表示装置パターン406を含む露光と、表示装置407を含む露光と、を表1のブラインド設定に従い、スポット425と識別記号領域パターン505とを重なるように露光をすると、加工基板に被着されたフォトレジスト701に転写されるパターンは図8のようになる。すなわち、加工基板421上に表示装置402、406、407が形成される。
【0042】
このように表1に示すブラインド設定で露光を表示装置数分繰り返すことによって、図4示す複数同形の表示装置と複数の識別記号とを加工基板上のフォトレジストにパターンを形成できる。続いて、このフォトレジストを保護膜として、成膜された層のエッチングを行い所望の回路パターン及び識別記号を効率的に形成することが出来る。
【0043】
本実施形態ではTFTを用いた半導体装置として表示装置の製造方法を説明したが、同様の方法を用いてCPUやメモリ等を製造しても良い。
【0044】
【発明の効果】
本発明に開示する発明を利用することにより、一つの基板上に所望の同形複数の回路と回路同士を識別するための複数の識別記号とを効率的に形成することが可能となり、生産性を向上させることが出来る。
【図面の簡単な説明】
【図1】 加工基板上に同形複数の回路を形成する工程を示す図。
【図2】 加工基板上に同形複数の回路を形成する工程を示す図。
【図3】 加工基板上に同形複数の回路と複数の識別記号とを別々に露光することによって形成する工程を示す図。
【図4】 本発明に従った露光により形成される同形複数の回路と、複数の識別記号の形成方法を示す図。
【図5】 本発明に従った露光により形成される同形複数の回路と、複数の識別記号の形成方法を示す図。
【図6】 本発明に従った露光により形成される同形複数の回路と、複数の識別記号の形成方法を示す図。
【図7】 本発明に従った露光により形成される同形複数の回路と、複数の識別記号の形成方法を示す図。
【図8】 本発明に従った露光により形成される同形複数の回路と、複数の識別記号の形成方法を示す図。
【図9】 回路の断面を示す図。
【図10】 本発明に従った露光により形成される回路と、識別記号の断面図を示す図。[0001]
BACKGROUND OF THE INVENTION
In the exposure process according to the manufacturing process of the semiconductor device, the present invention uses a step-and-repeat exposure method to identify a plurality of isomorphous circuits and a plurality of isomorphous circuits on one processed substrate. The present invention relates to a method for efficiently forming a plurality of identification symbols.
[0002]
[Prior art]
In recent years, active matrix display devices in which peripheral circuits are integrally formed on a substrate have been developed. The display device is a semiconductor device having a configuration in which an active matrix circuit having a display portion using a thin film transistor (hereinafter referred to as TFT) and a peripheral circuit similarly using a TFT are integrated on a substrate. .
[0003]
On the manufacturing side of semiconductor devices, the size of processed substrates has been increased to improve productivity, and in recent years, glass substrates having a size of 600 mm × 720 mm have become mainstream. It is thought that further enlargement will continue in the future. By increasing the size of the processed substrate, the number of display devices that can be manufactured per processed substrate can be increased (multi-cavity), so that both productivity and yield are greatly improved.
[0004]
A cross-sectional view of the TFT in the display device is shown in FIG. As shown in FIG. 9, the TFT has a multilayer structure such as an active layer and a wiring, and is formed by forming each layer on a processing substrate and repeating processing into a desired pattern.
[0005]
In general, each layer is processed into a desired pattern by photolithography. In the photolithographic method, light is applied to the photoresist applied for each layer deposition through a reticle on which a desired pattern is drawn, and the pattern on the reticle is exposed to the photoresist, thereby unnecessary resist. Then, a pattern is formed with a photoresist. Thereafter, the formed layer is etched using the resist pattern as a protective film to obtain a desired pattern.
[0006]
By the way, there is a step-and-repeat exposure method as a method of forming a plurality of circuits having the same shape on a single large-sized processed substrate. FIG. 1 shows an outline of this exposure method. The exposure apparatus used here includes a
[0007]
Using this exposure apparatus, by repeating the steps of moving the processed
[0008]
For example, as shown in FIG. 2B, when a plurality of
[0009]
In other words, a large number of circuits can be manufactured in a simple process by repeatedly performing exposure using a small-sized reticle to expose a large processed substrate, and thus manufacturing costs can be reduced. .
[0010]
A plurality of identical circuits manufactured in this way are subjected to various inspections such as shape inspection and circuit operation inspection in the middle of the process, and quality ranking is performed. However, after the processed substrate is divided and divided into individual circuits, it has the same shape, so that the identification is practically impossible and it is difficult to cope with the ranking performed previously. That is, what has already been determined to be defective in the middle of the process becomes indistinguishable after the division, and inspection is required again.
[0011]
Therefore, in such a case, some kind of identification symbol is necessary so that each identification is possible even after the division.
[0012]
An example of a method for forming an identification symbol is laser marking, but there is a problem in that the generation of dust is unavoidable at the time of drawing and the yield of products is reduced.
[0013]
As a method for solving this problem, there has been proposed a method of forming an identification symbol by patterning when performing patterning of any one of a plurality of layers formed when configuring a circuit in the above-described exposure process. (For example, refer to Patent Document 1).
[0014]
An example is shown in FIG. As shown in FIG. 3A, a
[0015]
As shown in FIG. 3B, a plurality of
[0016]
[Patent Document 1]
Japanese Patent Laid-Open No. 7-219209
[Problems to be solved by the invention]
However, according to this method, in addition to the pattern exposure process for forming a circuit, an identification symbol pattern exposure process is added. In general, in the step-and-repeat exposure method, the time required for the process becomes longer in proportion to the number of exposures, which causes a decrease in productivity.
[0018]
In view of such problems, the present invention provides a method of manufacturing a semiconductor device that efficiently forms a desired circuit pattern and identification symbol using a step-and-repeat exposure method without reducing productivity. Let it be an issue.
[0019]
[Means for Solving the Problems]
In the present invention, a pattern for forming a desired circuit and a pattern for forming an identification symbol are formed on the same reticle in a photolithography process of at least one layer among a plurality of layers formed when a circuit is formed. In the exposure using the step-and-repeat exposure method, a part of or a part of the desired circuit pattern and the pattern forming the identification symbol are simultaneously exposed in one exposure. When a pattern that forms an identification symbol is exposed, a part or the whole of the pattern that forms the identification symbol is shielded by a blind, and a plurality of different identification symbols can be easily changed by changing the shielding pattern for each exposure coordinate. Can be formed.
[0020]
According to the above method, an exposure process for forming a circuit pattern and an exposure process for forming an identification symbol can be performed at the same time, so that a desired circuit and an identification symbol can be efficiently produced without reducing productivity. And can be formed.
[0021]
A method for manufacturing a semiconductor device according to the present invention includes a first step of forming a thin film on a processed substrate, and a second step of repeatedly exposing a plurality of patterns having the same shape on the thin film. And a semiconductor device manufacturing method including a plurality of repetitions of the second step, wherein a plurality of isomorphous circuits formed by patterning the plurality of isomorphous patterns on the processed substrate, and the isomorphous plurality of circuits. A plurality of identification symbols for identifying the circuit of the pattern, and in the second step, one of the plurality of patterns having the same shape and the pattern forming the identification symbol by one exposure. At least a part is exposed.
[0022]
The identification symbol is formed by any one of a plurality of identification symbol patterns provided on the periphery of the pattern forming the circuit provided on the reticle, or by two or more overlapping exposures. It is characterized by that.
[0023]
Further, a plurality of different identification symbols are formed using the identification symbol pattern by shielding and exposing a part of each of the identification symbol patterns different from each other or the entire identification symbol pattern. And
[0024]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below in detail with reference to the drawings.
[0025]
[Embodiment 1]
As illustrated in FIG. 4, active
[0026]
The
[0027]
The
[0028]
The
[0029]
FIG. 5A shows an outline of a reticle used in this embodiment. A
[0030]
Using the reticle shown in FIG. 5A, repeated exposure is performed on the processed substrate by the step-and-repeat exposure method. FIG. 5B shows an example of exposure in 2 rows and 2 columns. Here, 1 to 4 indicate patterns of the display device formed by repeated exposure. When the
[0031]
Subsequently, the
[0032]
Similarly, the
[0033]
Here, the spots constituting the identification symbol are formed at different positions in any of the
[0034]
FIG. 6 is a diagram showing that spots with different positions and numbers can be exposed simultaneously with the display device pattern depending on the blind position of each blind.
[0035]
For example, the first blind 601 is set to the
[0036]
As described above, by performing exposure so that the
[0037]
In Table 1, the blind position of each blind shown in FIG. 6 is changed for each exposure, and the display device pattern and the spot pattern of the adjacent display device are simultaneously exposed to the photoresist deposited on the processed substrate in one exposure. Then, each time the exposure is repeated, the position of each blind is changed to show an example of the position setting of each blind for forming a display device and an identification symbol on the photoresist deposited on the processed
[0038]
Further, as long as exposure is performed at a predetermined place with the settings shown in Table 1, the order of exposure may be any.
[0039]
[Table 1]
[0040]
For example, when the exposure including the
[0041]
Subsequently, the exposure including the
[0042]
As described above, by repeating the exposure for the number of display devices with the blind setting shown in Table 1, it is possible to form a pattern on the photoresist on the processed substrate by using the plurality of display devices having the same shape and the plurality of identification symbols shown in FIG. Subsequently, using the photoresist as a protective film, the formed layer can be etched to efficiently form a desired circuit pattern and identification symbol.
[0043]
In this embodiment, the method for manufacturing a display device has been described as a semiconductor device using TFTs. However, a CPU, a memory, and the like may be manufactured using a similar method.
[0044]
【The invention's effect】
By utilizing the invention disclosed in the present invention, it becomes possible to efficiently form a plurality of desired isomorphous circuits and a plurality of identification symbols for identifying the circuits on one substrate, thereby improving productivity. Can be improved.
[Brief description of the drawings]
FIG. 1 is a diagram showing a process of forming a plurality of circuits having the same shape on a processed substrate.
FIG. 2 is a diagram showing a process of forming a plurality of circuits having the same shape on a processed substrate.
FIG. 3 is a diagram showing a process of forming a plurality of isomorphous circuits and a plurality of identification symbols on a processed substrate by separately exposing them.
FIG. 4 is a diagram showing a plurality of isomorphous circuits formed by exposure according to the present invention and a method for forming a plurality of identification symbols.
FIG. 5 is a diagram showing a plurality of isomorphous circuits formed by exposure according to the present invention and a method for forming a plurality of identification symbols.
FIG. 6 is a diagram showing a plurality of isomorphous circuits formed by exposure according to the present invention and a method of forming a plurality of identification symbols.
FIG. 7 is a diagram showing a plurality of isomorphous circuits formed by exposure according to the present invention and a method for forming a plurality of identification symbols.
FIG. 8 is a diagram showing a plurality of isomorphous circuits formed by exposure according to the present invention and a method for forming a plurality of identification symbols.
FIG. 9 is a cross-sectional view of a circuit.
FIG. 10 is a diagram showing a cross-sectional view of a circuit formed by exposure according to the present invention and an identification symbol.
Claims (4)
同形パターンと、前記同形パターンの周辺部に複数の識別記号パターンとが設けられたレチクルを用いて複数回の露光を行い、
前記薄膜上に複数個の同形パターンと、前記複数個の同形パターンの各個を識別するために、前記複数の識別記号パターンを組み合わせて構成される複数の識別記号とを形成する半導体装置の製造方法であって、
前記複数の識別記号はそれぞれ、
前記複数回の露光のそれぞれにおいて、前記レチクル上に設けられた、前記複数の識別記号パターンから選ばれた一の少なくとも一部を遮蔽して、形状を異ならせた識別記号パターンの露光を行うことで、前記複数の識別記号パターンから選ばれた、互いに異なる組み合わせにて、かつ互いの少なくとも一部が重なるように重複露光することにより形成されることを特徴とする半導体装置の製造方法。A thin film is formed on the processed substrate,
Perform multiple exposures using a reticle provided with an isomorphous pattern and a plurality of identification symbol patterns on the periphery of the isomorphic pattern,
A method of manufacturing a semiconductor device, comprising: forming a plurality of isomorphous patterns on the thin film; and a plurality of identification symbols configured by combining the plurality of identification symbol patterns to identify each of the plurality of isomorphic patterns. Because
Each of the plurality of identification symbols is
In each of the multiple exposures, at least a part of one selected from the plurality of identification symbol patterns provided on the reticle is shielded , and the identification symbol patterns having different shapes are exposed. A method of manufacturing a semiconductor device, wherein the semiconductor device is formed by overlapping exposure selected from the plurality of identification symbol patterns in different combinations and at least partially overlapping each other .
同形パターンと、前記同形パターンの周辺部に複数の識別記号パターンとが設けられたレチクルを用いて複数回の露光を行い、
前記薄膜上に複数個の同形パターンと、前記複数個の同形パターンの各個を識別するために、前記複数の識別記号パターンを組み合わせて構成される複数の識別記号とを形成する半導体装置の製造方法であって、
前記複数の識別記号の一は、
前記複数回の露光のそれぞれにおいて、前記レチクル上に設けられた、前記複数の識別記号パターンから選ばれた一の少なくとも一部を遮蔽して、形状を異ならせた識別記号パターンの露光を行うことで、前記複数の識別記号パターンから選ばれた、第1の組み合わせにて、かつ互いの少なくとも一部が重なるように重複露光することにより形成され、
前記複数の識別記号の他の一は、
前記複数回の露光のそれぞれにおいて、前記レチクル上に設けられた、前記複数の識別記号パターンから選ばれた一の少なくとも一部を遮蔽して、形状を異ならせた識別記号パターンの露光を行うことで、前記複数の識別記号パターンから選ばれた、第2の組み合わせにて、かつ互いの少なくとも一部が重なるように重複露光することにより形成されることを特徴とする半導体装置の製造方法。A thin film is formed on the processed substrate,
Perform multiple exposures using a reticle provided with an isomorphous pattern and a plurality of identification symbol patterns on the periphery of the isomorphic pattern,
A method of manufacturing a semiconductor device, comprising: forming a plurality of isomorphous patterns on the thin film; and a plurality of identification symbols configured by combining the plurality of identification symbol patterns to identify each of the plurality of isomorphic patterns. Because
One of the plurality of identification symbols is
In each of the multiple exposures, at least a part of one selected from the plurality of identification symbol patterns provided on the reticle is shielded , and the identification symbol patterns having different shapes are exposed. In the first combination selected from the plurality of identification symbol patterns , and formed by overlapping exposure so that at least a part of each other overlaps ,
Another one of the plurality of identification symbols is
In each of the multiple exposures, at least a part of one selected from the plurality of identification symbol patterns provided on the reticle is shielded , and the identification symbol patterns having different shapes are exposed. A method of manufacturing a semiconductor device, comprising: a second combination selected from the plurality of identification symbol patterns , and overlapping exposure so that at least a part of each other overlaps .
前記複数の識別記号はそれぞれ、
前記複数の同形パターンの一と同時に、前記レチクルの一部を遮蔽して、前記複数の識別記号パターンの少なくとも一を前記薄膜上に露光した後、
前記複数の同形パターンの他の一と同時に、前記レチクルの他の一部を遮蔽して、前記複数の識別記号パターンの、他の少なくとも一を、前記薄膜上に露光された前記複数の識別記号パターンの少なくとも一に、互いの少なくとも一部が重なるように重複露光することにより、
前記薄膜上に露光された前記複数の識別記号パターンの少なくとも一と、前記薄膜上に露光された前記複数の識別記号パターンの他の少なくとも一の組み合わせを含んで形成されることを特徴とする半導体装置の製造方法。In claim 1 or claim 2,
Each of the plurality of identification symbols is
Simultaneously with one of the plurality of isomorphous patterns, shielding a portion of the reticle and exposing at least one of the plurality of identification symbol patterns on the thin film;
The plurality of identification symbols wherein the other part of the reticle is shielded simultaneously with the other one of the plurality of isomorphous patterns, and at least one of the plurality of identification symbol patterns is exposed on the thin film. By overlapping exposure so that at least part of each other overlaps at least one of the patterns,
A semiconductor comprising: at least one of the plurality of identification symbol patterns exposed on the thin film; and at least one other combination of the plurality of identification symbol patterns exposed on the thin film. Device manufacturing method.
前記薄膜を形成する工程と、前記レチクルを用いて複数回の露光を行う工程とを、複数回繰り返すことを含む半導体装置の製造方法。In any one of Claim 1 thru | or 3,
A method of manufacturing a semiconductor device, comprising: repeating a step of forming the thin film and a step of performing exposure a plurality of times using the reticle a plurality of times.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002379028A JP4226316B2 (en) | 2002-12-27 | 2002-12-27 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002379028A JP4226316B2 (en) | 2002-12-27 | 2002-12-27 | Manufacturing method of semiconductor device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004214256A JP2004214256A (en) | 2004-07-29 |
JP2004214256A5 JP2004214256A5 (en) | 2006-02-16 |
JP4226316B2 true JP4226316B2 (en) | 2009-02-18 |
Family
ID=32815653
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002379028A Expired - Fee Related JP4226316B2 (en) | 2002-12-27 | 2002-12-27 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4226316B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105652605A (en) * | 2016-03-25 | 2016-06-08 | 中国科学院上海微系统与信息技术研究所 | Regional exposure device suitable for contact type lithography machine |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100846985B1 (en) | 2007-04-06 | 2008-07-17 | 삼성에스디아이 주식회사 | Organic light emitting display and manufacturing thereof |
JP5470710B2 (en) * | 2008-02-18 | 2014-04-16 | 富士通セミコンダクター株式会社 | Semiconductor wafer and identification method thereof |
-
2002
- 2002-12-27 JP JP2002379028A patent/JP4226316B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105652605A (en) * | 2016-03-25 | 2016-06-08 | 中国科学院上海微系统与信息技术研究所 | Regional exposure device suitable for contact type lithography machine |
CN105652605B (en) * | 2016-03-25 | 2018-01-26 | 中国科学院上海微系统与信息技术研究所 | It is adapted for contact with the subregion exposure device of formula litho machine |
Also Published As
Publication number | Publication date |
---|---|
JP2004214256A (en) | 2004-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7249994B2 (en) | Method for aligning a photolithographic mask and corresponding process for manufacturing integrated circuits on a wafer of semiconductor material | |
JP2007072423A (en) | Photomask for double exposure and double exposure method using the same | |
JP4299420B2 (en) | Sequential exposure method | |
US8677290B2 (en) | Method of forming and using photolithography mask having a scattering bar structure | |
JP2013033870A (en) | Semiconductor device and manufacturing method thereof | |
JP2002202585A (en) | Method of manufacturing photomask and method of manufacturing semiconductor integrated circuit device | |
JP4226316B2 (en) | Manufacturing method of semiconductor device | |
US6544695B2 (en) | Photomask set for photolithographic operation | |
KR100464740B1 (en) | Exposure method for forming a pattern of ic chip on reticle using master mask | |
JP2006100791A (en) | Wafer, reticle and exposure method using the same wafer and reticle | |
JP2004317975A (en) | Photomask and method for manufacturing semiconductor device using the photomask | |
US6893806B2 (en) | Multiple purpose reticle layout for selective printing of test circuits | |
JP5533204B2 (en) | Reticle and semiconductor device manufacturing method | |
JPH1069059A (en) | Formation of reticle mask | |
JP2008096665A (en) | Photomask and method for manufacturing semiconductor device | |
TW591698B (en) | Thin film transistor array substrate and photolithography process and mask design thereof | |
US6841313B2 (en) | Photomask with dies relating to different functionalities | |
US20040202963A1 (en) | Novel exposure method for the contact hole | |
JP2004047687A (en) | Exposure method | |
JP2004086097A (en) | Photomask for semiconductor device, and method for manufacturing semiconductor device by using photomask | |
JP2006319369A (en) | Method for manufacturing semiconductor integrated circuit device | |
JP2006135334A (en) | Method of performing photo process for forming asymmetric patterns and method of forming semiconductor device using the same | |
JP2006303541A (en) | Method for manufacturing semiconductor integrated circuit device | |
US7811722B2 (en) | Photomask and method for fabricating the same | |
JP2005017314A (en) | Exposure mask and method for manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051226 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080603 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080723 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080902 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081027 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081125 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081126 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131205 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |