JPH0782602B2 - 自動利得制御回路 - Google Patents
自動利得制御回路Info
- Publication number
- JPH0782602B2 JPH0782602B2 JP60278964A JP27896485A JPH0782602B2 JP H0782602 B2 JPH0782602 B2 JP H0782602B2 JP 60278964 A JP60278964 A JP 60278964A JP 27896485 A JP27896485 A JP 27896485A JP H0782602 B2 JPH0782602 B2 JP H0782602B2
- Authority
- JP
- Japan
- Prior art keywords
- automatic gain
- load
- control circuit
- gain control
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は、ヘリカルスキャン方式の２つのビデオヘッド
に信号を供給する増幅回路に係わり、特に、２つのビデ
オヘッドの負荷を流れる信号電流が一定になるように信
号電流の大きさを制御する自動利得制御回路に関する。
に信号を供給する増幅回路に係わり、特に、２つのビデ
オヘッドの負荷を流れる信号電流が一定になるように信
号電流の大きさを制御する自動利得制御回路に関する。
従来、一般に用いられている増幅回路は、例えば、丸善
株式会社発行の「基礎電子回路Ｉ」、152ページの図541
に開示されているように、定電圧出力形式になってい
た。これを第５図でもって説明する。なお、同図におい
て、１は入力端子、４は負荷、10は電源印加端子、41,4
2,43,44は抵抗、45,46はダイオード、47,48,49はトラン
ジスタ、50,51は容量である。
株式会社発行の「基礎電子回路Ｉ」、152ページの図541
に開示されているように、定電圧出力形式になってい
た。これを第５図でもって説明する。なお、同図におい
て、１は入力端子、４は負荷、10は電源印加端子、41,4
2,43,44は抵抗、45,46はダイオード、47,48,49はトラン
ジスタ、50,51は容量である。
第５図において、エミッタ接地のトランジスタ47は電圧
増幅のためのものであり、また、トランジスタ48,49は
相補対をなしてエミッタフオロワを構成し、電圧増幅を
行なう。ここで、電源印加端子10に印加される電源電圧
をVccとすると、静止時（無信号時）、トランジスタ49,
48のエミッタ電位がVcc/2となるように、トランジスタ4
7の動作点が設定され、これによって大容量の結合コン
デンサ51はVcc/2に充電されている。ダイオード45,46は
温度補償を兼ねたバイアス回路であって、トランジスタ
48,49に適当な静止電流を与えている。抵抗42は直流的
な並列一電圧帰還用抵抗であって、直流動作点の安定
化、出力インピーダンスの低下、ひずみの減少をはかっ
ている。
増幅のためのものであり、また、トランジスタ48,49は
相補対をなしてエミッタフオロワを構成し、電圧増幅を
行なう。ここで、電源印加端子10に印加される電源電圧
をVccとすると、静止時（無信号時）、トランジスタ49,
48のエミッタ電位がVcc/2となるように、トランジスタ4
7の動作点が設定され、これによって大容量の結合コン
デンサ51はVcc/2に充電されている。ダイオード45,46は
温度補償を兼ねたバイアス回路であって、トランジスタ
48,49に適当な静止電流を与えている。抵抗42は直流的
な並列一電圧帰還用抵抗であって、直流動作点の安定
化、出力インピーダンスの低下、ひずみの減少をはかっ
ている。
かかる増幅回路に、たとえば、２つのヘッド59,60から
なる負荷４に接続し、これらに同時に信号電流を供給す
る場合、ヘッド59,60のインピーダンスが変動してバラ
ンスしなくなると、これらヘッド59,60に流れる信号電
流が不均衡になる。したがって、たとえば、ヘッド59,6
0がヘリカルスキャン方式の磁気記録再生装置における
ビデオヘッドである場合、ヘッド59,60に流れる信号電
流が不均衡になると、これらによって磁気テープ（図示
せず）に形成されるトラック間で磁化強度に差が生じ、
このために、再生時にこれらトラックからの再生信号に
振幅差が生じて問題となる。
なる負荷４に接続し、これらに同時に信号電流を供給す
る場合、ヘッド59,60のインピーダンスが変動してバラ
ンスしなくなると、これらヘッド59,60に流れる信号電
流が不均衡になる。したがって、たとえば、ヘッド59,6
0がヘリカルスキャン方式の磁気記録再生装置における
ビデオヘッドである場合、ヘッド59,60に流れる信号電
流が不均衡になると、これらによって磁気テープ（図示
せず）に形成されるトラック間で磁化強度に差が生じ、
このために、再生時にこれらトラックからの再生信号に
振幅差が生じて問題となる。
本発明の目的は、上記従来技術の問題点を解消し、負荷
インピーダンスの変動にかかわらず、２つのビデオヘッ
ドの負荷の夫々に流れる信号電流をバランス良く一定に
することができるようにした自動利得制御回路を提供す
ることにある。
インピーダンスの変動にかかわらず、２つのビデオヘッ
ドの負荷の夫々に流れる信号電流をバランス良く一定に
することができるようにした自動利得制御回路を提供す
ることにある。
この目的を達成するために、本発明は、常に２つのビデ
オヘッドの負荷に流れる信号電流の大きさを検出し、作
動状態にあるヘッドの負荷に流れる信号が、２つのヘッ
ドを通じてバランス良く一定になるように、作動状態に
あるヘッドの信号電流の検出出力に応じて信号電流を制
御するようにした。
オヘッドの負荷に流れる信号電流の大きさを検出し、作
動状態にあるヘッドの負荷に流れる信号が、２つのヘッ
ドを通じてバランス良く一定になるように、作動状態に
あるヘッドの信号電流の検出出力に応じて信号電流を制
御するようにした。
以下、本発明の実施例を図面を用いて説明する。
第１図は本発明による自動利得制御回路の一実施例を示
すブロック図であって、２は可変インピーダンス器、３
は増幅器、４は負荷、５は検波器、６はスイッチ回路、
７は制御端子、61,62はそれぞれ検波用抵抗器であり、
第５図に対応する部分には同一符号をつけている。
すブロック図であって、２は可変インピーダンス器、３
は増幅器、４は負荷、５は検波器、６はスイッチ回路、
７は制御端子、61,62はそれぞれ検波用抵抗器であり、
第５図に対応する部分には同一符号をつけている。
第１図において、入力端子１から入力された所望信号
は、可変インピーダンス器２で減衰された後、増幅器３
で増幅されて負荷４に供給される。ここで、負荷４は２
つのヘッド59,60からなり、これらはヘリカルスキャン
方式磁気記録再生装置のビデオヘッドとする。したがっ
て、これらヘッド59,60は磁気テープ（図示せず）を交
互に走査し、磁気テープを走査しない期間では、記録作
用をしない非作動状態にある。これに対し、磁気テープ
を走査しているときには、ヘッド59,60は作動状態にあ
るとする。各ヘッド59,60には夫々に直列に検波用抵抗
器61,62が設けられており、これらに生じた信号電流に
よる電圧は、信号電流の大きさに比例している。これら
電圧はスイッチ６で選択されて検波器５に供給され、そ
の検波出力が制御電圧として可変インピーダンス器２の
減衰量を制御する。
は、可変インピーダンス器２で減衰された後、増幅器３
で増幅されて負荷４に供給される。ここで、負荷４は２
つのヘッド59,60からなり、これらはヘリカルスキャン
方式磁気記録再生装置のビデオヘッドとする。したがっ
て、これらヘッド59,60は磁気テープ（図示せず）を交
互に走査し、磁気テープを走査しない期間では、記録作
用をしない非作動状態にある。これに対し、磁気テープ
を走査しているときには、ヘッド59,60は作動状態にあ
るとする。各ヘッド59,60には夫々に直列に検波用抵抗
器61,62が設けられており、これらに生じた信号電流に
よる電圧は、信号電流の大きさに比例している。これら
電圧はスイッチ６で選択されて検波器５に供給され、そ
の検波出力が制御電圧として可変インピーダンス器２の
減衰量を制御する。
検波用抵抗器61,62に生じた電圧がある一定レベル以上
の場合、可変インピーダンス器の減衰量が大きくなり、
逆に、検波用抵抗器61,62に生じた電圧がある一定レベ
ル以下の場合、可変インピーダンス器２の減衰量が小さ
くなる。また、スイッチ回路６は、制御端子７から供給
された制御信号により、ヘッド59,60のうちの作動状態
にある方に接続された検波用抵抗61または62に生じた電
圧を選択する。この結果、検波用抵抗器61,62に生じる
電圧はこれと接続されるヘッド59,60が作動状態にある
ときに一定になるように自動利得制御がかかることにな
る。
の場合、可変インピーダンス器の減衰量が大きくなり、
逆に、検波用抵抗器61,62に生じた電圧がある一定レベ
ル以下の場合、可変インピーダンス器２の減衰量が小さ
くなる。また、スイッチ回路６は、制御端子７から供給
された制御信号により、ヘッド59,60のうちの作動状態
にある方に接続された検波用抵抗61または62に生じた電
圧を選択する。この結果、検波用抵抗器61,62に生じる
電圧はこれと接続されるヘッド59,60が作動状態にある
ときに一定になるように自動利得制御がかかることにな
る。
つまり、複数の負荷に流れる信号電流を並列に一定にす
ることができ、しかも、それぞれの負荷につながる検波
用抵抗器のインピーダンスを任意に設定することによ
り、それぞれの負荷に流れる信号電流をある比率で一定
にすることができる。
ることができ、しかも、それぞれの負荷につながる検波
用抵抗器のインピーダンスを任意に設定することによ
り、それぞれの負荷に流れる信号電流をある比率で一定
にすることができる。
以下、可変インピーダンス器２、増幅器３、検波器５に
ついて、具体例を示す。
ついて、具体例を示す。
第２図は第１図における可変インピーダンス器２の一具
体例を示す回路図であって、20,23,24,25はトランジス
タ、21,22はダイオード、12,13,14,15,16,17,18,19は抵
抗、26は電流源、10は電源電圧印加端子、11はバイアス
電源、９′は電流源26の制御端子、１′は入力端子、27
は出力端子である。
体例を示す回路図であって、20,23,24,25はトランジス
タ、21,22はダイオード、12,13,14,15,16,17,18,19は抵
抗、26は電流源、10は電源電圧印加端子、11はバイアス
電源、９′は電流源26の制御端子、１′は入力端子、27
は出力端子である。
第２図において、抵抗12,14,15,17,18,19、トランジス
タ20,25、バイアス電源11、ダイオード21,22および電流
源26は減衰器を構成しており、入力端子１′から入力さ
れた所望信号はかかる減衰器に供給され、次式（１）の
割合で減衰される。
タ20,25、バイアス電源11、ダイオード21,22および電流
源26は減衰器を構成しており、入力端子１′から入力さ
れた所望信号はかかる減衰器に供給され、次式（１）の
割合で減衰される。
但し、ｒは抵抗18,19の抵抗値、reはダイオード21,22の
インピーダンスである。また、電流源26の電流をＩとす
ると、reは、 で表わされる。上記式（１）で表わされる減衰量は、上
記式（２）で表わされるダイオードのインピーダンスの
特性により、電流源26の電流Ｉによって変化する。した
がって、制御端子９′に加えられる制御電圧で電流源26
の電流Ｉを変化させることにより、減衰量を変化させる
ことができる。トランジスタ23,24および抵抗13,16は増
幅器を構成しており、減衰器で減衰された所望信号は、
この増幅器で増幅された後、出力端子27に出力される。
インピーダンスである。また、電流源26の電流をＩとす
ると、reは、 で表わされる。上記式（１）で表わされる減衰量は、上
記式（２）で表わされるダイオードのインピーダンスの
特性により、電流源26の電流Ｉによって変化する。した
がって、制御端子９′に加えられる制御電圧で電流源26
の電流Ｉを変化させることにより、減衰量を変化させる
ことができる。トランジスタ23,24および抵抗13,16は増
幅器を構成しており、減衰器で減衰された所望信号は、
この増幅器で増幅された後、出力端子27に出力される。
第３図は第１図における検波器５の一具体例を示す回路
図であって、28,29,30,31は抵抗、32,58は容量、38,39
はバイアス電源、33,34,35,36,37はトランジスタ、10は
電源印加端子、40は入力端子、９は出力端子である。
図であって、28,29,30,31は抵抗、32,58は容量、38,39
はバイアス電源、33,34,35,36,37はトランジスタ、10は
電源印加端子、40は入力端子、９は出力端子である。
第３図において、スイッチ回路６（第１図）から入力端
子40に入力された検出電圧は、容量58とトランジスタ37
とからなるクランプ回路でクランプされてトランジスタ
35,36から成る差動増幅器によって増幅された後、トラ
ンジスタ33,34から成るカレントミラー回路を介し、制
御電圧として出力端子９に出力される。但し、トランジ
スタ36のベース端子に入力された検出電圧のレベルがト
ランジスタ35のベース電位より高い時だけ、出力端子９
に制御電圧が得られるようになっている。また、容量32
と抵抗30は検波用フィルタを構成している。
子40に入力された検出電圧は、容量58とトランジスタ37
とからなるクランプ回路でクランプされてトランジスタ
35,36から成る差動増幅器によって増幅された後、トラ
ンジスタ33,34から成るカレントミラー回路を介し、制
御電圧として出力端子９に出力される。但し、トランジ
スタ36のベース端子に入力された検出電圧のレベルがト
ランジスタ35のベース電位より高い時だけ、出力端子９
に制御電圧が得られるようになっている。また、容量32
と抵抗30は検波用フィルタを構成している。
なお、第１図における増幅器３の一具体例として、第５
図に示した従来の増幅器を用いることができる。
図に示した従来の増幅器を用いることができる。
第４図は本発明による自動利得制御回路の他の実施例を
示すブロック図であって、5,5′は検波器であり、第１
図に対応する部分には同一符号をつけている。
示すブロック図であって、5,5′は検波器であり、第１
図に対応する部分には同一符号をつけている。
第１図に示した実施例では、複数の負荷に流れる信号電
流によって生じる検波用入力信号がスイッチ回路６によ
って切換えられて検波器に入力されるようにしている
が、第４図に示すこの実施例では、負荷の数に応じた分
だけ検波器を設け、それらの検波出力をスイッチ６によ
って切換え、制御電圧として可変インピーダンス器２に
供給するものである。それ以外については、第１図に示
した実施例と同様であるので、説明は省略する。
流によって生じる検波用入力信号がスイッチ回路６によ
って切換えられて検波器に入力されるようにしている
が、第４図に示すこの実施例では、負荷の数に応じた分
だけ検波器を設け、それらの検波出力をスイッチ６によ
って切換え、制御電圧として可変インピーダンス器２に
供給するものである。それ以外については、第１図に示
した実施例と同様であるので、説明は省略する。
以上説明したように、本発明によれば、負荷のインピー
ダンスが変動しても、負荷に流れる信号電流を一定にす
ることができるし、また、複数の負荷をつないでも、検
波用抵抗のインピーダンスを任意に設定することによ
り、それぞれの負荷にある比率で一定に信号電流を流す
ことができるなどの優れた効果を得ることができる。
ダンスが変動しても、負荷に流れる信号電流を一定にす
ることができるし、また、複数の負荷をつないでも、検
波用抵抗のインピーダンスを任意に設定することによ
り、それぞれの負荷にある比率で一定に信号電流を流す
ことができるなどの優れた効果を得ることができる。
第１図は本発明による自動利得制御回路の一実施例を示
すブロック図、第２図は第１図における可変インピーダ
ンス器の一具体例を示す回路図、第３図は第１図におけ
る検波器の一具体例を示す回路図、第４図は本発明によ
る自動利得制御回路の他の実施例を示すブロック図、第
５図は従来の増幅回路の一例を示すブロック図である。 1,1′,40……入力端子,2……可変インピーダンス器,3…
…増幅器,4……負荷,5,5′……検波器,6……スイッチ回
路,7……制御端子,61,62……検波用抵抗。
すブロック図、第２図は第１図における可変インピーダ
ンス器の一具体例を示す回路図、第３図は第１図におけ
る検波器の一具体例を示す回路図、第４図は本発明によ
る自動利得制御回路の他の実施例を示すブロック図、第
５図は従来の増幅回路の一例を示すブロック図である。 1,1′,40……入力端子,2……可変インピーダンス器,3…
…増幅器,4……負荷,5,5′……検波器,6……スイッチ回
路,7……制御端子,61,62……検波用抵抗。
Claims (4)
- 【請求項１】ヘリカルスキャン方式の２つのビデオヘッ
ドに信号を供給する自動利得制御回路において、 制御電圧によって入力信号の減衰量が制御され、出力信
号電流を同時に該２つのビデオヘッドの負荷に供給する
増幅器と、 該２つのビデオヘッドの負荷毎に流れる信号電流の大き
さを検出する２つの検出手段と、 作動状態にあるビデオヘッドに係る該検出手段の検出出
力を順番に選択するスイッチ回路と、 該スイッチ回路で選択された該検出出力を検波して、該
作動状態にあるビデオヘッドの負荷に流れる信号電流の
大きさを一定に保持するように前記制御電圧を形成する
検波器とを具備したことを特徴とする自動利得制御回
路。 - 【請求項２】特許請求の範囲第（１）項に記載の自動利
得制御回路において、前記検出手段は各ビデオヘッドの
負荷に直列接続された抵抗であって、該抵抗に生ずる前
記信号電流による電圧を前記検出出力とすることを特徴
とする自動利得制御回路。 - 【請求項３】ヘリカルスキャン方式の２つのビデオヘッ
ドに信号を供給する自動利得制御回路において、 制御電圧によって入力信号の減衰量が制御され、出力信
号電流を同時に該２つのビデオヘッドの負荷に供給する
増幅器と、 該２つのビデオヘッドの負荷毎に流れる信号電流の大き
さを検出する２つの検出手段と、 該２つの検出手段の検出出力を個々に検波して、検波し
た該検出出力に係るビデオヘッドの負荷に流れる信号電
流の大きさを一定に保持するように検波出力を形成する
２つの検波器、 作動状態にあるビデオヘッドに係る該検波器の検波出力
を順番に選択し、前記制御電圧として前記増幅器に供給
するスイッチ回路とを具備したことを特徴とする自動利
得制御回路。 - 【請求項４】特許請求の範囲第（３）項に記載の自動利
得制御回路において、前記検出手段は各ビデオヘッドの
負荷に直列接続された抵抗であって、該抵抗に生ずる前
記信号電流による電圧を前記検出出力とすることを特徴
とする自動利得制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60278964A JPH0782602B2 (ja) | 1985-12-13 | 1985-12-13 | 自動利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60278964A JPH0782602B2 (ja) | 1985-12-13 | 1985-12-13 | 自動利得制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62139405A JPS62139405A (ja) | 1987-06-23 |
| JPH0782602B2 true JPH0782602B2 (ja) | 1995-09-06 |
Family
ID=17604519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60278964A Expired - Lifetime JPH0782602B2 (ja) | 1985-12-13 | 1985-12-13 | 自動利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0782602B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55153113A (en) * | 1979-05-16 | 1980-11-28 | Mitsubishi Electric Corp | Automatic level control circuit |
| JPS5628508A (en) * | 1979-08-16 | 1981-03-20 | Oki Electric Ind Co Ltd | Automatic output control circuit |
-
1985
- 1985-12-13 JP JP60278964A patent/JPH0782602B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62139405A (ja) | 1987-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0595350B1 (en) | Reproducing circuit for a magnetic head | |
| JP2749729B2 (ja) | 磁気記録再生回路 | |
| US4050086A (en) | Dynamic transducer biasing signal amplifying circuitry | |
| US6341046B1 (en) | Current biasing voltage sensing preamplifier for magnetoresistive heads | |
| US4256980A (en) | Electronic switchover circuit | |
| US5345346A (en) | Positive feedback low input capacitance differential amplifier | |
| US4445054A (en) | Full-wave rectifying circuit | |
| JPH0782602B2 (ja) | 自動利得制御回路 | |
| US4945314A (en) | Amplifier arrangement with saturation detection | |
| US3918088A (en) | Power supply circuit for varying the bias signal to a magnetic head | |
| KR100239602B1 (ko) | 출력의 직류전압을 기준전압에 따라 제어하는 음성 신호를 압축 또는 신장하는 음성 신호 처리회로 | |
| KR0127491B1 (ko) | 헤드 앰프 | |
| KR900007388Y1 (ko) | 재생과 녹화시 저역 통과 필터의 겸용회로 | |
| KR920009033B1 (ko) | 주파수 변조파용 자동이득 조절계 | |
| JPS6339965B2 (ja) | ||
| JP3208915B2 (ja) | 磁気ヘッド用再生回路 | |
| JP2541992B2 (ja) | Ｖｔｒコントロ−ルヘツドアンプ | |
| JP3714650B2 (ja) | ビデオ機器のコントロール信号再生回路 | |
| JPH0112417Y2 (ja) | ||
| JP3714651B2 (ja) | ビデオ機器のコントロール信号再生回路 | |
| KR970003243Y1 (ko) | 등화회로 | |
| JPS6320056B2 (ja) | ||
| JPH0253962B2 (ja) | ||
| JPH0345568B2 (ja) | ||
| JPS6229308A (ja) | 入力切換増幅回路 |