JPS6229308A - 入力切換増幅回路 - Google Patents
入力切換増幅回路Info
- Publication number
- JPS6229308A JPS6229308A JP16828385A JP16828385A JPS6229308A JP S6229308 A JPS6229308 A JP S6229308A JP 16828385 A JP16828385 A JP 16828385A JP 16828385 A JP16828385 A JP 16828385A JP S6229308 A JPS6229308 A JP S6229308A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- stage amplifier
- signal
- input stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、複数の入力を切り換えて増幅し、その増幅
出力を取り出す入力切換増幅回路に係り、特に、入力バ
イアス電位の改善に関する。
出力を取り出す入力切換増幅回路に係り、特に、入力バ
イアス電位の改善に関する。
一般に、テープレコーダやビデオテープレコーダなどで
は、再生／録音（録画）モードに応じて入力信号を切り
換える入力切換増幅回路が設置されている。たとえば、
テープレコーダでは、この入力切換増幅回路に対して信
号源として磁気ヘッドが接続され、増幅すべきオーディ
オ信号が入力されるようになついる。
は、再生／録音（録画）モードに応じて入力信号を切り
換える入力切換増幅回路が設置されている。たとえば、
テープレコーダでは、この入力切換増幅回路に対して信
号源として磁気ヘッドが接続され、増幅すべきオーディ
オ信号が入力されるようになついる。
従来、この入力切換増幅回路の信号入力部の増幅器では
、ＮＰＮ型トランジスタを以て構成されており、接地電
位より高い任意のバイアス電位に設定されている。この
ようなＮＰＮ型トランジスタを用いて構成し、フローテ
ィングバイアス方式を採用して磁気ヘッドを接続すると
、 ｔａ＋ 録音／再生の切換え時、そのＮＰＮ型トラン
ジスタは、カットオフ状態になること、（ｂ） 電源
の供給開始／供給停止の過渡時、磁気ヘッドに直流電流
が流れ込むこと などの不都合がある。
、ＮＰＮ型トランジスタを以て構成されており、接地電
位より高い任意のバイアス電位に設定されている。この
ようなＮＰＮ型トランジスタを用いて構成し、フローテ
ィングバイアス方式を採用して磁気ヘッドを接続すると
、 ｔａ＋ 録音／再生の切換え時、そのＮＰＮ型トラン
ジスタは、カットオフ状態になること、（ｂ） 電源
の供給開始／供給停止の過渡時、磁気ヘッドに直流電流
が流れ込むこと などの不都合がある。
このような不都合を防止するため、入力信号の中点電位
を接地電位に変更すると、磁気ヘッドと入力増幅器との
間にカップリングコンデンサが必要となり、このような
カップリングコンデンサを設置することは、多入力を切
り換える入力切換増幅回路では、その構成上、コスト高
になる。
を接地電位に変更すると、磁気ヘッドと入力増幅器との
間にカップリングコンデンサが必要となり、このような
カップリングコンデンサを設置することは、多入力を切
り換える入力切換増幅回路では、その構成上、コスト高
になる。
そこで、この発明は、バイアス基準電位を接地電位に設
定して、その接地電位を中心にして信号の切換えを可能
にした入力切換増幅回路を提供しようとするものである
。
定して、その接地電位を中心にして信号の切換えを可能
にした入力切換増幅回路を提供しようとするものである
。
この発明の入力切換増幅回路は、バイアス基準電位を接
地電位に設定するとともに、駆動電流の供給に応じて動
作が切換え可能な複数の入力段増幅部（実施例の入力段
増幅部２Ａ、２Ｂ）と、各入力段増幅部からの出力信号
を取り出す出力段増幅部（実施例の出力段増幅部１４）
と、前記入力段増幅部に対して駆動電流の供給を切り換
える駆動切換回路（実施例の駆動電流切換回路６）とか
ら構成されている。
地電位に設定するとともに、駆動電流の供給に応じて動
作が切換え可能な複数の入力段増幅部（実施例の入力段
増幅部２Ａ、２Ｂ）と、各入力段増幅部からの出力信号
を取り出す出力段増幅部（実施例の出力段増幅部１４）
と、前記入力段増幅部に対して駆動電流の供給を切り換
える駆動切換回路（実施例の駆動電流切換回路６）とか
ら構成されている。
したがって、この発明の入力切換増幅回路は、入力段増
幅部のバイアス電位を接地電位に設定したので、磁気ヘ
ッドなどの信号源からの入力信号の中点電位が接地電位
となり、その接地電位を中心にして正負の振幅が得られ
るとともに、接地電位を基準にして入力信号の切換えが
行える。
幅部のバイアス電位を接地電位に設定したので、磁気ヘ
ッドなどの信号源からの入力信号の中点電位が接地電位
となり、その接地電位を中心にして正負の振幅が得られ
るとともに、接地電位を基準にして入力信号の切換えが
行える。
そして、この発明の入力切換増幅回路において、入力段
増幅部は、たとえば、ＰＮＰ型トランジスタからなる差
動増幅器で構成すれば、バイアス基準電位を接地電位に
設定できる。
増幅部は、たとえば、ＰＮＰ型トランジスタからなる差
動増幅器で構成すれば、バイアス基準電位を接地電位に
設定できる。
以下、この発明の実施例を図面を参照して詳細に説明す
る。
る。
第１図は、この発明の入力切換増幅回路の実施例を示す
。
。
第１図において、この入力切換増幅回路は、その入力部
に複数の入力段増幅部を設置し、この実施例の場合、２
組の入力段増幅部２Ａ、２Ｂを設置しである。各入力段
増幅部２Ａ、２Ｂは、主たる増幅素子をＰＮＰ型トラン
ジスタで構成し、かつ、駆動電流の供給に応じて動作が
切換え可能な差動増幅器で構成されている。そして、こ
の入力段増幅部２Ａの非反転入力端子（＋）に設置され
た第１の入力端子４ａには図示していない磁気ヘッドな
どの第１の信号源、入力段増幅部２Ｂの非反転入力端子
（＋）に設置された第２の入力端子４ｂには図示してい
ない磁気ヘッドなどの第２の信号源がそれぞれ接続され
、入力信号Ｖ、 、Ｖ。
に複数の入力段増幅部を設置し、この実施例の場合、２
組の入力段増幅部２Ａ、２Ｂを設置しである。各入力段
増幅部２Ａ、２Ｂは、主たる増幅素子をＰＮＰ型トラン
ジスタで構成し、かつ、駆動電流の供給に応じて動作が
切換え可能な差動増幅器で構成されている。そして、こ
の入力段増幅部２Ａの非反転入力端子（＋）に設置され
た第１の入力端子４ａには図示していない磁気ヘッドな
どの第１の信号源、入力段増幅部２Ｂの非反転入力端子
（＋）に設置された第２の入力端子４ｂには図示してい
ない磁気ヘッドなどの第２の信号源がそれぞれ接続され
、入力信号Ｖ、 、Ｖ。
が加えられる。
各入力段増幅部２Ａ、２Ｂには、その駆動を制御する駆
動電流切換回路６から駆動電流が供給されている。この
駆動電流切換回路６は、電源電圧ＶＣＣの供給に応じて
定電流を発生する定電流源８からの定電流を、制御入力
端子１０に加えられる切換信号ＳＣによって入力段増幅
部２Ａ、２Ｂに選択的に供給する切換回路１２で構成さ
れている。
動電流切換回路６から駆動電流が供給されている。この
駆動電流切換回路６は、電源電圧ＶＣＣの供給に応じて
定電流を発生する定電流源８からの定電流を、制御入力
端子１０に加えられる切換信号ＳＣによって入力段増幅
部２Ａ、２Ｂに選択的に供給する切換回路１２で構成さ
れている。
したがって、定電流源８が発生した定電流が入力段増幅
部２Ａまたは２Ｂに供給され、入力段増幅部２Ａ、２Ｂ
の何れか一方が動作状態に切り換えられる。
部２Ａまたは２Ｂに供給され、入力段増幅部２Ａ、２Ｂ
の何れか一方が動作状態に切り換えられる。
入力段増幅部２Ａ、２Ｂの増幅出力は、出力段増幅部１
４に供給されて増幅され、その出力Ｖ０は、出力端子１
６から取り出されるとともに、帰還素子１８を介して各
入力段増幅部２Ａ、２Ｂを構成する差動増幅器の反転入
力端子（−）に帰還されている。
４に供給されて増幅され、その出力Ｖ０は、出力端子１
６から取り出されるとともに、帰還素子１８を介して各
入力段増幅部２Ａ、２Ｂを構成する差動増幅器の反転入
力端子（−）に帰還されている。
したがって、このような入力切換増幅回路では、バイア
ス基準電位を接地電位に設定したので、入力段増幅部２
Ａ、２Ｂの各入力端子４ａ、４ｂには、カップリングコ
ンデンサを介在させることなく、磁気ヘッドなどの信号
源を接続でき、しかも、接地電位を中心にして入力信号
Ｖ、 、Ｖ２の振幅を振らせ、その信号を切り換えるこ
とができる。
ス基準電位を接地電位に設定したので、入力段増幅部２
Ａ、２Ｂの各入力端子４ａ、４ｂには、カップリングコ
ンデンサを介在させることなく、磁気ヘッドなどの信号
源を接続でき、しかも、接地電位を中心にして入力信号
Ｖ、 、Ｖ２の振幅を振らせ、その信号を切り換えるこ
とができる。
第２図は、この発明の入力切換増幅回路の具体的な回路
構成例を示す。
構成例を示す。
第２図において、入力段増幅部２Ａは、トランジスタ２
０．２２．２４．２６．２８．３０および抵抗３２．３
４．３６で構成されており、入力部に設置されたトラン
ジスタ２４および差動回路を構成するトランジスタ２０
．２２は、それぞれＰＮＰ型トランジスタで構成されて
いる。また、入力段増幅部２Ｂは、トランジスタ４０．
４２．４４．４６、抵抗５２．５４．５６および定電流
源５８で構成されており、入力段増幅部２Ａと同様に、
入力部に設置されたトランジスタ４４および差動回路を
構成するトランジスタ４０．４２は、それぞれＰＮＰ型
トランジスタで構成されている。
０．２２．２４．２６．２８．３０および抵抗３２．３
４．３６で構成されており、入力部に設置されたトラン
ジスタ２４および差動回路を構成するトランジスタ２０
．２２は、それぞれＰＮＰ型トランジスタで構成されて
いる。また、入力段増幅部２Ｂは、トランジスタ４０．
４２．４４．４６、抵抗５２．５４．５６および定電流
源５８で構成されており、入力段増幅部２Ａと同様に、
入力部に設置されたトランジスタ４４および差動回路を
構成するトランジスタ４０．４２は、それぞれＰＮＰ型
トランジスタで構成されている。
そして、トランジスタ２８．３０は、能動負荷としての
電流ミラー回路を構成しており、各入力段増幅部２Ａ、
２Ｂに共通に設置されている。また、定電流ｇ１５８も
各入力段増幅部２Ａ、２Ｂに対して各反転入力端子（−
）側に共通に設けられている。なお、抵抗３４はトラン
ジスタ２０のバイアス抵抗、抵抗５４はトランジスタ４
０のバイアス抵抗である。
電流ミラー回路を構成しており、各入力段増幅部２Ａ、
２Ｂに共通に設置されている。また、定電流ｇ１５８も
各入力段増幅部２Ａ、２Ｂに対して各反転入力端子（−
）側に共通に設けられている。なお、抵抗３４はトラン
ジスタ２０のバイアス抵抗、抵抗５４はトランジスタ４
０のバイアス抵抗である。
これら入力段増幅部２Ａ、２Ｂの駆動電流を切り換える
駆動電流切換回路６は、トランジスタ６０．６２．６４
．６６．６８．７０．７２．７４．７６．７８．８０、
ダイオード８２．８４．８６．８８．９０．定電流源８
．９２．９４．９６、抵抗９８．１００およびコンデン
サ１０１から構成されている。したがって、制御入力端
子１０に切換信号ＳＣが加えられ、制御入力端子１０の
ｔ位がＨ（高）レベルになると、トランジスタ６４が導
通するので、定電流源９２からの定電流２１（定電流源
９４からの定電流Ｉの２倍に設定）がトランジスタ６４
に流れるため、トランジスタ６６．６８はカットオフ状
態となり、定電流源９４からの定電流Ｉによってダイオ
ード８２．８４．８６の直列回路には順方向降下電圧３
ｖ。
駆動電流切換回路６は、トランジスタ６０．６２．６４
．６６．６８．７０．７２．７４．７６．７８．８０、
ダイオード８２．８４．８６．８８．９０．定電流源８
．９２．９４．９６、抵抗９８．１００およびコンデン
サ１０１から構成されている。したがって、制御入力端
子１０に切換信号ＳＣが加えられ、制御入力端子１０の
ｔ位がＨ（高）レベルになると、トランジスタ６４が導
通するので、定電流源９２からの定電流２１（定電流源
９４からの定電流Ｉの２倍に設定）がトランジスタ６４
に流れるため、トランジスタ６６．６８はカットオフ状
態となり、定電流源９４からの定電流Ｉによってダイオ
ード８２．８４．８６の直列回路には順方向降下電圧３
ｖ。
が生じ、この電圧がトランジスタ６０のベースに加わる
ことから、トランジスタ６０が非導通、トランジスタ６
２が導通し、定電流源８からの定電流Ｉ。がトランジス
タ６２からトランジスタ７２．７８からなる電流ミラー
回路を介してトランジスタ８０に流れる。トランジスタ
８０とトランジスタ２６は電流ミラー回路を構成してい
るので、入力段増幅部２Ａに対してトランジスタ８０に
流れる定電流■。が駆動電流として供給される。また、
制御入力端子１０の電位が切換信号ＳＣによってＬ（低
）電位になると、トランジスタ６４が非導通となるので
、定電流源９２からの定電流２Ｉがトランジスタ６６．
６８からなる電流ミラー回路によってダイオード８２か
ら引かれ、このダイオード８２のみに定電流源９４から
定電流■が供給されることになり、トランジスタ６０の
ベース電位はほぼダイオード８２の順方向降下電圧■、
となり、トランジスタ６２に代わってトランジスタ６０
が導通ずる。この結果、定電流源８の定電流■ｏがトラ
ンジスタ６０からトランジスタ７０．７４からなる電流
ミラー回路を介してトランジスタ７６に流れ、トランジ
スタ７６はトランジスタ４６と電流ミラー回路を構成し
ているので、定電流Ｉ。が入力段増幅部２Ｂに駆動電流
として供給される。すなわち、制御入力端子１０が−Ｈ
レベルのとき、入力段増幅部２Ａが駆動され、また、制
御入力端子１０がＬレベルのとき、入力段増幅部２Ｂが
駆動され、制御入力端子１０の電位に応じて入力段増幅
部２Ａ、２Ｂの動作が切り換えられる。
ことから、トランジスタ６０が非導通、トランジスタ６
２が導通し、定電流源８からの定電流Ｉ。がトランジス
タ６２からトランジスタ７２．７８からなる電流ミラー
回路を介してトランジスタ８０に流れる。トランジスタ
８０とトランジスタ２６は電流ミラー回路を構成してい
るので、入力段増幅部２Ａに対してトランジスタ８０に
流れる定電流■。が駆動電流として供給される。また、
制御入力端子１０の電位が切換信号ＳＣによってＬ（低
）電位になると、トランジスタ６４が非導通となるので
、定電流源９２からの定電流２Ｉがトランジスタ６６．
６８からなる電流ミラー回路によってダイオード８２か
ら引かれ、このダイオード８２のみに定電流源９４から
定電流■が供給されることになり、トランジスタ６０の
ベース電位はほぼダイオード８２の順方向降下電圧■、
となり、トランジスタ６２に代わってトランジスタ６０
が導通ずる。この結果、定電流源８の定電流■ｏがトラ
ンジスタ６０からトランジスタ７０．７４からなる電流
ミラー回路を介してトランジスタ７６に流れ、トランジ
スタ７６はトランジスタ４６と電流ミラー回路を構成し
ているので、定電流Ｉ。が入力段増幅部２Ｂに駆動電流
として供給される。すなわち、制御入力端子１０が−Ｈ
レベルのとき、入力段増幅部２Ａが駆動され、また、制
御入力端子１０がＬレベルのとき、入力段増幅部２Ｂが
駆動され、制御入力端子１０の電位に応じて入力段増幅
部２Ａ、２Ｂの動作が切り換えられる。
そして、出力段増幅部１４は、トランジスタ１０２．１
０４．１０６、ダイオード１０８．１）０および定電流
源１）２で構成されており、選択された入力段増幅部２
Ａ、２Ｂの何れかの増幅出力が、出力段増幅部１４を経
て出力端子１６から取り出される。
０４．１０６、ダイオード１０８．１）０および定電流
源１）２で構成されており、選択された入力段増幅部２
Ａ、２Ｂの何れかの増幅出力が、出力段増幅部１４を経
て出力端子１６から取り出される。
この実施例の場合、帰還素子１８は、抵抗１）４と、帰
還端子（ＮＦ）１）６に接続されたコンデンサ１）８お
よび抵抗１２０とから構成され、この帰還回路の帰還定
数によって一定の増幅利得が設定されている。
還端子（ＮＦ）１）６に接続されたコンデンサ１）８お
よび抵抗１２０とから構成され、この帰還回路の帰還定
数によって一定の増幅利得が設定されている。
したがって、このような入力切換増幅回路では、入力段
増幅部２Ａ、２ＢをＰＮＰ型トランジスタで構成したの
で、バイアス基準電位を接地電位に取ることができ、入
力段増幅部２Ａ、２Ｂの各入力端子４ａ、４ｂには、カ
ップリングコンデンサを介在させることなく、磁気ヘッ
ドなどの信号源を接続して接地電位を中心にして入力信
号Ｖ７、Ｖ２の振幅を振らせ、その信号を切り換えるこ
とができる。
増幅部２Ａ、２ＢをＰＮＰ型トランジスタで構成したの
で、バイアス基準電位を接地電位に取ることができ、入
力段増幅部２Ａ、２Ｂの各入力端子４ａ、４ｂには、カ
ップリングコンデンサを介在させることなく、磁気ヘッ
ドなどの信号源を接続して接地電位を中心にして入力信
号Ｖ７、Ｖ２の振幅を振らせ、その信号を切り換えるこ
とができる。
また、定電流源５８は可変定電流源に構成し、その出力
定電流の加減によって抵抗１）４に発生する出力直流電
位Ｖ、を加減すれば、第３図に示すように、出力■。の
中点電位を調整することができる。この場合、抵抗１）
４の抵抗値をＲＬ、抵抗１）４を流れる電流を１．とす
ると、抵抗１）４に発生する出力直流電位ｖＬは、■Ｌ
＝ＲＬ ’ ＩＬ ＋ｖ、となる。
定電流の加減によって抵抗１）４に発生する出力直流電
位Ｖ、を加減すれば、第３図に示すように、出力■。の
中点電位を調整することができる。この場合、抵抗１）
４の抵抗値をＲＬ、抵抗１）４を流れる電流を１．とす
ると、抵抗１）４に発生する出力直流電位ｖＬは、■Ｌ
＝ＲＬ ’ ＩＬ ＋ｖ、となる。
なお、実施例では２人力信号の切換えを可能にした２組
構成の入力段増幅部を設置した場合について説明したが
、この発明は３組以上の多数人力信号の切換えに用いる
ことができ、その場合、入力段増幅部は切り換えるべき
入力信号の数に応じて設置すればよい。
構成の入力段増幅部を設置した場合について説明したが
、この発明は３組以上の多数人力信号の切換えに用いる
ことができ、その場合、入力段増幅部は切り換えるべき
入力信号の数に応じて設置すればよい。
以上説明したように、この発明によれば、入力段増幅部
のバイアス基準電位を接地電位に設定でき、磁気ヘッド
などの信号源を入力カンプリングコンデンサを介在させ
ることなく結合することができるので、部品点数の削減
によってコストの低減が可能になり、特に、切り換える
べき信号数の増加に応じてそのメリットは高くなるとと
もに、接地電位を中心にして入力信号を切り換えること
ができ、バイアス電流の漏れなどの不都合を防止できる
。
のバイアス基準電位を接地電位に設定でき、磁気ヘッド
などの信号源を入力カンプリングコンデンサを介在させ
ることなく結合することができるので、部品点数の削減
によってコストの低減が可能になり、特に、切り換える
べき信号数の増加に応じてそのメリットは高くなるとと
もに、接地電位を中心にして入力信号を切り換えること
ができ、バイアス電流の漏れなどの不都合を防止できる
。
第１図はこの発明の入力切換増幅回路の実施例を示すブ
ロック図、第２図はこの発明の入力切換増幅回路の具体
的な回路構成例を示す回路図、第３図は出力直流電位の
調整を示す図である。 ２Ａ、２Ｂ・・・入力段増幅部、６・・・駆動電流切換
回路、１４・・・出力段増幅部。 第３図
ロック図、第２図はこの発明の入力切換増幅回路の具体
的な回路構成例を示す回路図、第３図は出力直流電位の
調整を示す図である。 ２Ａ、２Ｂ・・・入力段増幅部、６・・・駆動電流切換
回路、１４・・・出力段増幅部。 第３図
Claims (2)
- （１）バイアス基準電位を接地電位に設定するとともに
、駆動電流の供給に応じて動作が切換え可能な複数の入
力段増幅部と、 各入力段増幅部からの出力信号を取り出す出力段増幅部
と、 前記入力段増幅部に対して駆動電流の供給を切り換える
駆動切換回路と から構成したことを特徴とする入力切換増幅回路。 - （２）前記入力段増幅部は、ＰＮＰ型トランジスタから
なる差動増幅器で構成したことを特徴とする特許請求の
範囲第１項に記載の入力切換増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16828385A JPS6229308A (ja) | 1985-07-30 | 1985-07-30 | 入力切換増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16828385A JPS6229308A (ja) | 1985-07-30 | 1985-07-30 | 入力切換増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6229308A true JPS6229308A (ja) | 1987-02-07 |
Family
ID=15865145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16828385A Pending JPS6229308A (ja) | 1985-07-30 | 1985-07-30 | 入力切換増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6229308A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007274428A (ja) * | 2006-03-31 | 2007-10-18 | Thine Electronics Inc | アナログマルチプレクサ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5773510A (en) * | 1980-10-27 | 1982-05-08 | Nec Corp | Input switching amplifier |
| JPS6032367A (ja) * | 1983-08-03 | 1985-02-19 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタの製造方法 |
-
1985
- 1985-07-30 JP JP16828385A patent/JPS6229308A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5773510A (en) * | 1980-10-27 | 1982-05-08 | Nec Corp | Input switching amplifier |
| JPS6032367A (ja) * | 1983-08-03 | 1985-02-19 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタの製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007274428A (ja) * | 2006-03-31 | 2007-10-18 | Thine Electronics Inc | アナログマルチプレクサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0618673B1 (en) | A differential amplification circuit wherein a DC level at an output terminal is automatically adjusted | |
| US4249136A (en) | PWM Signal power amplifier | |
| US5150076A (en) | Emitter-grounded amplifier circuit with bias circuit | |
| US4472687A (en) | Audio power amplifier for supplying electric power to a load by switching of power supply voltage | |
| US5923216A (en) | Frequency selective amplifier circuit | |
| US5939944A (en) | NPN push-pull output stage with folded cascode JFETs | |
| JPH021401B2 (ja) | ||
| US6294958B1 (en) | Apparatus and method for a class AB output stage having a stable quiescent current and improved cross over behavior | |
| JP2578096B2 (ja) | スイツチング装置 | |
| EP0522786B1 (en) | Dynamic biasing for class A amplifier | |
| US4068187A (en) | Audio-frequency power amplifiers | |
| US4523154A (en) | Enhanced-accuracy semiconductor power amplifier | |
| US5157347A (en) | Switching bridge amplifier | |
| EP0156410A1 (en) | Amplifier arrangement | |
| US5343165A (en) | Amplifier having a symmetrical output characteristic | |
| US5057790A (en) | High efficiency class A amplifier | |
| US4631490A (en) | Audio output amplifying device | |
| JPS6229308A (ja) | 入力切換増幅回路 | |
| JPH10150329A (ja) | Ｄ級電力増幅器 | |
| JPH0712128B2 (ja) | 増幅器 | |
| JP2003046347A (ja) | 高出力増幅器 | |
| US5166983A (en) | Mute circuit for audio amplifiers | |
| US6369638B2 (en) | Power drive circuit | |
| US4069461A (en) | Amplifier circuit having two negative feedback circuits | |
| JPH06276037A (ja) | オーディオ用パワーアンプ |