JPH0777348B2 - イネーブルゲート - Google Patents

イネーブルゲート

Info

Publication number
JPH0777348B2
JPH0777348B2 JP61038130A JP3813086A JPH0777348B2 JP H0777348 B2 JPH0777348 B2 JP H0777348B2 JP 61038130 A JP61038130 A JP 61038130A JP 3813086 A JP3813086 A JP 3813086A JP H0777348 B2 JPH0777348 B2 JP H0777348B2
Authority
JP
Japan
Prior art keywords
enable
transistor element
signal
input
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61038130A
Other languages
English (en)
Other versions
JPS61239720A (ja
Inventor
バゼグー フアーハツド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FUEACHAIRUDO SEMIKONDAKUTA CORP
Original Assignee
FUEACHAIRUDO SEMIKONDAKUTA CORP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FUEACHAIRUDO SEMIKONDAKUTA CORP filed Critical FUEACHAIRUDO SEMIKONDAKUTA CORP
Publication of JPS61239720A publication Critical patent/JPS61239720A/ja
Publication of JPH0777348B2 publication Critical patent/JPH0777348B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/0823—Multistate logic
    • H03K19/0826—Multistate logic one of the states being the high impedance or floating state
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/088—Transistor-transistor logic
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/151—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • Logic Circuits (AREA)

Description

【発明の詳細な説明】 本発明は、入力信号から、集積回路適用に有用な相補的
出力信号を発生する、新規で且つ改良したTTL回路に関
するものである。本発明は、電流のホギング（いくつか
の並列論理回路の一つが他よりも低い抵抗を持つ場合
に、最も大きな電流がその回路を流れる状態）の問題を
解消する一方、相補的データ信号を発生する新規な内部
バッファ回路を提供する。本発明は、又、TTL出力装置
用の相補的イネーブル制御信号を発生する新規なイネー
ブル回路を提供している。後者の適用においては、本発
明は出力容量を減少させた改良したTTLトライステート
出力装置を提供する。
出力容量を減少させた従来のTTLトライステート出力装
置は、1982年１月19日に発行されたFerrisの米国特許第
4,311,927号、「出力容量を減少させたトランジスタロ
ジックトライステート装置（Transistor Logic Tristat
e Device with Reduced Output Capacitance）」に開示
されており、更に関連する改良点は、1984年３月６日に
出願されたFerris et al.の米国特許出願第586、671号
に開示されている。後者の従来技術のトライステート出
力装置10は本願第１図に示してあり、高及び低の電位の
二進データ信号Viを受け取り且つトライステート装置出
力端14に接続した不図示の共通バスへ出力信号Voを伝達
する入力端12が設けられている。２状態モードにおける
動作の場合、該トライステート装置は、高電位源Vccか
ら出力端14へ電流を湧き出すためのダーリントントラン
ジスタ対Q2及びQ3からなるプルアップトランジスタ要素
を有しており低電位又は接地へ出力端14から電流を吸い
込む為のプルダウントランジスタ要素Q4を有している。
コレクタ抵抗R1を有する位相分割器トランジスタ要素Q1
は入力端12に接続されており、該入力端でのデータ信号
Viに応答してプルアップ及びプルダウントランジスタ要
素の状態を制御する。プルダウントランジスタ要素Q4
は、そのベースにおいて、従来のスクエーアリング回路
を有しており、それはベース及びコレクタ抵抗R3及びR4
と共にトランジスタQ5から構成されている。
トライステート即ち３状態動作モードの場合、第２図に
示した従来のイネーブルゲート20がトライステート装置
10のイネーブル入力端15に動作接続される。高インピー
ダンス第３状態は、イネーブルゲート出力信号Ｅが低電
位で且つプルアップ及び位相分割器トランジスタ要素か
らダイオードD1及びD2を介してのベース駆動電流が取り
除かれると、トライステート装置の出力端14において確
立される。高インピーダンス第３状態の間、実効出力容
量を減少させる為には、トランジスタQ7とQ6及びダイオ
ードクラスタD3,D4,D5から構成されるアクティブ放電シ
ーケンスが、プルダウントランジスタ要素Q4のベースと
イネーブル入力端15との間に動作接続される。アクティ
ブ放電シーケンスは、イネーブルゲートがイネーブル入
力端15において低電位イネーブル信号Ｅを維持する場
合、トランジスタQ7を介してプルダウン要素のベースか
ら接地への低インピーダンス経路が与えられ、且つ該ト
ライステート装置は高インピーダンス第３状態である。
その結果、トライステート出力端14に接続してある共通
バス上での低から高への電位遷移は、偶然的にプルダウ
ントランジスタ要素Q4を導通状態へ駆動することはな
い。トランジスタQ4のコレクタからベースへの容量を介
しての何れかの容量性ミラー（Miller）フイードバック
電流は迅速に逸らされ、且つアクティブ放電トランジス
タ要素Q7を介して接地へ放電される。２状態動作モード
の間、イネーブル信号Ｅが高電位であると、アクティブ
放電シーケンスは高電位からプルダウントランジスタ要
素Q4への電流の流れを阻止する。
米国特許第4,311,927号に開示されているアクティブ放
電シーケンスは、該プルダウントランジスタのベースと
イネーブルゲートとの間に接続する二重反転シリーズ内
に３個のアクティブ要素トランジスタのシーケンスを有
している。二重反転の結果、プルダウントランジスタ要
素のベースに接続されたアクティブ放電トランジスタの
コレクタ電位は、イネーブル信号Ｅの高又は低電位と同
位相で追従し、イネーブル信号Ｅが低電位でトライステ
ート装置10が高インピーダンス第３状態にある場合に
は、プルダウントランジスタのベースを放電する。第１
図の回路において、イネーブル入力端15の次のアクティ
ブ放電シーケンス内のトランジスタの１つを、デルタ形
状接続した受動的ダイオードクラスタD3.D4,D5及びＹ回
路状態に接続した電源抵抗R5,R6,R7で置換されている。
受動的ダイオードクラスタは、第２トランジスタQ6のベ
ースへベース駆動電流が供給される様に動作的に配列さ
れており、その際にイネーブル入力端15でのイネーブル
信号Ｅが２状態モードにおいてトライステート装置の動
作に対しては高電位であり、アクティブ放電トランジス
タQ7からベース駆動電流が取り除かれる。受動的なダイ
オードクラスタも、イネーブルＥが低電位であると、第
２トランジスタQ6のベースからベース駆動電流を動作的
に取り除く、従ってアクティブ放電トランジスタQ7は能
動的にプルダウントランジスタQ4のベースから導通状態
を取り除き、この装置は高インピーダンス第３状態の期
間中に出力容量を減少させて動作する。
何れの場合にも、二重反転が存在する。トランジスタQ6
のコレクタ電位は、イネーブル信号電位Ｅと位相がずれ
て追従し、且つアクティブ放電トランジスタQ7のコレク
タ電位は同位相で追従し、イネーブル信号Ｅの２つの反
転を必要とする。従来の出力容量の低いトライステート
装置の何れの場合のアクティブ放電シーケンスによって
専有されるシリコン面積は比較的大きく、この大きな面
積は、多くのトライステート装置を共通バスへ接続させ
た場合に、数倍の大きさとなる。更に、何れのトライス
テート装置も、出力装置の２状態動作中は電力を消費す
る。
第２図に示した従来のイネーブルゲート20は、２状態装
置であって、イネーブルゲート入力端18でイネーブルゲ
ート入力信号からイネーブルゲート出力端16において
イネーブル信号Ｅを発生する。このイネーブルゲート
は、イネーブルプルアップダーリントントランジスタ要
素Q22及びQ23、イネーブルプルダウントランジスタ要素
Q24,イネーブル位相分割器トランジスタ要素Q21、及び
イネーブルプルアップ及びプルダウントランジスタ要素
の状態を制御すべく動作接続されたコレクタ抵抗R21、
及び第１イネーブル入力トランジスタ要素Q28を有して
おり、そのコレクタ抵抗R28及び入力ダイオードD21及び
D22はイネーブル位相分割器トランジスタ要素Q21のベー
スヘイネーブルゲート信号入力を印加し且つ追従する
べく動作接続されている。２状態動作中には高電位から
の電流の流れを中間の要素で阻止し、アクティブ放電ト
ランジスタQ7のコレクタ電位はイネーブルゲート出力信
号Ｅを同位相で追従せねばならず、トライステート装置
10においては二重反転シーケンスが必要となる。
入力データ信号Ｄから真データ信号Ｄや偽データ信号
の様な相補的なデータ信号を発生する従来のTTL内部バ
ッファ回路を第３図に示してある。内部バッファ回路30
は２状態装置であり、プルアップダーリントントランジ
スタ要素Q32及びQ33、プルダウントランジスタ要素Q34
を有しており、更にバッファ入力端38における入力デー
タ信号Ｄに応答してバッファ出力端36において高及び低
レベル出力データ信号を与える為にプルアップ及びプ
ルダウントランジスタ要素の状態を制御する為の二重位
相分割器Q31及びQ31aを有している。入力トランジスタ
要素Q38はコレクタ抵抗R38と入力ダイオードD31及びD32
を有しており、二重位相分割器トランジスタQ31及びQ31
aのベースへ入力データ信号Ｄを印加する様に動作接続
されている。二重位相分割器トランジスタQ31aは相補的
データ信号を発生させる為に付加されており、且つQ31a
のコレクタ電位はタップされて相補的バッファ40へ相補
的入力信号を供給し、そのバッファ40は相補的入力
を相補的出力データ信号Ｄへ反転させる同様の２状態バ
ッファ装置である。第３図の例では１つのみ示してある
が、二重位相分割器Q31aのコレクタ電位を使用して、バ
ッファ40の如き複数個の相補的バッファへの入力へ供給
することが可能である。
真及び偽のデータ信号を発生する為の従来のバッファ回
路の概略図を第４図に示してある。TTL2状態バッファ30
は本質的に出力端36で反転する。二重位相分割器Q31aも
本質的にそのコレクタ31aで反転し、そのコレクタはタ
ップされて１つ又はそれ以上の相補的バッファ40へ相補
的入力を供給し、該バッファ40も本質的に出力端46で
その相補的入力を反転して相補的出力信号Ｄを供給す
る。従って、相補的バッファ30及び40は、単一の入力信
号Ｄから相補的な真及び偽信号及びＤを供給する。然
し乍ら、二重位相分割器を使用するこの構成での欠点は
電流ホギング（hogging）の問題である。二重位相分割
器の電流ミラー構成は、エミッタ電流が等しくなること
を必要とし、且つ一方の位相分割器においてより大きな
コレクタ対エミッタ電流があると、ベース駆動の「ホギ
ング」となり、他方のものの電流は、例えば、マルチプ
ル相補的バッファを駆動するのに不充分となる。
本発明は、以上の点に鑑みなされたものであって、上述
した如き従来技術の欠点を解消し、単一の入力信号が多
様な適用の為の複数個の相補的な出力信号を発生する新
規なイネーブルゲートを提供することを目的とする。
本発明では、例えば、出力容量を減少させたTTLトライ
ステート出力装置に適用する為に相補的なイネーブル制
御信号を発生する新規なイネーブルゲートを提供し、又
相補的に真及び偽のデータ信号を発生する新規な内部論
理バッファを提供するものである。
本発明の別の目的とするところは、出力容量を減少さ
せ、動作が高速であり、集積回路製造面積を減少させ、
且つ電力消費を減少させたイネーブルゲート及び改良し
たTTLトライステート出力装置を提供することである。
本発明は、又、従来の二重位相分割器バッファ回路にお
いて遭遇されていた「電流ホギング」の欠点が無く相補
的なデータ信号を発生する内部ICバッファ回路を提供し
ている。
本発明の更に別の目的とするところは、実質的に等しい
インピーダンスで且つ集積回路適用の場合に等しい電圧
降下である相補的信号電流経路を通過して、単一の入力
信号から相補的な出力信号を発生する為の多様なTTL回
路を提供することである。
本発明に拠れば、イネーブルゲート入力信号から相補
的なイネーブル信号Ｅ及びＡを発生する改良したイネー
ブルゲートが提供される。このイネーブルゲートは、従
来のプルアップ及びプルダウントランジスタ要素を有し
ており、これらは動作接続されてイネーブルゲート出力
端において高及び低レベルの信号Ｅを供給し、又位相分
割器トランジスタ要素は動作的に接続されてプルアップ
及びプルダウントランジスタ要素の状態を制御し、更に
第１入力トランジスタ要素が設けられておりイネーブル
ゲート入力信号を位相分割器のベースへ印加する。改
良されたイネーブルゲートにおいては、本発明に拠れ
ば、別のイネーブルトランジスタ要素は該イネーブルゲ
ート内においてエミッタホロワ形態に接続し、該別のイ
ネーブルトランジスタのベースをイネーブルゲート入力
信号に追従し且つ、該別のイネーブルトランジスタ要
素のエミッタ回路を介して、該イネーブルゲート入力信
号と同位相であり且つ該イネーブルゲートの出力端に
おいてイネーブル信号Ｅと相補的な別のイネーブル信号
Ａを供給する。
好適実施例においては、該別のイネーブルトランジスタ
要素は、エミッタホロワ形態で接続された第２入力トラ
ンジスタ要素を有しており、該第２入力トランジスタ要
素のベースは第１入力トランジスタ要素のベースへ接続
されている。従って、第１及び第２入力トランジスタの
ベースは接続されて、イネーブル入力信号に追従す
る。別のイネーブル信号Ａを、別のイネーブル信号経路
を介して流される電流を増加する複数個の出力ゲートの
制御において後述する如く使用することが可能である。
従って、該エミッタホロワのベースを第１入力トランジ
スタへ接続することが望ましく、従って該エミッタホロ
ワは、電流と共に指数的に増加するD23を横断しての電
圧降下によって容易にターンオフされることはない。然
し乍ら、該エミッタホロワのベースは該イネーブルゲー
トの他の段に接続させることも可能であり、例えば位相
分割器要素のベース又はプルダウントランジスタ要素の
ベース等へ接続させることが可能である。
電圧レベルシフト部品は、本改良したイネーブルゲート
内の該別のイネーブルトランジスタ要素のエミッタ回路
内に接続されており、従って該イネーブルゲートを介し
てのイネーブル信号Ｅの電流経路のインピーダンス及び
該別のイネーブルトランジスタ要素エミッタ回路を介し
ての別のイネーブル信号Ａの電流経路のインピーダンス
は実質的に等しい。該別のイネーブルトランジスタ要素
のエミッタ回路内の電圧レベルシフト部品は、例えば、
少なくとも１個のダイオードを有することが可能であ
る。
本発明は、又、該新規なイネーブルゲートを組み込んで
あり出力容量を減少させた改良したTTLトライステート
出力装置を提供している。該トライステート出力装置
は、従来の特徴である、１つの出力端、２状態動作モー
ド、該出力端から低電位への電流を要求するプルダウン
トランジスタ要素、該トライステート装置の出力端にお
いて高インピーダンス第３状態を確立する為のイネーブ
ル入力端、アクティブ放電トランジスタ要素が導通して
いる時に接地への経路を与えるプルダウントランジスタ
のベースへ接続したアクティブ放電トランジスタ要素を
有している。本発明に拠れば、改良したイネーブルゲー
ト出力端におけるイネーブル信号Ｅはトライステート装
置のイネーブル入力端へ接続され、且つ改良したイネー
ブルゲートの別のイネーブルトランジスタ要素のエミッ
タ回路からの別のイネーブル信号Ａは制限用抵抗を介し
てトライステート装置内のアクティブ放電トランジスタ
要素のベースへ接続される。共通バス上で低から高への
電位遷移によって発生されるプルダウントランジスタ要
素のコレクタからベース容量を介してのミラー（Mille
r）フイードバック電流は迅速に逸流され、且つ導通状
態にあるアクティブ放電トランジスタ要素を介して接地
へ放電される。
本発明に従い、出力容量を減少させたTTLトライステー
ト出力装置の特徴及び利点は、二重反転アクティブ放電
シーケンスが単一アクティブ放電トランジスタによって
置換されていることであり、その際に装置の動作速度を
向上させており、ICトライステート装置用の出力容量を
減少する為に所要のシリコン製造面積を著しく減少さ
せ、且つ２状態動作モードの期間中アクティブ放電要素
によって電力消費を取り除いている。
別の実施例に拠れば、本発明は相補的なデータ信号を発
生する為の新規で改良したTTLバッファ回路を提供す
る。この様な内部バッファ回路は、従来の特徴事項であ
る、入力端及び出力端、該出力端において高及び低レベ
ルの電圧出力データ信号を供給すべく動作接続されて
いるプルアップ及びプルダウントランジスタ要素、該プ
ルアップ及びプルダウントランジスタ要素の状態を制御
すべく動作接続された位相分割器トランジスタ要素、及
び該位相分割器トランジスタ要素のベースへ入力データ
信号Ｄを印加する為に動作接続されている入力トランジ
スタ要素を有している。本発明に拠れば、相補的データ
信号トランジスタ要素は、バッファ回路内においてエミ
ッタホロワの形態で動作接続されており、該相補的デー
タ信号トランジスタ要素のベースは入力データ信号Ｄを
追従し、且つ、該相補的データ信号トランジスタ要素の
エミッタ回路を介して、入力信号Ｄと同位相であり且つ
バッファ回路の出力端において出力データ信号と相補
的な相補的出力データ信号Ｄを供給すべく接続されてい
る。
好適実施例においては、相補的データ信号トランジスタ
要素のベースは位相分割器トランジスタ要素のベースに
接続されており、且つ電圧レベルシフト部品は相補的デ
ータ信号トランジスタのエミッタ回路に接続され、出力
データ信号及び相補的出力データ信号Ｄの電流経路の
インピーダンスを実質的に等しくしている。新規のバッ
ファ回路の特徴及び利点は、従来の相補的データ信号バ
ッファ回路の電流ミラー構成二重位相分割器の１つを除
去するか又は寧ろ置換させ且つその代りに相補的データ
信号エミッタホロワトランジスタ要素のエミッタ回路へ
接続して相補的出力トランジスタを与える。別法として
は、この相補的出力トランジスタは、入力を相補的出力
バッファへ反転させ、入力信号Ｄと同位相であり且つ元
の内部バッファ回路の出力データ信号とは相補的であ
る相補的出力データ信号Ｄを供給するものと見ることが
可能である。
従って、本発明は、入力データ信号Ｄに追従する為に従
来の反転TTLバッファ回路においてエミッタホロワの形
態で動作接続した相補的データ信号トランジスタ要素を
提供することを意図するものである。該相補的データ信
号トランジスタ要素のエミッタ回路は、次いで、二重反
転相補的バッファ回路に適宜接続され、入力データ信号
Ｄとは同位相であるが単一反転出力データ信号とは相
補的である相補的出力データ信号Ｄを提供するものであ
る。この構成の特徴及び利点は、元の内部バッファ回路
内において電流ミラー構成二重位相分割器を使用するこ
とが除去され、その際に又従来の相補的データ信号バッ
ファ回路で経験される二重位相分割器間の「電流ホギン
グ」の問題を解消している。
以下、添付の図面を参考に、本発明の具体的実施の態様
に付いて詳細に説明する。
本発明に基づく出力容量を減少させた改良したTTLトラ
イステート出力装置50が第５図に示されている。第５図
の新規のトライステート装置50は、第１図の従来技術の
トライステート装置10に関して説明した主要な機能的要
素及び特徴を包含しており、同一の機能的部品は同一の
参照符号で示してある。然し乍ら、本発明の特徴及び利
点は、二重反転アクティブ放電シーケンスを取り除いた
ことである。その代りに、本発明では、プルダウントラ
ンジスタQ4のベースにおいて単一のアクティブ放電トラ
ンジスタ要素Q7を設けている。アクティブ放電トランジ
スタQ7は、プルダウントランジスタQ4のベースから接地
への低インピーダンス経路を与え、イネーブル信号Ｅが
低電位で且つトライステート装置50が高インピーダンス
第３状態にある時に実効的出力容量を減少させる。
このことは、別のイネーブル入力端55乃至制限抵抗R56
において、イネーブル信号Ｅと相補的な交互のイネーブ
ル制御信号Ａをアクティブ放電トランジスタQ7のベース
へ印加させることによって達成される。本発明に拠れ
ば、別のイネーブル信号Ａは第６図に示した改良された
イネーブルゲートから派生される。第６図のイネーブル
ゲートは、第２図の従来技術のイネーブルゲート20に関
して説明した主要な機能的要素や特徴を包含しており、
且つ同一の機能的部品には同一の参照番号を付してあ
る。第６図の改良型イネーブルゲートにおいては、別の
イネーブル回路部分60はそのイネーブルゲート内に組み
込まれており、それは別のイネーブルトランジスタ要素
Q26を有しており、それはエミッタホロワ形態に接続さ
れると共にそのベースはイネーブルゲート入力信号と
同位相で追従すべく接続されている。電圧レベルシフト
部品のダイオードD23はエミッタホロワQ26のエミッタ回
路内に設けられており、別のイネーブル端子55へ接続し
て実質的に電圧降下を等しくし、従ってイネーブル信号
Ｅ及び別のイネーブル信号Ａの電流経路を介してのイン
ピーダンスが実施的に等しくなる。第６図に示したイネ
ーブル信号電流経路を介しての電圧降下は次式の如くで
ある。
VbeQ28＋VbeQ21＋VbeQ24 一方、第６図及び第５図に示した別のイネーブル信号Ａ
の単一経路を介しての電圧降下は次式に等しい。
VbeQ26＋VsdD23＋VbeQ7 尚、制限抵抗R56の抵抗は無視。
典型的にICトランジスタ装置の本質的な電圧降下Vbeは
0.8ボルトの程度であるが、典型的なショットキーダイ
オード装置D23の真性電圧降下Vsdは0.6ボルトのオーダ
である。その結果、エミッタホロワQ26のエミッタ回路
内にダイオードD23を設けることにより、２つの信号経
路のインピーダンスを実質的に等しくする。
好適実施例において、別のイネーブルトランジスタ要素
Q26は、第２トランジスタを形成するが、エミッタホロ
ワ形態に接続されており、そのベースは第１入力トラン
ジスタQ28のベースと接続されている。従って、両方の
トランジスタのベースはイネーブル入力信号に同位相
で追従する。別のイネーブルトランジスタQ26のエミッ
タからの別のイネーブル信号Ａを、第５図に示したタイ
プの多数出力ゲート50の制御に使用することが可能であ
る。多数出力ゲートの制御は、該別のイネーブル信号経
路を介して引かれる電流を増加させ、ダイオードの法則
に基づき電圧レベルシフトダイオードD23を横断しての
電圧降下を増加させる。該別のイネーブルトランジスタ
のエミッタホロワ形態の為に、ダイオードD23を横断し
ての充分な電圧降下がトランジスタQ26をターンオフさ
せることがある。エミッタホロワトランジスタQ26のベ
ースを入力トランジスタQ28のベースと接続させること
により、ノード乃至は端子55を介して引かれることのあ
る電流を最大とし、従ってエミッタホロワQ26の動作に
影響を与えること無しに該別のイネーブル信号Ａによっ
て制御可能なトライステート出力装置50の数を最大とす
る。
然し乍ら、該別のイネーブル信号Ａによって制御される
出力装置の数が少ない小電流適用の場合、該別のイネー
ブル回路部分60は、例えば、第6A図に示した如く、該イ
ネーブルゲートの任意の段でエミッタホロワ形態に接続
することが可能である。第6A図においては、第６図に示
したタイプのイネーブルゲートを示してあるが、該別の
イネーブル回路部分60Aは該イネーブルゲートの位相分
割器トランジスタ要素Q21の２番目の段に接続されてい
る。従って、別のイネーブルトランジスタ要素Q26はエ
ミッタホロワ形態に接続されて、イネーブルゲート入力
信号Ｅと同じ位相で追従し、エミッタホロワQ26のベー
スは位相分割器Q21のベースへ接続されている。電圧レ
ベルシフトダイオードD23は、エミッタホロワQ26のエミ
ッタ回路を該別のイネーブル端子乃至はノード55へ接続
し且つ後述する如く漏れ抵抗R27によって接地から分離
されている。
本発明に基づくエミッタホロワ形態60及び60Aの特徴及
び利点は、該別のイネーブル信号Ａのエミッタ回路及び
信号経路はイネーブルゲート入力信号と同位相で追従
し、且つイネーブルゲート出力信号乃至はイネーブル信
号Ｅとは位相がずれており相補的である。更に、イネー
ブル信号Ｅ及び別のイネーブル信号Ａは実質的に同じイ
ンピーダンスの信号経路を通過する。第６図及び第6A図
の改良したイネーブルゲートの別の特徴及び利点は、相
補的イネーブル制御信号Ｅ及びＡは改良したTTLトライ
ステート出力装置50内に直接的に適用することが可能で
あり、従来技術の二重反転アクティブ放電シーケンスを
必要とすることなく出力容量を減少することが可能であ
る。
従って、第５図に示した如く、高電位の別のイネーブル
信号Ａは、イネーブル入力端15においてイネーブル信号
Ｅが低電位であり且つトライステート出力装置が高イン
ピーダンス第３状態にある場合には、アクティブ放電ト
ランジスタQ7のベースを駆動する為に直接的に印加する
ことが可能である。この状態において、アクティブ放電
トランジスタQ7は導通となり、接地への低インピーダン
ス経路を提供し、共通バス上の電位遷移によって発生さ
れるプルダウントランジスタ要素Q4におけるミラーフイ
ードバック電流を逸流させて散逸させる。これは、本発
明に従い、エミッタホロワ形態の別のイネーブルトラン
ジスタ要素とイネーブルゲート入力信号と同位相で追
従するエミッタ回路とを有するイネーブルゲートの好適
な段へ接続させることによって達成される。
アクティブ放電トランジスタQ7のベースにおける制限抵
抗乃至は安定化抵抗R56は、本発明のエミッタホロワ形
態の別のイネーブル回路の動作を安定化させる為に必要
である。制限抵抗R56は、該別のイネーブル信号ノード
又は端子55での電位を適当なものとさせ、アクティブ放
電トランジスタQ7のベースへの電流を制限し、且つエミ
ッタホロワ構成の場合にはこの制限抵抗R56がなければ
起ることのあるトランジスタの損傷を防止している。安
定化抵抗R56は典型的に200Ωのオーダである。
本発明に基づき相補的データ信号を発生する内部TTLバ
ッファ回路80を第７図に示してある。この内部TTLバッ
ファ回路80は、第３図に示した従来技術のTTLバッファ
回路30の主要な機能的要素を包含しており、同一の部品
は同一の参照符号で示してある。第７図に示した相補的
データ信号を発生する回路も、相補的バッファ90を有し
ており、それは第３図に示した相補的バッファ回路40の
主要な機能的要素を包含している。
内部TTLバッファ回路80及び点線70で示した相補的バッ
ファ90の間の接続回路は、従来技術と比べて著しい改良
を与えている。相補的バッファの入力を第３図の従来技
術において示した如く二重位相分割器トランジスタQ31a
のコレクタへ接続する代りに、本発明では、相補的デー
タ信号トランジスタ要素Q70をエミッタホロワ形態でTTL
バッファ回路80内に組み込んでいる。相補的データ信号
トランジスタQ70のベースは、バッファ回路の入力端38
での入力データ信号Ｄを追従すべく接続されており、且
つ、トランジスタ要素Q70のエミッタ回路を介して、入
力データ信号Ｄと同位相でありバッファ回路80の出力端
における出力信号とは相補的な相補的出力信号Ｄを与
えている。クランプされた二重位相分割器トランジスタ
Q31aのコレクタへバッファ回路40を接続する従来技術で
は、入力データ信号Ｄを反転し、且つ相補的バッファ40
の入力端に反転されたデータ信号を与えている。然し
乍ら、従来技術のバッファ回路30の二重位相分割器Q31
及びQ31aは「電流ホギング」の欠点にさらされる。二重
位相分割器トランジスタQ31及びQ31aのベース及びエミ
ッタ端子は並列して接続され、従って二重位相分割器の
１つを介してのより大きなコレクタ対エミッタ電流はベ
ース駆動電流を不釣合いに流し且つ「ホギング」を発生
させる。このことは、内部バッファ回路30の二重位相分
割器が複数個の相補的バッファ40を駆動する場合に、特
に発生する。
本発明では、相補的バッファ90を、第７図を参照して説
明した如く、エミッタホロワ相補的データ信号トランジ
スタ要素Q70を介して相補的バッファ90を内部バッファ
回路80へ接続することによってこの問題は除去されてい
る。相補的データ信号トランジスタQ70のベースはバッ
ファ回路位相分割器トランジスタ要素Q31のベースへ接
続されている。然し乍ら、エミッタホロワ接続であるか
ら、トランジスタQ70のエミッタ回路は、バッファ回路8
0の入力端38における入力データ信号Ｄと同位相の相補
的データ信号Ｄを与える。従って、相補的バッファ90の
入力は相補的データ信号Ｄであり、それは二重に反転さ
れねばならい。本発明に基づいて相補的バッファ90を２
度反転させる為に、トランジスタ段Q71が付加されてお
り、それは相補的データ信号トランジスタ要素Q70のエ
ミッタ回路70の相補的出力トランジスタとして見ること
が出来、又相補的バッファ90の入力トランジスタ又は入
力段として見ることも可能である。従って、相補的バッ
ファ90の位相分割器のベースへの入力は、入力段トラン
ジスタ要素Q71のコレクタ端子乃至はノード71へ接続し
て、第１の反転を与え、一方第２の反転は相補的バッフ
ァの出力ノード46で与えられる。
相補的データ信号を発生する改良したバッファ回路を要
約するブロック線図を第８図に示してあり、そこでは内
部バッファ回路80を示してあり、該回路は入力データ信
号Ｄから単一の反転をもって出力データ信号を供給
し、且つ相補的バッファ回路90は二重反転を介して入力
データ信号Ｄと同位相の相補的データ信号Ｄを供給す
る。制限乃至は安定化抵抗R70は、該相補的バッファへ
の入力端での電位を落ち着かせ且つ相補的バッファ入力
トランジスタQ71のベースへの電流を制限することによ
って、エミッタホロワトランジスタQ70の動作を安定化
させる。
従って、本発明によれば、従来技術のバッファ回路30の
二重位相分割器トランジスタQ31aを除去し、その代り
に、相補的データ信号エミッタホロワQ70を採用してい
る。更に、相補的バッファを二重位相分割器トランジス
タのコレクタへ接続することによって与えられる反転
は、新たな相補的バッファ入力トランジスタQ71のコレ
クタ端子乃至はノード71を使用することによって変位さ
れる、従って本発明に基づく相補的バッファ90は二重に
反転性である。相補的データ信号トランジスタ要素Q70
のエミッタホロワ接続は、従来技術の二重位相分割器の
「電流ホギング」の問題を取り除いている。更に、出力
データ信号Ｄと相補的データ信号Ｄの両方の信号経路に
沿って略同一のインピーダンスが維持される。
以上、本発明の具体的実施の態様に付して詳細に説明し
たが、本発明はこれら具体例にのみ限定されるべきもの
では無く、本発明の技術的範囲を逸脱すること無しに種
々の変形が可能であることは勿論である。
【図面の簡単な説明】
第１図は出力容量を減少させた従来技術のTTLトライス
テート出力装置の概略図、第２図はトライステート出力
装置のイネーブル入力用にイネーブル信号Ｅを発生する
従来技術のイネーブルゲートの概略図、第３図は入力デ
ータ信号から相補的出力データ信号を発生する従来技術
のTTLバッファ回路の概略図、第４図は相補的データ信
号を発生する第３図の従来技術のTTLバッファ回路の簡
単化したブロック線図、第５図は本発明に基づく出力容
量を減少させたTTLトライステート出力装置の概略図、
第６図は第５図のTTLトライステート出力装置用の相補
的イネーブル信号を発生する本発明に基づくイネーブル
ゲートのブロック線図、第6A図は相補的イネーブル制御
信号を発生する新たなイネーブルゲートの別の実施例の
概略図、第７図は本発明に基づく入力データ信号から
相補的出力データ信号Ｄ及びＤを発生するTTL内部バッ
ファ回路の概略図、第８図は第７図に示した相補的デー
タ信号を発生する内部バッファ回路の簡単化したブロッ
ク線図、である。 （符号の説明） 50:TTLトライステート出力装置 55:入力端 R56:制限抵抗

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】イネーブルゲート入力信号から互いに相
    補的な第１イネーブル信号Ｅ及び第２イネーブル信号Ａ
    を発生するイネーブルゲートにおいて、イネーブルゲー
    ト出力端において高及び低レベルの第１イネーブル信号
    Ｅを供給すべく動作結合されたプルアップ及びプルダウ
    ントランジスタ要素、該プルアップ及びプルダウントラ
    ンジスタ要素の状態を制御すべく動作接続されている位
    相分割器トランジスタ要素、及びイネーブルゲート入力
    信号を該位相分割器トランジスタ要素のベースに印加
    させる第１入力トランジスタ要素、を具備しており、別
    のイネーブルトランジスタ要素がエミッタホロワ形態に
    接続して設けられており、該別のイネーブルトランジス
    タ要素のベースはイネーブルゲート入力信号に追従
    し、且つ該別のイネーブルトランジスタ要素のエミッタ
    回路を介して、該イネーブルゲート入力信号と同位相
    であり且つ該イネーブルゲートの出力端における第１イ
    ネーブル信号Ｅとは相補的な第２イネーブル信号Ａを与
    えるべく接続されていることを特徴とするイネーブルゲ
    ート。
  2. 【請求項２】特許請求の範囲第１項において、該別のイ
    ネーブルトランジスタ要素はエミッタホロワ形態に接続
    された第２入力トランジスタ要素であり、該第２入力ト
    ランジスタ要素のベースは該第１入力トランジスタ要素
    のベースと接続されており、前記第１及び第２入力トラ
    ンジスタ要素のベースは該イネーブルゲート入力信号
    に追従すべく接続されていることを特徴とするイネーブ
    ルゲート。
  3. 【請求項３】特許請求の範囲第１項において、電圧レベ
    ルシフト手段が該別のイネーブルトランジスタ要素のエ
    ミッタ回路に接続されていることを特徴とするイネーブ
    ルゲート。
  4. 【請求項４】特許請求の範囲第３項において、該電圧レ
    ベルシフト手段は少なくとも１個のダイオードを有して
    いることを特徴とするイネーブルゲート。
  5. 【請求項５】特許請求の範囲第１項において、該別のイ
    ネーブルトランジスタ要素はエミッタホロワ形態で接続
    されており、該別のイネーブルトランジスタ要素のベー
    スは該位相分割器トランジスタ要素のベースへ接続され
    ており、前記別のイネーブルトランジスタ要素及び位相
    分割器トランジスタ要素のベースは該イネーブルゲート
    入力信号と同位相で追従すべく動作接続されているこ
    とを特徴とするイネーブルゲート。
  6. 【請求項６】特許請求の範囲第１項乃至第５項の内のい
    ずれか１項において、出力容量を減少させたTTLトライ
    ステート出力装置が設けられており、それは、出力端、
    該出力端から低電位へ電流をシンクするためのプルダウ
    ントランジスタ、該トライステート出力装置の出力端で
    高インピーダンス第３状態を確立するためのイネーブル
    入力端、該プルダウントランジスタのベースに接続され
    たアクティブ放電トランジスタ要素であって該アクティ
    ブ放電トランジスタ要素が導通している時に接地への経
    路を提供するアクティブ放電トランジスタ要素を有して
    おり、該イネーブルゲート出力端での第１イネーブル信
    号Ｅが該トライステート出力装置のイネーブル入力端へ
    接続され、且つ該イネーブルゲートの該別のイネーブル
    トランジスタ要素のエミッタ回路からの第２イネーブル
    信号Ａは該トライステート出力装置内のアクティブ放電
    トランジスタ要素のベースへ接続され、その際に該TTL
    出力装置が高インピーダンス第３状態にある時に該プル
    ダウントランジスタのベースからの容量性ミラーフィー
    ドバック電流を前記アクティブ放電トランジスタ要素を
    介して流させることを特徴とするイネーブルゲート。
  7. 【請求項７】特許請求の範囲第６項において、電圧レベ
    ルシフト用ダイオードが該別のイネーブルトランジスタ
    要素のエミッタ回路に接続されており、従って該別のイ
    ネーブルトランジスタ要素と電圧レベルシフト用ダイオ
    ードとアクティブ放電トランジスタ要素とで画定される
    第２イネーブル信号Ａ用の電流経路のインピーダンス
    は、本イネーブルゲートの該第１入力トランジスタ要素
    と位相分割器トランジスタ要素とプルダウントランジス
    タ要素とで画定される該イネーブルゲート出力端におけ
    る第１イネーブル信号Ｅ用の電流経路のインピーダンス
    と実質的に同じであることを特徴とするイネーブルゲー
    ト。
JP61038130A 1985-02-22 1986-02-22 イネーブルゲート Expired - Lifetime JPH0777348B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/704,375 US4649297A (en) 1985-02-22 1985-02-22 TTL circuits generating complementary signals
US704375 1985-02-22

Publications (2)

Publication Number Publication Date
JPS61239720A JPS61239720A (ja) 1986-10-25
JPH0777348B2 true JPH0777348B2 (ja) 1995-08-16

Family

ID=24829211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61038130A Expired - Lifetime JPH0777348B2 (ja) 1985-02-22 1986-02-22 イネーブルゲート

Country Status (5)

Country Link
US (1) US4649297A (ja)
EP (1) EP0193459B1 (ja)
JP (1) JPH0777348B2 (ja)
CA (1) CA1254272A (ja)
DE (1) DE3687992T2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62250661A (ja) * 1986-04-23 1987-10-31 Fuji Electric Co Ltd 半導体装置
US5173621A (en) * 1986-06-30 1992-12-22 Fairchild Semiconductor Corporation Transceiver with isolated power rails for ground bounce reduction
US4814638A (en) * 1987-06-08 1989-03-21 Grumman Aerospace Corporation High speed digital driver with selectable level shifter
US5051623A (en) * 1990-06-16 1991-09-24 National Semiconductor Corporation TTL tristate circuit for output pulldown transistor
US5118974A (en) * 1990-07-19 1992-06-02 National Semiconductor Corporation Tristate circuits with fast and slow OE signals
US5256914A (en) * 1991-10-03 1993-10-26 National Semiconductor Corporation Short circuit protection circuit and method for output buffers
US5258665A (en) * 1992-05-12 1993-11-02 National Semiconductor Corporation AC Miller-Killer circuit for L→Z transitions
UA37182C2 (uk) * 1992-08-26 2001-05-15 Брітіш Текнолоджі Груп Лімітед Система ідентифікації та відповідач для системи ідентифікації
JP4992359B2 (ja) * 2006-09-15 2012-08-08 富士電機株式会社 表示駆動装置
US9935635B2 (en) * 2015-08-28 2018-04-03 Gsi Technology, Inc. Systems and methods involving pseudo complementary output buffer circuitry/schemes, power noise reduction and/or other features

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4287433A (en) * 1979-01-24 1981-09-01 Fairchild Camera & Instrument Corp. Transistor logic tristate output with reduced power dissipation
US4311927A (en) * 1979-07-18 1982-01-19 Fairchild Camera & Instrument Corp. Transistor logic tristate device with reduced output capacitance
EP0089441B1 (fr) * 1982-03-24 1989-06-21 International Business Machines Corporation Générateur de valeur vraie/complément
US4424455A (en) * 1982-04-22 1984-01-03 Motorola, Inc. Glitch eliminating data selector
JPS59122125A (ja) * 1982-12-28 1984-07-14 Fujitsu Ltd Ｔｔｌ論理回路
US4584490A (en) * 1984-03-30 1986-04-22 Signetics Corporation Input circuit for providing discharge path to enhance operation of switching transistor circuits

Also Published As

Publication number Publication date
DE3687992D1 (de) 1993-04-22
EP0193459B1 (en) 1993-03-17
EP0193459A3 (en) 1989-01-25
CA1254272A (en) 1989-05-16
EP0193459A2 (en) 1986-09-03
JPS61239720A (ja) 1986-10-25
DE3687992T2 (de) 1993-09-30
US4649297A (en) 1987-03-10

Similar Documents

Publication Publication Date Title
KR100381987B1 (ko) 가변임피던스출력버퍼
KR100324987B1 (ko) 차동트라이스테이트 발생방법 및 차동트라이스테이트 회로
JPH06244711A (ja) Ｅｃｌ回路を駆動する低電圧スイング出力ｍｏｓ回路
US4577125A (en) Output voltage driver with transient active pull-down
JPH0777348B2 (ja) イネーブルゲート
JPS6342886B2 (ja)
JP4027852B2 (ja) 書込みドライバの対称的スイッチング電圧出力を達成しそして同相モード・フレックスインピーダンス整合する回路及び方法
JPH06104725A (ja) 半導体集積回路
US4167727A (en) Logic circuits incorporating a dual function input
KR930009491B1 (ko) Ecl회로
JP3436400B2 (ja) 半導体集積回路装置
EP0363189B1 (en) Three state emitter coupled logic circuit with a small amount of current consumption
JP3314940B2 (ja) 出力プルダウントランジスタ用ｔｔｌトライステート回路
US4912344A (en) TTL output stage having auxiliary drive to pull-down transistor
US5699002A (en) Flip-flop circuit, and shift register circuit, serial-parallel converter and parallel-serial converter using the same
JP2564426B2 (ja) 電流ミラー・プルダウンを有する高速プッシュプル・ドライバ
US5398000A (en) Simple and high speed BICMOS tristate buffer circuit
US5216296A (en) Logic circuit having sharper falling edge transition
US4996452A (en) ECL/TTL tristate buffer
US5132600A (en) Load driving circuit having a pair of push-pull circuits
JP2528028B2 (ja) レベル変換回路
JPS60254922A (ja) 双対モ−ド論理回路
US4866308A (en) CMOS to GPI interface circuit
US4613774A (en) Unitary multiplexer-decoder circuit
US5045729A (en) TTL/ECL translator circuit