JPH0774365A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JPH0774365A
JPH0774365A JP13141394A JP13141394A JPH0774365A JP H0774365 A JPH0774365 A JP H0774365A JP 13141394 A JP13141394 A JP 13141394A JP 13141394 A JP13141394 A JP 13141394A JP H0774365 A JPH0774365 A JP H0774365A
Authority
JP
Japan
Prior art keywords
silicon film
region
amorphous silicon
thin film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP13141394A
Other languages
Japanese (ja)
Other versions
JP3403810B2 (en
Inventor
Kouyuu Chiyou
宏勇 張
Toru Takayama
徹 高山
Yasuhiko Takemura
保彦 竹村
Shoji Miyanaga
昭治 宮永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP13141394A priority Critical patent/JP3403810B2/en
Publication of JPH0774365A publication Critical patent/JPH0774365A/en
Application granted granted Critical
Publication of JP3403810B2 publication Critical patent/JP3403810B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

PURPOSE:To enable a TFT provided with necessary characteristics to be selectively formed on a substrate. CONSTITUTION:A TFT of crystalline silicon film and another TFT of amorphous silicon film are selectively formed on a substrate. For instance, in an active matrix type liquid crystal display, a peripheral circuit is formed of crystalline silicon film, and a pixel part is composed of TFTs formed of amorphous silicon film. A crystalline silicon film can be selectively obtained through such a method that metal which selectively accelerates crystallization is introduced.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、ガラス等の絶縁基板上
に設けられたTFT(薄膜トランジスタ)を用いた半導
体装置に関する。特に、アクティブマトリックス型の液
晶表示装置に利用できる半導体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device using a TFT (thin film transistor) provided on an insulating substrate such as glass. In particular, the present invention relates to a semiconductor device that can be used for an active matrix type liquid crystal display device.

【0002】[0002]

【従来の技術】ガラス等の絶縁基板上にTFTを有する
半導体装置としては、これらのTFTを画素の駆動に用
いるアクティブ型液晶表示装置やイメージセンサー等が
知られている。
2. Description of the Related Art As a semiconductor device having TFTs on an insulating substrate such as glass, active type liquid crystal display devices and image sensors using these TFTs for driving pixels are known.

【0003】これらの装置に用いられるTFTには、薄
膜状の珪素半導体を用いるのが一般的である。薄膜状の
珪素半導体としては、非晶質珪素半導体(a−Si)か
らなるものと結晶性を有する珪素半導体からなるものの
2つに大別される。非晶質珪素半導体は作製温度が低
く、気相法で比較的容易に作製することが可能で量産性
に富むため、最も一般的に用いられているが、導電率等
の物性が結晶性を有する珪素半導体に比べて劣るため、
今後より高速特性を得る為には、結晶性を有する珪素半
導体からなるTFTの作製方法の確立が強く求められて
いた。尚、結晶性を有する珪素半導体としては、多結晶
珪素、微結晶珪素、結晶成分を含む非晶質珪素、結晶性
と非晶質性の中間の状態を有するセミアモルファス珪素
等が知られている。
Thin film silicon semiconductors are generally used for TFTs used in these devices. The thin-film silicon semiconductor is roughly classified into two, that is, an amorphous silicon semiconductor (a-Si) and a crystalline silicon semiconductor. Amorphous silicon semiconductors are the most commonly used because they have a low manufacturing temperature, can be relatively easily manufactured by the vapor phase method, and have high mass productivity. Since it is inferior to the silicon semiconductors it has,
In order to obtain higher speed characteristics in the future, establishment of a method for manufacturing a TFT made of a crystalline silicon semiconductor has been strongly demanded. As the crystalline silicon semiconductor, polycrystalline silicon, microcrystalline silicon, amorphous silicon containing a crystalline component, semi-amorphous silicon having an intermediate state between crystalline and amorphous are known. .

【0004】これら結晶性を有する薄膜状の珪素半導体
を得る方法としては、 (1)成膜時に結晶性を有する膜を直接成膜する。 (2)非晶質の半導体膜を成膜しておき、レーザー光の
エネルギーにより結晶性を有せしめる。 (3)非晶質の半導体膜を成膜しておき、熱エネルギー
を加えることにより結晶性を有せしめる。 と言った方法が知られている。しかしながら、(1)の
方法は良好な半導体物性を有する膜を基板上に全面に渡
って均一に成膜することが技術上困難であり、また成膜
温度が600℃以上と高いので、安価なガラス基板が使
用できないというコストの問題があった。また、(2)
の方法は、現在最も一般的に使用されているエキシマレ
ーザーを例にとると、レーザー光の照射面積が小さいた
め、スループットが低いという問題がまずあり、また大
面積基板の全面を均一に処理するにはレーザーの安定性
が充分ではなく、次世代の技術という感が強い。(3)
の方法は、(1)、(2)の方法と比較すると大面積に
対応できるという利点はあるが、やはり加熱温度として
600℃以上の高温にすることが必要であり、安価なガ
ラス基板を用いることを考えると、さらに加熱温度を下
げる必要がある。特に現在の液晶表示装置の場合には大
画面化が進んでおり、その為ガラス基板も同様に大型の
物を使用する必要がある。この様に大型のガラス基板を
使用する場合には、半導体作製に必要不可欠な加熱工程
における縮みや歪みといったものが、マスク合わせ等の
精度を下げ、大きな問題点となっている。特に現在最も
一般的に使用されている7059ガラスの場合には、歪
み点が593℃であり、従来の加熱結晶化方法では大き
な変形を起こしてしまう。また、温度の問題以外にも現
在のプロセスでは結晶化に要する加熱時間が数十時間以
上にも及ぶので、さらにその時間を短くすることも必要
である。
As a method for obtaining these thin film silicon semiconductors having crystallinity, (1) a film having crystallinity is directly formed at the time of film formation. (2) An amorphous semiconductor film is formed and crystallized by the energy of laser light. (3) An amorphous semiconductor film is formed and crystallized by applying heat energy. The method is said to be known. However, in the method (1), it is technically difficult to uniformly form a film having good semiconductor physical properties over the entire surface of the substrate, and since the film forming temperature is as high as 600 ° C. or more, it is inexpensive. There is a cost problem that the glass substrate cannot be used. Also, (2)
In the case of the most commonly used excimer laser, the method of (1) has a problem that throughput is low because the irradiation area of the laser beam is small, and the entire surface of a large area substrate is uniformly processed. The laser is not stable enough, and there is a strong sense that it is a next-generation technology. (3)
The method (1) has an advantage of being able to handle a large area as compared with the methods (1) and (2), but it is still necessary to set the heating temperature to a high temperature of 600 ° C. or higher, and an inexpensive glass substrate is used. Considering this, it is necessary to further lower the heating temperature. In particular, in the case of current liquid crystal display devices, the screen size is increasing, and therefore it is necessary to use a large glass substrate as well. When such a large glass substrate is used, shrinkage or distortion in the heating step, which is indispensable for semiconductor fabrication, lowers the accuracy of mask alignment and the like, which is a serious problem. Particularly, in the case of 7059 glass which is most commonly used at present, the strain point is 593 ° C., and the conventional heat crystallization method causes a large deformation. In addition to the problem of temperature, in the present process, the heating time required for crystallization reaches several tens of hours or more, so it is necessary to further shorten the heating time.

【0005】[0005]

【発明が解決しようとする課題】本発明は、上記の問題
を解決する手段を提供するものである。より具体的には
非晶質珪素からなる薄膜を加熱により結晶化させる方法
を用いた、結晶性を有する珪素半導体からなる薄膜の作
製方法において、結晶化に必要な温度の低温化と時間の
短縮を両立するプロセスを提供することをその目的とす
る。勿論、本発明で提供されるプロセスを用いて作製し
た結晶性を有する珪素半導体は、従来技術で作製された
ものと同等以上の物性を有し、TFTの活性層領域にも
使用可能なものであることは言うまでもないことであ
る。
SUMMARY OF THE INVENTION The present invention provides means for solving the above problems. More specifically, in a method of manufacturing a thin film of a crystalline silicon semiconductor using a method of crystallizing a thin film of amorphous silicon by heating, the temperature required for crystallization is lowered and the time is shortened. Its purpose is to provide a process that achieves both. Of course, the crystalline silicon semiconductor manufactured by using the process provided by the present invention has physical properties equal to or higher than those manufactured by the conventional technique and can be used for the active layer region of the TFT. It goes without saying that there is.

【0006】〔発明の背景〕本発明人らは、上記従来の
技術の項で述べた、非晶質の珪素半導体膜をCVD法や
スパッタ法で成膜し、該膜を加熱によって結晶化させる
方法について、以下のような実験及び考察を行った。
BACKGROUND OF THE INVENTION The inventors of the present invention form an amorphous silicon semiconductor film by the CVD method or the sputtering method, and crystallize the film by heating, as described in the section of the conventional technique. Regarding the method, the following experiments and consideration were performed.

【0007】まず実験事実として、ガラス基板上に非晶
質珪素膜を成膜し、この膜を加熱により結晶化させるメ
カニズムを調べると、結晶成長はガラス基板と非晶質珪
素との界面から始まり、ある程度の膜厚以上では基板表
面に対して垂直な柱状に進行することが認められた。
First, as an experimental fact, when an amorphous silicon film was formed on a glass substrate and the mechanism of crystallizing this film by heating was examined, crystal growth started from the interface between the glass substrate and amorphous silicon. It was confirmed that when the film thickness exceeds a certain level, it progresses in a columnar shape perpendicular to the substrate surface.

【0008】上記現象は、ガラス基板と非晶質珪素膜と
の界面に、結晶成長の基となる結晶核(結晶成長の基と
なる種)が存在しており、その核から結晶が成長してい
くことに起因すると考察される。このような結晶核は、
基板表面に微量に存在している不純物金属元素やガラス
表面の結晶成分(結晶化ガラスと呼ばれるように、ガラ
ス基板表面には酸化珪素の結晶成分が存在していると考
えられる)であると考えられる。
According to the above phenomenon, a crystal nucleus (a seed which is a basis of crystal growth) which is a basis of crystal growth exists at the interface between the glass substrate and the amorphous silicon film, and a crystal grows from the nucleus. It is considered that it is due to going. Such crystal nuclei are
It is considered to be a trace amount of impurity metal elements present on the substrate surface or crystal components on the glass surface (so-called crystallized glass is believed to contain silicon oxide crystal components on the glass substrate surface). To be

【0009】そこで、より積極的に結晶核を導入するこ
とによって結晶化温度の低温化が可能ではないかと考
え、その効果を確認すべく、他の金属を微量にガラス基
板上に成膜し、その上に非晶質珪素からなる薄膜を成
膜、その後加熱結晶化を行う実験を試みた。その結果、
幾つかの金属を基板上に成膜した場合においては結晶化
温度の低下が確認され、異物を結晶核とした結晶成長が
起こっていることが予想された。そこで低温化が可能で
あった複数の不純物金属について更に詳しくそのメカニ
ズムを調査した。なお上記複数の不純物元素は、Ni、
Fe、Co、Pd、Ptである。
Therefore, it is thought that the crystallization temperature can be lowered by more positively introducing crystal nuclei, and in order to confirm the effect, a small amount of another metal is formed on the glass substrate, An experiment was conducted to form a thin film of amorphous silicon on the film and then heat crystallization. as a result,
A decrease in the crystallization temperature was confirmed when several metals were formed on the substrate, and it was expected that crystal growth with foreign particles as crystal nuclei occurred. Therefore, the mechanism of a plurality of impurity metals that could be lowered in temperature was investigated in more detail. The plurality of impurity elements are Ni,
Fe, Co, Pd and Pt.

【0010】結晶化は、初期の核生成と、その核からの
結晶成長の2段階に分けて考えることができる。ここ
で、初期の核生成の速度は、一定温度において点状に微
細な結晶が発生するまでの時間を測定することによって
観測されるが、この時間は上記不純物金属を下地に成膜
した非晶質珪素薄膜ではいずれの場合も短縮され、結晶
核導入の結晶化温度低温化に対する効果が確認された。
しかも予想外のことであるのだが、核生成後の結晶粒の
成長を加熱時間を変化させて調べたところ、ある種の金
属を成膜後、その上に成膜した非晶質珪素薄膜の結晶化
においては、核生成後の結晶成長の速度までが飛躍的に
増大することが観測された。このメカニズムは現状では
明らかではないが、なにがしかの触媒的な効果が作用し
ているものと推測される。
Crystallization can be considered by dividing it into two stages: initial nucleation and crystal growth from the nuclei. Here, the initial nucleation rate is observed by measuring the time until point-like fine crystals are generated at a constant temperature. In all cases, the quality of the silicon thin film was shortened, and the effect of introducing crystal nuclei on lowering the crystallization temperature was confirmed.
And, unexpectedly, the growth of crystal grains after nucleation was examined by changing the heating time, and it was found that after depositing a certain metal, the amorphous silicon thin film deposited on it was deposited. In crystallization, it was observed that the rate of crystal growth after nucleation increased dramatically. This mechanism is not clear at present, but it is speculated that some catalytic effect is working.

【0011】いずれにしろ、上記2つの効果により、ガ
ラス基板上にある種の金属を微量に成膜した上に非晶質
珪素からなる薄膜を成膜、その後加熱結晶化した場合に
は、従来考えられなかったような、580℃以下の温度
で4時間程度の時間で十分な結晶性が得られることが判
明した。この様な効果を有する不純物金属の中で、最も
効果が顕著であり、我々が選択した材料がニッケルであ
る。
In any case, due to the above two effects, when a small amount of a certain kind of metal is formed on a glass substrate, a thin film made of amorphous silicon is formed, and then heat crystallization is performed, the conventional method is used. It was found that sufficient crystallinity was obtained at a temperature of 580 ° C. or lower for about 4 hours, which was unexpected. Among the impurity metals having such an effect, the effect is most remarkable, and the material selected by us is nickel.

【0012】ニッケルがどの程度の効果を有するのか一
例を挙げると、なんら処理を行なわない、即ちニッケル
の微量な薄膜を成膜していない基板上(コーニング70
59ガラス)にプラズマCVD法で形成された非晶質珪
素からなる薄膜を窒素雰囲気中での加熱によって、結晶
化する場合、その加熱温度として600℃とした場合、
加熱時間として10時間以上の時間を必要としたが、ニ
ッケルの微量な薄膜を成膜した基板上の非晶質珪素から
なる薄膜を用いた場合には、580℃で4時間程度の加
熱において同様な結晶化状態を得ることができた。尚こ
の際の結晶化の判断はラマン分光スペクトルを利用し
た。このことだけからも、ニッケルの効果が非常に大き
いことが判るであろう。
To give an example of the effect of nickel, there is no treatment, that is, on a substrate on which a very small amount of nickel thin film has not been formed (Corning 70).
59 glass) to be crystallized by heating a thin film of amorphous silicon formed by plasma CVD in a nitrogen atmosphere, when the heating temperature is 600 ° C.,
Although a heating time of 10 hours or more was required, when a thin film made of amorphous silicon on a substrate on which a small amount of nickel thin film was formed was used, the same was true for heating at 580 ° C. for about 4 hours. It was possible to obtain a different crystallization state. In addition, Raman spectroscopy spectrum was utilized for the judgment of crystallization at this time. From this alone, it can be seen that the effect of nickel is very large.

【0013】[0013]

【課題を解決するための手段】上記説明から判る様に、
ニッケルの微量な薄膜を成膜した上から、非晶質珪素か
らなる薄膜を成膜した場合、結晶化温度の低温化及び結
晶化に要する時間の短縮が可能である。そこで、このプ
ロセスをTFTの製造に用いることを前提に、さらに詳
細な説明を加えていくことにする。尚、後ほど詳述する
が、ニッケルの薄膜は基板上のみならず非晶質珪素膜上
に成膜しても同様の効果を有すること、及びイオン注入
でも同様であったことから、今後本明細書ではこれら一
連の処理を「ニッケル微量添加」と呼ぶことにする。ま
た技術的には、非晶質珪素膜の成膜時にニッケル微量添
加を行うことも可能である。
[Means for Solving the Problems] As can be seen from the above description,
When a thin film of amorphous silicon is formed after a thin film of nickel is formed, the crystallization temperature can be lowered and the time required for crystallization can be shortened. Therefore, on the premise that this process is used for manufacturing a TFT, a more detailed description will be added. Incidentally, as will be described later in detail, the nickel thin film has the same effect not only on the substrate but also on the amorphous silicon film, and since it was the same in the ion implantation, the present specification In the book, this series of treatments will be referred to as "micro addition of nickel". Further, technically, it is possible to add a small amount of nickel when the amorphous silicon film is formed.

【0014】まずニッケル微量添加の方法について説明
する。ニッケルの微量添加は、基板上に微量なニッケル
薄膜を成膜し、その後非晶質珪素を成膜する方法でも、
先に非晶質珪素を成膜し、その上から微量なニッケル薄
膜を成膜する方法でも、両者同様に低温化の効果が有
り、その成膜方法はスパッタ法でも、蒸着法でも、スピ
ンコーティング法でも、塗布法でも、プラズマを用いた
方法でも可能で、成膜方法は問わないことが判明してい
る。ただし、基板上に微量なニッケル薄膜を成膜する場
合、7059ガラス基板の上から直接微量なニッケル薄
膜を成膜するよりは、同基板上に酸化珪素の薄膜(下地
膜)を成膜し、その上に微量なニッケル薄膜を成膜した
場合の方が効果がより顕著である。この理由として考え
られることとして、珪素とニッケルが直接接触している
ことが今回の低温結晶化には重要であり、7059ガラ
スの場合には珪素以外の成分がこの両者の接触あるいは
反応を阻害するのではないかということが挙げられる。
First, a method of adding a small amount of nickel will be described. To add a small amount of nickel, a method of forming a small amount of nickel thin film on a substrate and then forming amorphous silicon
The method of forming amorphous silicon first and then forming a small amount of nickel thin film on top of it also has the same effect of lowering the temperature. The film forming method is spin coating, vapor deposition, or spin coating. It has been proved that any method, a coating method, or a method using plasma can be used, and the film forming method does not matter. However, when forming a small amount of nickel thin film on a substrate, rather than forming a small amount of nickel thin film directly on the 7059 glass substrate, a thin film of silicon oxide (base film) is formed on the substrate. The effect is more remarkable when a very small amount of nickel thin film is formed on it. The possible reason for this is that direct contact between silicon and nickel is important for this low temperature crystallization, and in the case of 7059 glass, components other than silicon impede the contact or reaction between the two. It may be that it is.

【0015】また、微量添加の方法としては、非晶質珪
素の上または下に接して薄膜を形成する以外に、イオン
注入によってニッケルを添加してもほぼ同様の効果が確
認された。ニッケルの量については、1×1015ato
ms/cm3 以上の量の添加において低温化が確認され
ているが、5×1019atoms/cm3 以上の添加量
においては、ラマン分光スペクトルのピークの形状が珪
素単体の物とは明らかに異なることから、実際に使用可
能であるのは1×1019atoms/cm3 〜1×10
19atoms/cm3 の範囲であると思われる。この場
合、ニッケルの濃度が1×1015atoms/cm3
下であると、結晶化のための触媒としての作用が低下
し、その濃度が5×1019atoms/cm3 以上であ
ると、NiSiが局部的に発生し、半導体特性が失われ
てしまう。また、結晶化した状態においては、ニッケル
の濃度が低い程半導体としては使用が可能である。
Further, as a method of adding a trace amount, it was confirmed that substantially the same effect was obtained by adding nickel by ion implantation, in addition to forming a thin film on or below the amorphous silicon. The amount of nickel is 1 × 10 15 ato
It has been confirmed that the addition of the amount of ms / cm 3 or more lowers the temperature. However, at the amount of addition of 5 × 10 19 atoms / cm 3 or more, the peak shape of the Raman spectroscopic spectrum is clearly different from that of silicon alone. Since they are different, it is possible to actually use 1 × 10 19 atoms / cm 3 to 1 × 10.
It seems to be in the range of 19 atoms / cm 3 . In this case, when the nickel concentration is 1 × 10 15 atoms / cm 3 or less, the action as a catalyst for crystallization is reduced, and when the nickel concentration is 5 × 10 19 atoms / cm 3 or more, NiSi is Occurs locally and the semiconductor characteristics are lost. In the crystallized state, the lower the nickel concentration, the more usable as a semiconductor.

【0016】続いて、ニッケル微量添加を行った場合の
結晶形態について説明を加える。上述の通り、ニッケル
を添加しない場合には、基板界面等の結晶核からランダ
ムに核が発生し、その核からの結晶成長もまたある程度
の膜厚まではランダムに、さらに厚い薄膜については一
般的に(110)方向が基板に垂直方向に配列した柱状
の結晶成長が行われることが知られており、当然ながら
薄膜全体に渡ってほぼ均一な結晶成長が観測される。そ
れに対して、今回のニッケル微量添加したものについて
は、ニッケルを添加した領域と、その近傍の部分で結晶
成長が異なるという特徴を有していた。即ち、ニッケル
を添加した領域については、添加したニッケルあるいは
その珪素との化合物が結晶核となり、ニッケルを添加し
ていないものと同様に基板にほぼ垂直に柱状の結晶が成
長することが透過電子線顕微鏡写真より明らかとなっ
た。そして、その近傍のニッケルを微量添加していない
領域においてさえも低温での結晶化が確認され、その部
分は基板に垂直方向が(111)に配列し、基板と平行
に針状あるいは柱状結晶が成長するという特異な結晶成
長が観測された。この基板に平行な横方向の結晶成長
は、ニッケルを微量添加した領域から、大きいものでは
数百μmも成長することが観測され、時間の増加及び温
度が高くなるに比例して成長量も増大することも判っ
た。例として、550℃4時間においては約40μm程
度の成長が観測された。しかも、透過電子線顕微鏡写真
によると、この大きな横方向の結晶は、いずれも単結晶
ライクであることが判明している。そして、このニッケ
ル微量添加部分、その近傍の横成長部分、更に遠方の非
晶質部分( かなり離れた部分では低温結晶化は行われ
ず、非晶質部分が残る) について、ニッケルの濃度をS
IMS(二次イオン質量分析法)により調べたところ、
横成長部分はニッケル微量添加部分部分から約1桁少な
い量が検出され、非晶質珪素内での拡散が観測されてい
る。また、非晶質部分は更に約1桁少ない量が観測され
た。このことと結晶形態との関係は現状では明らかでは
ないが、いずれにしろニッケル添加量とその位置制御に
よって、所望の部分に所望の結晶形態の結晶性を有する
シリコン薄膜を形成することが可能である。
Next, the crystal morphology in the case of adding a small amount of nickel will be described. As described above, when nickel is not added, nuclei are randomly generated from the crystal nuclei at the substrate interface, etc., and the crystal growth from the nuclei is also random up to a certain film thickness. It is known that columnar crystal growth in which the (110) direction is perpendicular to the substrate is performed, and of course almost uniform crystal growth is observed over the entire thin film. On the other hand, the small amount of nickel added this time had a feature that the crystal growth was different between the nickel-added region and the vicinity thereof. That is, in the nickel-added region, the added nickel or its compound with silicon serves as crystal nuclei, and columnar crystals grow almost perpendicularly to the substrate similarly to the case where nickel is not added. It became clear from the micrograph. Then, crystallization at low temperature was confirmed even in a region in which a small amount of nickel was not added in the vicinity thereof, and in that part, needle-like or columnar crystals were arranged in the (111) direction perpendicular to the substrate and parallel to the substrate. An unusual crystal growth of growing was observed. It is observed that crystal growth in the lateral direction parallel to the substrate grows up to several hundreds of μm in a large region from the region where a small amount of nickel is added, and the growth amount increases in proportion to the increase in time and temperature. I knew that I would do it. As an example, a growth of about 40 μm was observed at 550 ° C. for 4 hours. Moreover, according to the transmission electron microscope photograph, it has been found that all the crystals in the large lateral direction are single crystal-like. The nickel concentration in the trace amount of nickel added portion, the lateral growth portion in the vicinity thereof, and the distant amorphous portion (the low temperature crystallization is not performed in the distant portion, the amorphous portion remains)
When examined by IMS (secondary ion mass spectrometry),
The lateral growth portion was detected by about one digit less than the nickel trace addition portion, and diffusion in the amorphous silicon was observed. In addition, the amorphous portion was observed to be smaller by about one digit. The relationship between this and crystal morphology is not clear at present, but in any case, it is possible to form a silicon thin film having crystallinity of a desired crystal morphology in a desired portion by controlling the amount of nickel added and its position control. is there.

【0017】次に、上記ニッケル微量添加部分とその近
傍の横成長部分についての電気特性を説明する。ニッケ
ル微量添加部分の電気特性は、導電率に関してはほぼニ
ッケルを添加していない膜、即ち600℃程度で数十時
間結晶化を行ったものと同程度の値であり、また導電率
の温度依存性から活性化エネルギーを求めたところ、ニ
ッケルの添加量を1017atoms/cm3 〜1018
toms/cm3 程度とした場合には、ニッケルの準位
に起因すると思われる様な挙動は観測されなかった。
(この事実に限るならば、TFTの活性層等に用いる場
合の膜中のニッケル濃度として、1018atoms/c
3 程度以下であればその動作に支障がないことが結論
される)
Next, the electrical characteristics of the above-mentioned trace amount nickel addition portion and the lateral growth portion in the vicinity thereof will be described. The electrical characteristics of the portion with a small amount of nickel added are about the same as those of the film with almost no nickel added, that is, the values obtained by crystallization at about 600 ° C. for several tens of hours. When the activation energy was calculated from the property, the addition amount of nickel was 10 17 atoms / cm 3 to 10 18 a.
When it was set to about toms / cm 3, no behavior that could be attributed to the nickel level was observed.
(If limited to this fact, the nickel concentration in the film when used as an active layer of a TFT is 10 18 atoms / c
It is concluded that there is no hindrance to the operation if m 3 or less)

【0018】それに対し、横成長部分は、導電率がニッ
ケル微量添加部分と比較して1桁以上高く、結晶性を有
する珪素半導体としてはかなり高い値を有していた。こ
のことは、電流のパス方向が結晶の横成長方向と合致し
たため、電極間で電子が通過する間に存在する粒界が少
ないあるいは殆ど無かったことによるものと考えられ、
透過電子線顕微鏡写真の結果と矛盾無く一致する。即
ち、基板と平行な方向に針状あるいは柱状の結晶が成長
する、という観察事実と一致する。
On the other hand, the lateral growth portion has a conductivity higher than that of the nickel trace addition portion by one digit or more, and has a considerably high value as a crystalline silicon semiconductor. This is considered to be due to the fact that there was little or no grain boundaries existing during the passage of electrons between the electrodes because the current path direction was aligned with the lateral growth direction of the crystal,
It is consistent with the result of the transmission electron micrograph. That is, it is in agreement with the observation fact that needle-like or columnar crystals grow in the direction parallel to the substrate.

【0019】では最後に、上述の各種特性を踏まえた上
でTFTに応用する方法について説明する。ここでTF
Tの応用分野としてはTFTを画素の駆動に用いるアク
ティブ型液晶表示装置を想定するものとする。
Finally, a method of application to a TFT based on the above various characteristics will be described. Where TF
As an application field of T, an active type liquid crystal display device using a TFT for driving a pixel is assumed.

【0020】前述の様に、最近の大画面のアクティブ型
液晶表示装置においては、ガラス基板の縮みを抑えるこ
とが重要であるが、本発明のニッケル微量添加プロセス
を用いることにより、ガラスの歪み点に比較して十分に
低い温度で結晶化が可能であり、特に好適である。本発
明を用いれば、従来非晶質珪素を用いていた部分を、ニ
ッケルを微量添加し、450〜550℃程度で4時間程
度結晶化させることにより、結晶性を有するシリコンに
置き換えることが容易に可能である。勿論、デザインル
ール等をそれ相応に変更する必要はあるが、装置、プロ
セス共従来の物で十分に対応可能であり、そのメリット
は大きいものと考えられる。
As described above, it is important to suppress the shrinkage of the glass substrate in recent large-screen active type liquid crystal display devices. However, by using the nickel trace amount addition process of the present invention, the strain point of the glass is It is possible to crystallize at a sufficiently low temperature as compared with the above, and it is particularly preferable. According to the present invention, it is possible to easily replace the portion where amorphous silicon is conventionally used with crystalline silicon by adding a small amount of nickel and crystallizing it at about 450 to 550 ° C. for about 4 hours. It is possible. Needless to say, it is necessary to change the design rules and the like accordingly, but it is considered that the existing equipment for both the equipment and the process can suffice, and its merit is great.

【0021】しかも、今回の発明を用いれば、画素に用
いるTFTと、周辺回路のドライバーを形成するTFT
とを、それぞれ特性に応じた結晶形態を利用して作り分
けることも可能であり、アクティブ型液晶表示装置への
応用に特にメリットが多い。画素に用いるTFTは、そ
れほどの移動度は必要とされておらず、それよりはオフ
電流が小さいことの方がメリットが大きい。そこで本発
明を用いる場合には、画素に用いるTFTとなるべき領
域にはニッケル微量添加を行わず、非晶質のままとし、
周辺回路のドライバーを形成する領域は、ニッケル微量
添加によって結晶性珪素膜を成長させる方法をとること
ができる。即ち、画素部分に形成されるTFTにおいて
は、それ程の移動度は必要とされず、歩留りの向上、電
荷保持のためのオフ電流の低減、といった問題を満足し
なければばらないので、画素部分においては、従来より
生産技術も蓄積されており、特性の制御もし易い非晶質
珪素膜(アモルファスシリコン膜)を用いたTFTを用
いることが有用である。一方、今後ワークステーション
への応用等を考えた場合には、周辺回路を構成するTF
Tには、非常に高い移動度が必要である。そこで本発明
を応用する場合には、周辺回路のドライバーを形成する
TFTの近傍にニッケルの微量添加を行い、そこから一
方向に結晶を成長(横方向成長)させ、その結晶成長方
向をチャネルの電流のパス方向(キャリアノ移動する方
向)と揃えることにより、非常に高い移動度を有するT
FTを作製することが有効である。
Moreover, according to the present invention, the TFT used for the pixel and the TFT forming the driver of the peripheral circuit
It is also possible to separately form and using the crystal forms according to the characteristics, which is particularly advantageous for application to the active liquid crystal display device. A TFT used for a pixel does not require so much mobility, and a smaller off-current is more advantageous than that. Therefore, in the case of using the present invention, a trace amount of nickel is not added to a region which is to be a TFT used for a pixel and is left amorphous.
In the region where the driver of the peripheral circuit is formed, a method of growing a crystalline silicon film by adding a small amount of nickel can be adopted. That is, the TFT formed in the pixel portion does not require such high mobility, and it is necessary to satisfy the problems such as improvement of yield and reduction of off-current for charge retention. In the past, production technology has been accumulated, and it is useful to use a TFT using an amorphous silicon film (amorphous silicon film) whose characteristics can be easily controlled. On the other hand, when considering future applications such as workstations, the TF that configures the peripheral circuits
T requires very high mobility. Therefore, when applying the present invention, a small amount of nickel is added in the vicinity of the TFT forming the driver of the peripheral circuit, and a crystal is grown in one direction (lateral growth) from that, and the crystal growth direction of the channel By aligning with the current path direction (direction in which carriers move), T having a very high mobility can be obtained.
It is effective to make FT.

【0022】即ち本発明は、ガラス基板等の基板上に多
数の薄膜トランジスタ(一般にTFTと呼ばれる)を形
成した半導体装置において、珪素半導体膜を選択的に結
晶化した領域と非晶質のままの領域を設け、必要とする
特性を満たしたTFTを選択的に基板上に形成すること
を発明の思想とするものである。さらに、結晶成長方向
を基板と平行な方向とすることによってTFT内のキャ
リアの移動方向と結晶成長方向とを同じ方向とし、さら
に高移動度を有するTFTを選択的に設けるものであ
る。本発明についての基本的な説明を終わるが、以下に
具体的な発明の構成について説明する。
That is, according to the present invention, in a semiconductor device in which a large number of thin film transistors (generally called TFTs) are formed on a substrate such as a glass substrate, a region in which a silicon semiconductor film is selectively crystallized and a region in which the silicon semiconductor film remains amorphous. It is an idea of the invention to provide a TFT and selectively form a TFT satisfying required characteristics on the substrate. Further, by making the crystal growth direction parallel to the substrate, the carrier movement direction in the TFT is the same as the crystal growth direction, and a TFT having higher mobility is selectively provided. Although the basic description of the present invention is finished, the specific configuration of the present invention will be described below.

【0023】〔第1の発明〕第1の発明は、請求項1に
記載されているものである。この第1の発明は、薄膜ト
ランジスタ(以下TFTという)の動作時のキャリアの
移動する方向を結晶成長の方向と概略一致させることに
よって、移動度の高いTFTを選択的に得、また他の領
域においては、非晶質珪素膜を用いた薄膜トランジスタ
(以下TFTという)を選択的に設けることによって、
必要とする領域に結晶性珪素膜を用いたTFTと非晶質
珪素膜を用いたTFTとを選択的に得るものである。
[First Invention] The first invention is described in claim 1. In the first aspect of the present invention, a TFT having high mobility is selectively obtained by making the moving direction of carriers at the time of operation of a thin film transistor (hereinafter referred to as TFT) substantially coincide with the crystal growth direction, and in other regions. By selectively providing a thin film transistor (hereinafter referred to as TFT) using an amorphous silicon film,
A TFT using a crystalline silicon film and a TFT using an amorphous silicon film are selectively obtained in required regions.

【0024】前述のように結晶の成長方向は、ニッケル
微量添加を行うことによって、基板に垂直な方向、基板
に平行な方向、を自由に選択することができる。そし
て、TFTの形成する方向(ソースとドレインを結ぶ方
向)や位置を選択することによって、TFTの動作時に
おけるキャリアの流れる方向と結晶成長の方向との関係
を選択することができる。ここでいうキャリアの流れる
方向というのは、例えば、TFTとして絶縁ゲイト型電
界効果半導体装置を用いた場合、ソースとドレインを結
ぶ方向がキャリアの流れる方向となる。
As described above, the crystal growth direction can be freely selected from the direction perpendicular to the substrate and the direction parallel to the substrate by adding a small amount of nickel. By selecting the direction in which the TFT is formed (the direction connecting the source and the drain) and the position, the relationship between the direction of carrier flow and the direction of crystal growth during the operation of the TFT can be selected. The direction of carrier flow here means, for example, when an insulated gate field effect semiconductor device is used as a TFT, the direction of carrier flow is the direction connecting the source and drain.

【0025】〔第2の発明〕第2の発明は、請求項2に
記載されている発明である。この第2の発明は、第1の
発明をアクティブマトリックス型の液晶表示装置に利用
したもので、例えば、図1に示す構成をその代表的な具
体例として上げることができる。また基板表面と平行な
方向に結晶成長した結晶性珪素膜を用いることにより、
高移動度を有するTFTを得ることができる。
[Second Invention] The second invention is the invention described in claim 2. This second invention uses the first invention for an active matrix type liquid crystal display device. For example, the configuration shown in FIG. 1 can be cited as a typical specific example thereof. In addition, by using a crystalline silicon film that is crystal-grown in a direction parallel to the substrate surface,
A TFT having high mobility can be obtained.

【0026】〔第3の発明〕第3の発明は、請求項3に
記載されている発明で、第1の発明を実施するための作
製工程に関するものである。この発明は、ニッケル微量
添加によって、選択的に結晶化領域を設られる技術を利
用したものである。
[Third Invention] A third invention is the invention described in claim 3, and relates to a manufacturing process for carrying out the first invention. The present invention utilizes a technique of selectively forming a crystallization region by adding a small amount of nickel.

【0027】〔第4の発明〕第4の発明は、請求項4に
記載されている発明である。この発明は、液晶表示装置
の周辺回路部分に結晶性珪素膜を用いたTFTを形成
し、しかもそのTFTを構成する結晶性珪素膜は、TF
T内におけるキャリアの移動方向と概略同一な方向に結
晶成長していることを特徴とするものである。また、同
時に液晶表示装置の画素部分を構成するTFTは、非晶
質珪素膜を用いて構成するものでる。同一基板上におい
て、結晶珪素膜と非晶質珪素膜を選択的に形成するに
は、選択的にニッケル添加を行うことによって実現され
る。即ち、ニッケル微量添加が行われた領域は、結晶化
に要する温度が550℃以下とすることができるので、
ニッケル微量添加が行われなかった領域においては、5
50℃では結晶化しない(数百時間以上かければ結晶化
するものと思われるが、550℃、数時間でな結晶化は
しない)非晶質領域を残存させることができる。
[Fourth Invention] A fourth invention is the invention described in claim 4. According to the present invention, a TFT using a crystalline silicon film is formed in a peripheral circuit portion of a liquid crystal display device, and the crystalline silicon film forming the TFT is TF.
It is characterized in that the crystal is grown in a direction substantially the same as the moving direction of carriers in T. At the same time, the TFT which constitutes the pixel portion of the liquid crystal display device is constituted by using an amorphous silicon film. Selective formation of the crystalline silicon film and the amorphous silicon film on the same substrate is realized by selectively adding nickel. That is, since the temperature required for crystallization can be set to 550 ° C. or lower in the region where a small amount of nickel is added,
5 in the area where a small amount of nickel was not added
It is possible to leave an amorphous region that does not crystallize at 50 ° C. (it seems to crystallize after several hundred hours or more, but does not crystallize at 550 ° C. for several hours).

【0028】以上の発明において、結晶化を助長するた
めの微量金属元素としては、代表的には、ニッケルを用
いることが有用であるが、同様の効果は、コバルト、
鉄、白金であっても得ることができる。また、以上の発
明においては、基板の種類としては特に限定はされない
が、600℃以下の低温(従来に比較して)で結晶性珪
素膜を得ることのできる有用性は、ガラス基板特に大面
積ガラス基板を用いた場合に顕著になる。
In the above invention, it is typically useful to use nickel as a trace metal element for promoting crystallization, but similar effects can be obtained by using cobalt,
Even iron or platinum can be obtained. In the above invention, the type of substrate is not particularly limited, but the usefulness of being able to obtain a crystalline silicon film at a low temperature of 600 ° C. or lower (compared to the conventional one) is a glass substrate, particularly a large area. It becomes remarkable when a glass substrate is used.

【0029】このようにして選択的に結晶化をおこなわ
しめて、結晶性珪素膜を得ることができるが、このよう
な結晶性珪素膜の特性をより向上せしめんとすれば、結
晶化工程の後に、レーザーもしくはそれと同等な強光を
照射することによって、粒界等に残存する結晶化の不十
分な成分を結晶化させてやればよい。もちろん、この工
程において、非晶質珪素膜を用いたTFTを形成せんと
する領域には、このような強光の照射されないようにす
ることが肝要である。なぜならば、このような強光は非
晶質珪素を結晶化させてしまうからである。
In this way, it is possible to selectively crystallize and obtain a crystalline silicon film. However, if the characteristics of such a crystalline silicon film are further improved, after the crystallization step, By irradiating a laser or strong light equivalent thereto, the insufficiently crystallized component remaining in the grain boundaries or the like may be crystallized. Of course, in this step, it is important to prevent such intense light from irradiating the region where the TFT using the amorphous silicon film is to be formed. This is because such strong light crystallizes the amorphous silicon.

【0030】[0030]

【作用】結晶化を助長する金属元素を選択的に導入する
ことにより、必要とする領域に必要とする特性を備えた
TFTを選択的に形成することができる。
By selectively introducing a metal element that promotes crystallization, it is possible to selectively form a TFT having required characteristics in a required region.

【0031】[0031]

【実施例】〔実施例1〕 図1に実施例の概要を示す。
図1は、液晶表示装置を上面から見たものであり、マト
リックス状に設けられた画素部分と、周辺回路部分とが
示されている。本実施例は、絶縁基板(例えばガラス基
板)上に画素を駆動するTFTと周辺回路を構成するT
FTとを形成する例である。本実施例においては、周辺
回路を横方向に成長させた結晶性を有する珪素膜(結晶
性珪素膜という)を用いたPTFTとNTFTとを相補
型に設けたCMOS構成とした回路とし、画素部分に形
成されるTFTを非晶質珪素膜を用いたNチャネル型T
FT(NTFT)とする例を述べる。
EXAMPLES Example 1 FIG. 1 shows an outline of the example.
FIG. 1 is a top view of a liquid crystal display device, showing pixel portions arranged in a matrix and peripheral circuit portions. In this embodiment, a TFT for driving a pixel and a T forming a peripheral circuit are provided on an insulating substrate (eg, a glass substrate).
It is an example of forming FT. In this embodiment, the peripheral circuit is a circuit having a CMOS structure in which PTFT and NTFT using a crystalline silicon film (referred to as a crystalline silicon film) grown laterally are provided in a complementary type, and a pixel portion is provided. The TFT formed on the substrate is an N-channel type T using an amorphous silicon film.
An example of FT (NTFT) will be described.

【0032】以下において、図2に示すのが、周辺回路
を構成するNTFTとPTFTとを相補型に構成した回
路の作製工程についてであり、図4に示すのが画素に形
成されるNTFTの作製工程についてである。また両工
程は同じ基板上において行なわれるものであり、共通す
る工程は同時に行なわれる。即ち、図2の(A)〜
(D)と図4の(A)〜(D)とはそれぞれ対応するも
のであり、図2(A)の工程と、図4(A)の工程は同
時に進行し、図2(B)の工程と、図4(B)の工程は
同時に進行し、という様になる。
In the following, FIG. 2 shows a manufacturing process of a circuit in which the NTFT and the PTFT which compose the peripheral circuit are made complementary, and FIG. 4 shows the manufacturing of the NTFT formed in the pixel. About the process. Further, both steps are performed on the same substrate, and common steps are performed simultaneously. That is, (A) to FIG.
(D) and (A) to (D) of FIG. 4 correspond to each other, and the step of FIG. 2A and the step of FIG. The process and the process of FIG. 4B proceed at the same time.

【0033】図2に周辺回路を構成するNTFTとPT
FTとを相補型に構成した回路の作製工程を示し、図4
に画素に設けられるNTFTの作製工程を示す。まず、
ガラス基板(コーニング7059)101上にスパッタ
リング法によって厚さ2000Åの酸化珪素の下地膜1
02を形成した。つぎに周辺回路部分のみにおいて、即
ち図2において、メタルマスクまたは酸化珪素膜等によ
って形成されたマスク103を設ける。なお後工程にお
いて導入されるニッケルは酸化珪素膜中にも容易に拡散
するので、マスク103として酸化珪素膜を用いる場合
には、1000Å以上の厚さが必要である。このマスク
103によって、スリット状に下地膜102が露呈され
る。即ち、この状態を上面から見ると、スリット状に下
地膜102が露呈しており、他の部分はマスクされてい
る状態となっている。同様に図4に示す画素部分には全
面にマスク103が設けられる。
FIG. 2 shows an NTFT and a PT which form a peripheral circuit.
FIG. 4 shows a manufacturing process of a circuit in which the FT and the FT are configured to be complementary.
A manufacturing process of an NTFT provided in a pixel is shown in FIG. First,
A 2000 Å-thick silicon oxide base film 1 formed on a glass substrate (Corning 7059) 101 by a sputtering method.
02 was formed. Next, only in the peripheral circuit portion, that is, in FIG. 2, a mask 103 formed of a metal mask or a silicon oxide film is provided. Note that nickel introduced in a later step easily diffuses into the silicon oxide film, so that when the silicon oxide film is used as the mask 103, a thickness of 1000 Å or more is required. The mask 103 exposes the base film 102 in a slit shape. That is, when this state is viewed from above, the underlying film 102 is exposed in a slit shape and the other portions are masked. Similarly, a mask 103 is provided on the entire surface of the pixel portion shown in FIG.

【0034】上記マスク103を設けた後、スパッタリ
ング法によって、厚さ5〜200Å、例えば20Åの珪
化ニッケル膜(化学式NiSix 、0.4≦x≦2.
5、例えば、x=2.0)を成膜する。この結果、領域
100の部分と、画素部分全体である領域204(図
4)の部分に上記珪化ニッケル膜が成膜される。この後
マスク103を取り除くことによって、領域100の部
分に選択的に珪化ニッケル膜が成膜されたことになる。
即ち、領域100の部分にニッケル微量添加が選択的に
行われたことになる。
After the mask 103 is provided, a nickel silicide film (chemical formula NiSi x , 0.4 ≦ x ≦ 2.
5, for example, x = 2.0) is formed. As a result, the nickel silicide film is formed on the area 100 and the area 204 (FIG. 4) which is the entire pixel area. After that, by removing the mask 103, the nickel silicide film is selectively formed in the region 100.
That is, the trace amount of nickel was selectively added to the region 100.

【0035】つぎに、マスク103を取り除き、プラズ
マCVD法によって、厚さ500〜1500Å、例えば
1000Åの真性(I型)の非晶質珪素膜(アモルファ
スシリコン膜)104を堆積した。そして、これを水素
還元雰囲気下(好ましくは、水素の分圧が0.1〜1気
圧)、550℃で4時間アニールして結晶化させた。こ
のアニール温度は、450℃〜700度程度の範囲で選
択可能であるが、低いとアニール時間がかかり、高いと
従来の方法と同じになってしまう。またこのアニール
は、不活性雰囲気(例えば窒素雰囲気)や大気下で行っ
てもよい。
Next, the mask 103 was removed, and an intrinsic (I-type) amorphous silicon film (amorphous silicon film) 104 having a thickness of 500 to 1500 Å, for example, 1000 Å was deposited by the plasma CVD method. Then, this was annealed at 550 ° C. for 4 hours in a hydrogen reducing atmosphere (preferably, the partial pressure of hydrogen is 0.1 to 1 atm) to crystallize. The annealing temperature can be selected in the range of 450 ° C. to 700 ° C., but if the annealing temperature is low, the annealing time will be long, and if it is high, it will be the same as the conventional method. Moreover, this annealing may be performed in an inert atmosphere (for example, a nitrogen atmosphere) or in the air.

【0036】この際、珪化ニッケル膜が選択的に成膜さ
れた100の領域においては、基板101に対して垂直
方向に珪素膜104の結晶化が起こる。そして、領域1
00の周辺領域では、矢印105で示すように、領域1
00から横方向(基板と平行な方向)に結晶成長が行わ
れる。そして、全面にマスク103が設けられた画素部
分(図4に示す)においては、非晶質のままの珪素膜が
残存する。これは、550℃、4時間程度のアニールで
は、非晶質珪素膜が結晶化しないためである。なお本実
施例においては、矢印105で示される基板と平行な方
向の結晶成長距離は、40μm程度である。
At this time, in the region 100 where the nickel silicide film is selectively formed, the silicon film 104 is crystallized in the direction perpendicular to the substrate 101. And area 1
In the peripheral area of 00, as shown by arrow 105, area 1
From 00, crystal growth is performed in the lateral direction (direction parallel to the substrate). Then, in the pixel portion (shown in FIG. 4) where the mask 103 is provided on the entire surface, the amorphous silicon film remains. This is because the amorphous silicon film is not crystallized by annealing at 550 ° C. for about 4 hours. In this example, the crystal growth distance in the direction parallel to the substrate indicated by the arrow 105 is about 40 μm.

【0037】上記工程の結果、図2に示す周辺回路部分
の非晶質珪素膜を結晶化させることができた。ここで、
周辺回路部分においては、図2に示すように横方向(基
板101に対して平行な方向)の結晶成長を行なわれ、
画素部分においては、非晶質珪素膜がそのまま残され
る。
As a result of the above steps, the amorphous silicon film in the peripheral circuit portion shown in FIG. 2 could be crystallized. here,
In the peripheral circuit portion, crystal growth is carried out in the lateral direction (direction parallel to the substrate 101) as shown in FIG.
The amorphous silicon film is left as it is in the pixel portion.

【0038】そして、素子間分離を行い、不要な部分の
珪素膜104を除去し、素子領域を形成した。この工程
において、TFTの活性層(ソース/ドレイン領域、チ
ャネル形成領域が形成される部分)の長さを40μm以
内とすると、ソース/ドレイン、チャネル領域を基板と
平行な方向に結晶成長した結晶性珪素膜で構成すること
ができる。また、少なくともチャネル形成領域を結晶性
珪素膜で構成するのであれば、さらに活性層の長さを長
くすることができる。
Then, element isolation was performed, and the unnecessary portion of the silicon film 104 was removed to form an element region. In this process, if the length of the active layer of the TFT (the portion where the source / drain regions and the channel formation region are formed) is set to 40 μm or less, the source / drain and channel regions are crystallized in a direction parallel to the substrate. It can be composed of a silicon film. Further, if at least the channel formation region is made of a crystalline silicon film, the length of the active layer can be further increased.

【0039】その後、スパッタリング法によって厚さ1
000Åの酸化珪素膜106をゲイト絶縁膜として成膜
した。スパッタリングには、ターゲットとして酸化珪素
を用い、スパッタリング時の基板温度は200〜400
℃、例えば350℃、スパッタリング雰囲気は酸素とア
ルゴンで、アルゴン/酸素=0〜0.5、例えば0.1
以下とした。引き続いて、スパッタリング法によって、
厚さ6000〜8000Å、例えば6000Åのアルミ
ニウム(0.1〜2%のシリコンを含む)を成膜した。
なお、この酸化珪素膜106とアルミニウム膜の成膜工
程は連続的に行うことが望ましい。
After that, a thickness of 1 is obtained by the sputtering method.
A 000Å silicon oxide film 106 was formed as a gate insulating film. For sputtering, silicon oxide was used as a target, and the substrate temperature during sputtering was 200 to 400.
C., eg 350.degree. C., the sputtering atmosphere is oxygen and argon, argon / oxygen = 0 to 0.5, eg 0.1.
Below. Then, by the sputtering method,
A film of aluminum (containing 0.1 to 2% of silicon) having a thickness of 6000 to 8000Å, for example, 6000Å was formed.
It is desirable that the steps of forming the silicon oxide film 106 and the aluminum film are continuously performed.

【0040】そして、アルミニウム膜をパターニングし
て、ゲイト電極107、109を形成した。これらの工
程は、図2(C)と図4(C)とで同時進行で行なわれ
ることはいうまでもない。
Then, the aluminum film was patterned to form the gate electrodes 107 and 109. It goes without saying that these steps are simultaneously performed in FIG. 2 (C) and FIG. 4 (C).

【0041】さらに、このアルミニウムの電極の表面を
陽極酸化して、表面に酸化物層108、110を形成し
た。この陽極酸化は、酒石酸が1〜5%含まれたエチレ
ングリコール溶液中で行った。得られた酸化物層10
8、110の厚さは2000Åであった。
Further, the surface of the aluminum electrode was anodized to form oxide layers 108 and 110 on the surface. This anodic oxidation was performed in an ethylene glycol solution containing 1-5% tartaric acid. Obtained oxide layer 10
The thickness of 8,110 was 2000Å.

【0042】なお、この酸化物108と110とは、後
のイオンドーピング工程(ドーピング材料のイオン注入
工程)において、オフセットゲイト領域を形成する厚さ
となるので、オフセットゲイト領域の長さを上記陽極酸
化工程で決めることができる。
Since the oxides 108 and 110 have a thickness to form an offset gate region in the subsequent ion doping process (ion implantation process of a doping material), the length of the offset gate region is anodized. It can be decided by the process.

【0043】次に、イオンドーピング法によって、シリ
コン領域にゲイト電極107とその周囲の酸化層10
8、ゲイト電極109とその周囲の酸化層110をマス
クとして不純物(燐およびホウ素)を注入した。ドーピ
ングガスとして、フォスフィン(PH3 )およびジボラ
ン(B26 )を用い、前者の場合は、加速電圧を60
〜90kV、例えば80kV、後者の場合は、40〜8
0kV、例えば65kVとした。ドース量は1×1015
〜8×1015cm-2、例えば、燐を2×1015cm-2
ホウ素を5×1015とした。ドーピングに際しては、ド
ーピングが不要な領域をフォトレジストで覆うことによ
って、それぞれの元素を選択的にドーピングした。この
結果、N型の不純物領域114と116、P型の不純物
領域111と113が形成され、Pチャネル型TFT
(PTFT)の領域とNチャネル型TFT(NTFT)
との領域を形成することができた。また同時に図4に示
すように、Nチャネル型TFTを形成することができ
た。
Next, the gate electrode 107 and the oxide layer 10 around it are formed in the silicon region by ion doping.
8. Impurities (phosphorus and boron) were implanted using the gate electrode 109 and the oxide layer 110 around it as a mask. Phosphine (PH 3 ) and diborane (B 2 H 6 ) were used as the doping gas, and the acceleration voltage was 60 in the former case.
~ 90 kV, for example 80 kV, in the latter case 40-8
It was set to 0 kV, for example, 65 kV. The dose is 1 × 10 15
~ 8 × 10 15 cm -2 , for example, phosphorus is 2 × 10 15 cm -2 ,
Boron was 5 × 10 15 . At the time of doping, each element was selectively doped by covering a region where doping is unnecessary with a photoresist. As a result, N-type impurity regions 114 and 116 and P-type impurity regions 111 and 113 are formed, and P-channel TFTs are formed.
(PTFT) area and N-channel TFT (NTFT)
It was possible to form the area with. At the same time, as shown in FIG. 4, an N-channel TFT could be formed.

【0044】その後、レーザー光の照射によってアニー
ル行い、イオン注入した不純物の活性化を行なった。レ
ーザー光としては、KrFエキシマレーザー(波長24
8nm、パルス幅20nsec)を用いたが、他のレー
ザーであってもよい。レーザー光の照射条件は、エネル
ギー密度が200〜400mJ/cm2 、例えば250
mJ/cm2 とし、一か所につき2〜10ショット、例
えば2ショット照射した。このレーザー光の照射時に基
板を200〜450℃程度に加熱することは有用であ
る。このレーザアニール工程において、先に結晶化され
た領域にはニッケルが拡散しているので、このレーザー
光の照射によって、再結晶化が容易に進行し、P型を付
与する不純物がドープされた不純物領域111と11
3、さらにはN型を付与する不純物がドープされた不純
物領域114と116は、容易に活性化させることがで
きた。
After that, annealing was carried out by irradiation with laser light to activate the ion-implanted impurities. The laser light is a KrF excimer laser (wavelength 24
Although 8 nm and a pulse width of 20 nsec) were used, other lasers may be used. The irradiation condition of the laser light is such that the energy density is 200 to 400 mJ / cm 2 , for example 250.
Irradiation was performed at mJ / cm 2 for 2 to 10 shots, for example, 2 shots. It is useful to heat the substrate to about 200 to 450 ° C. during the irradiation with the laser light. In this laser annealing step, since nickel has diffused into the previously crystallized region, recrystallization easily proceeds by the irradiation of this laser light, and the impurities doped with the impurity imparting P-type are doped. Areas 111 and 11
3. Furthermore, the impurity regions 114 and 116 doped with the impurity imparting N-type could be easily activated.

【0045】続いて、周辺回路部分においては、図2に
示すように、厚さ6000Åの酸化珪素膜118を層間
絶縁物としてプラズマCVD法によって形成し、これに
コンタクトホールを形成して、金属材料、例えば、窒化
チタンとアルミニウムの多層膜によってTFTの電極・
配線117、120、119を形成した。さらに、画素
部分では図4に示すように、層間絶縁物211を酸化珪
素によって形成し、コンタクトホールの形成後、金属配
線213、214、画素電極となるITO電極212を
形成した。最後に、1気圧の水素雰囲気で350℃、3
0分のアニールをおこない、TFT回路またはTFTを
完成させた。(図2(D)、図4(D))
Then, in the peripheral circuit portion, as shown in FIG. 2, a silicon oxide film 118 having a thickness of 6000Å is formed as an interlayer insulator by the plasma CVD method, and a contact hole is formed in the silicon oxide film 118 to form a metal material. , For example, the electrode of the TFT by the multilayer film of titanium nitride and aluminum
The wirings 117, 120 and 119 were formed. Further, in the pixel portion, as shown in FIG. 4, an interlayer insulator 211 was formed of silicon oxide, and after forming contact holes, metal wirings 213 and 214, and an ITO electrode 212 to be a pixel electrode were formed. Finally, in a hydrogen atmosphere at 1 atm, 350 ° C, 3
Annealing was performed for 0 minutes to complete the TFT circuit or TFT. (FIG. 2 (D), FIG. 4 (D))

【0046】図2に示す回路は、PTFTとNTFTと
を相補型に設けたCMOS構造であるが、上記工程にお
いて、2つのTFTを同時に作り、中央で切断すること
により、独立したTFTを2つ同時に作製することも可
能である。
The circuit shown in FIG. 2 has a CMOS structure in which a PTFT and an NTFT are provided in a complementary type. In the above process, two TFTs are formed at the same time and cut at the center to form two independent TFTs. It is also possible to fabricate them at the same time.

【0047】図2に示す構成において、ニッケルが選択
的に導入された領域とTFTとの位置関係を示すため
に、図3に、図2(D)を上面から見た概要を示す。図
3において、100で示される領域に選択的にニッケル
微量添加が行われ、熱アニールによってそこから横方向
(紙面左右方向)に結晶成長がなされる。そして、結晶
成長が行なわれた方向において、ソース/ドレイン領域
111と113、チャネル形成領域112がPTFTと
して形成される。同様に、ソース/ドレイン領域114
と116、チャネル形成領域115がNTFTとして形
成される。
In order to show the positional relationship between the area where nickel is selectively introduced and the TFT in the structure shown in FIG. 2, FIG. 3 shows an outline of FIG. 2 (D) seen from above. In FIG. 3, a trace amount of nickel is selectively added to a region indicated by 100, and thermal annealing causes crystal growth in the lateral direction (the lateral direction of the paper). Then, source / drain regions 111 and 113 and a channel formation region 112 are formed as PTFT in the direction in which the crystal growth is performed. Similarly, the source / drain regions 114
116, the channel forming region 115 is formed as an NTFT.

【0048】上記のような構造において、キャリアの流
れる方向と結晶成長の方向とがそろっているので、キャ
リアが移動する際に粒界を横切ることがなく、TFTの
動作を向上させることができる。例えば、図2に示す工
程で作製したPTFTの移動度は、120〜150cm
2 /Vsであり従来のPTFTの移動度である50〜6
0cm2 /Vsより向上させ得ることが確認されてい
る。また、NTFTに関しても、150〜180cm2
/Vsの移動度が得られており、従来の80〜100c
2 /Vsに比較して高い値が得られている。
In the above structure, since the carrier flow direction and the crystal growth direction are aligned with each other, the operation of the TFT can be improved without crossing the grain boundaries when the carriers move. For example, the mobility of the PTFT manufactured in the step shown in FIG. 2 is 120 to 150 cm.
2 / Vs, which is the mobility of a conventional PTFT of 50 to 6
It has been confirmed that it can be improved from 0 cm 2 / Vs. Also, regarding NTFT, 150 to 180 cm 2
A mobility of / Vs is obtained, which is 80 to 100c of the conventional one.
A high value is obtained as compared with m 2 / Vs.

【0049】なお、ここでいう従来のTFTというの
は、ガラス基板上に形成された非晶質珪素膜を600
度、24時間の熱アニールによって結晶化させた結晶性
珪素膜を用いたTFTである。
Incidentally, the conventional TFT mentioned here means that an amorphous silicon film formed on a glass substrate is 600
This is a TFT using a crystalline silicon film crystallized by thermal annealing for 24 hours.

【0050】また図3においてゲイト電極下には、ゲイ
ト絶縁膜とチャネル形成領域が設けられている。図3を
見れば分かるように、ニッケル微量添加領域をさらに長
くする(図2でいうと、上下に延ばす)ことによって、
複数のTFTを同時に形成することができる。
Further, in FIG. 3, a gate insulating film and a channel forming region are provided below the gate electrode. As can be seen from FIG. 3, by further lengthening the nickel trace addition region (in FIG. 2, it extends vertically),
A plurality of TFTs can be formed at the same time.

【0051】本実施例においては、ニッケルを導入する
方法として、非晶質珪素膜104下の下地膜102上表
面に選択的にニッケルを薄膜(極めて薄いので、膜とし
て観察することは困難である)として形成し、この部分
から結晶成長を行わす方法を採用した。しかし、非晶質
珪素膜104を形成後に、選択的にニッケル微量添加を
行う方法でもよい。即ち、結晶成長は非晶質珪素膜の上
面側から行ってもよいし、下面側から行ってもよい。ま
た、予め非晶質珪素膜を成膜し、さらにイオンドーピン
グ法を用いて、ニッケルイオンを非晶質珪素膜104に
選択的に注入する方法を採用してもよい。この場合は、
ニッケル元素の濃度を制御することができるという特徴
を有する。
In this embodiment, as a method of introducing nickel, nickel is selectively thin on the upper surface of the base film 102 below the amorphous silicon film 104 (because it is extremely thin, it is difficult to observe it as a film). ), And crystal growth is performed from this portion. However, a method of selectively adding a trace amount of nickel after forming the amorphous silicon film 104 may be used. That is, crystal growth may be performed from the upper surface side or the lower surface side of the amorphous silicon film. Alternatively, a method of forming an amorphous silicon film in advance and then selectively implanting nickel ions into the amorphous silicon film 104 by using an ion doping method may be adopted. in this case,
It has a feature that the concentration of nickel element can be controlled.

【0052】また、TFTを作製するに際し、結晶の成
長方向を単にキャリアの流れに平行とするのではなく、
キャリアの流れる方向と結晶成長方向との角度を任意の
角度で設定することにより、TFTの特性を制御するこ
ともできる。
When manufacturing a TFT, the crystal growth direction is not merely parallel to the carrier flow, but
It is also possible to control the characteristics of the TFT by setting the angle between the carrier flow direction and the crystal growth direction at an arbitrary angle.

【0053】〔実施例2〕 図5および図6に本実施例
を示す。ガラス基板501上に、厚さ1000〜500
0Å、例えば、2000Åの酸化珪素膜502を形成し
た後、厚さ300〜1500Å、例えば、500Åの非
晶質珪素膜をプラズマCVD法によって形成した。さら
に、その上に、500〜1500Å、例えば、500Å
の酸化珪素膜504を形成した。これらの成膜は連続的
におこなうことが望ましい。そして、酸化珪素膜504
を選択的にエッチングして、ニッケルを導入する窓50
6を開けた。窓506は周辺駆動回路のTFTを形成す
る領域に形成し、画素部分には形成しなかった。そし
て、スピンコーティング法によってニッケル塩の膜50
5を形成した。この方法について説明すると、まず、酢
酸ニッケルもしくは硝酸ニッケルを水もしくはエタノー
ルによって希釈化して、25〜200ppm、例えば、
100ppmの濃度にした。
Example 2 This example is shown in FIGS. 5 and 6. 1000-500 thickness on glass substrate 501
After forming a silicon oxide film 502 of 0 Å, for example, 2000 Å, an amorphous silicon film having a thickness of 300 to 1500 Å, for example, 500 Å was formed by a plasma CVD method. Furthermore, on that, 500-1500Å, for example, 500Å
The silicon oxide film 504 of 1 is formed. It is desirable that these film formations be performed continuously. Then, the silicon oxide film 504
Window 50 for selectively etching and introducing nickel
Opened six. The window 506 was formed in the area where the TFT of the peripheral drive circuit is formed, and was not formed in the pixel portion. Then, the nickel salt film 50 is formed by spin coating.
5 was formed. Explaining this method, first, nickel acetate or nickel nitrate is diluted with water or ethanol to obtain 25 to 200 ppm, for example,
The concentration was 100 ppm.

【0054】一方、基板を過酸化水素水もしくは過酸化
水素水とアンモニアの混合溶液に浸漬して、極めて薄い
酸化珪素膜を非晶質珪素膜の露出した部分(窓506の
領域)に形成した。これは、上記のように調製したニッ
ケル溶液と非晶質珪素膜の界面親和性を向上させるため
である。
On the other hand, the substrate was immersed in hydrogen peroxide solution or a mixed solution of hydrogen peroxide solution and ammonia to form an extremely thin silicon oxide film on the exposed portion of the amorphous silicon film (the area of the window 506). . This is to improve the interfacial affinity between the nickel solution prepared as described above and the amorphous silicon film.

【0055】このような処理をほどこした基板をスピナ
ーに設置し、緩やかに回転させ、基板上にニッケル溶液
を1〜10ml、例えば、2ml滴下し、基板全面に溶
液を拡げた。この状態を1〜10分、例えば、5分保持
した。その後、基板の回転数を上げてスピンドライをお
こなった。この操作はさらに複数回繰り返してもよい。
このようにしてニッケル塩の薄い膜505を形成した。
(図5(A))
The substrate thus treated was placed in a spinner, gently rotated, and 1-10 ml, for example, 2 ml of a nickel solution was dropped on the substrate to spread the solution on the entire surface of the substrate. This state was held for 1 to 10 minutes, for example, 5 minutes. After that, the rotation speed of the substrate was increased and spin drying was performed. This operation may be repeated a plurality of times.
Thus, the thin film 505 of nickel salt was formed.
(Figure 5 (A))

【0056】その後、加熱炉において、520〜580
℃、4〜12時間、例えば、550℃で8時間の加熱処
理をおこなった。雰囲気は窒素とした。この結果、ま
ず、窓506の直下の領域にニッケルが拡散し、この領
域から結晶化が始まった。そして、結晶化領域は矢印5
08に示すように、その周囲に拡がっていった。一方、
窓506から遠く離れた領域は非晶質珪素509のまま
であった。(図5(B))
Then, in a heating furnace, 520 to 580
The heat treatment was performed at 4 ° C. for 4 to 12 hours, for example, at 550 ° C. for 8 hours. The atmosphere was nitrogen. As a result, first, nickel diffused into the region immediately below the window 506, and crystallization started from this region. The crystallization region is indicated by the arrow 5.
As shown in 08, it spread around it. on the other hand,
The region far away from the window 506 remained amorphous silicon 509. (Fig. 5 (B))

【0057】その後、大気もしくは酸素雰囲気におい
て、KrFエキシマレーザー光(波長248nm)もし
くはXeClエキシマレーザー光(波長308nm)を
1〜20ショット、例えば5ショット照射して、さらに
結晶性を向上せしめた。エネルギー密度は200〜35
0mJ/cm2 、基板温度は200〜400℃とした。
この際には、画素部分にはメタルマスク510で覆いを
してレーザー光が照射されないようにした。あるいは、
レーザー光のビーム形状を線状その他の形状に加工し、
レーザー光が画素部分に入射しないようにしてもよい。
(図5(C))
Then, in the air or oxygen atmosphere, KrF excimer laser light (wavelength 248 nm) or XeCl excimer laser light (wavelength 308 nm) was irradiated for 1 to 20 shots, for example, 5 shots to further improve the crystallinity. Energy density is 200-35
The substrate temperature was set to 0 mJ / cm 2 and 200 to 400 ° C.
At this time, the pixel portion was covered with a metal mask 510 so that the laser light was not irradiated. Alternatively,
The beam shape of the laser light is processed into a linear shape and other shapes,
The laser light may be prevented from entering the pixel portion.
(Fig. 5 (C))

【0058】その後、珪素膜503をエッチングして、
周辺回路のTFTの領域と画素部分のTFTの領域を形
成した。前者は結晶性珪素膜であり、後者は非晶質珪素
膜である。そして、全面に厚さ1000〜1500Å、
例えば、1200Åの酸化珪素膜511を形成し、実施
例1の場合と同様にアルミニウムおよびその陽極酸化膜
によってゲイト電極部512、513、514形成し
た。ゲイト電極部512は周辺回路のPTFTの、51
3は同NTFTの、514は画素部分のTFTのそれぞ
れゲイト電極となる。
Then, the silicon film 503 is etched,
A TFT area of the peripheral circuit and a TFT area of the pixel portion were formed. The former is a crystalline silicon film and the latter is an amorphous silicon film. And the thickness is 1000-1500Å on the whole surface,
For example, a 1200 Å silicon oxide film 511 was formed, and gate electrode portions 512, 513 and 514 were formed from aluminum and its anodic oxide film as in the case of the first embodiment. The gate electrode portion 512 is formed of 51 of the PTFT of the peripheral circuit.
Reference numeral 3 is a gate electrode of the same NTFT, and reference numeral 514 is a gate electrode of a pixel portion TFT.

【0059】そして、これらゲイト電極部をマスクとし
て、実施例1と同様にN型およびP型の不純物をイオン
ドーピング法によって珪素膜中に注入した。この結果、
周辺回路のPTFTのソース515、チャネル516、
ドレイン517、周辺回路のNTFTのソース520、
チャネル519、ドレイン518、画素部分のNTFT
のソース521、チャネル522、ドレイン523が形
成された。その後、実施例1と同様に全面にレーザー照
射をおこなって、ドーピングされた不純物の活性化をお
こなった。(図6(A))
Then, using these gate electrode portions as masks, N-type and P-type impurities were implanted into the silicon film by the ion doping method as in the first embodiment. As a result,
The source 515 of the peripheral circuit, the channel 516,
Drain 517, source 520 of NTFT of peripheral circuit,
Channel 519, drain 518, NTFT of pixel portion
Source 521, channel 522, and drain 523 were formed. After that, laser irradiation was performed on the entire surface in the same manner as in Example 1 to activate the doped impurities. (Fig. 6 (A))

【0060】その後、層間絶縁物として厚さ3000〜
8000Å、例えば、5000Åの酸化珪素膜524を
形成した。さらに、スパッタリング法によって、厚さ5
00〜1000Å、例えば、800ÅのITO膜を形成
し、これを、パターニング・エッチングして、画素電極
525を形成した。この後、TFTのソース/ドレイン
にコンタクトホールを形成し、窒化チタン(厚さ100
0Å)とアルミニウム(厚さ5000Å)の2層膜を堆
積して、これをパターニング・エッチングして、電極・
配線526〜530を形成した。このようにして、結晶
性珪素によって周辺回路を、非晶質珪素によって画素部
分を形成することができた。(図6(B))
Thereafter, as an interlayer insulator, a thickness of 3000 to
A silicon oxide film 524 of 8000 Å, for example 5000 Å, was formed. Furthermore, the thickness is 5 by the sputtering method.
An ITO film having a thickness of 00 to 1000 Å, for example, 800 Å was formed, and this was patterned and etched to form a pixel electrode 525. After this, contact holes are formed in the source / drain of the TFT and titanium nitride (thickness 100
0 Å) and aluminum (thickness 5000 Å) two-layer film is deposited, and this is patterned and etched to form electrodes and
Wirings 526 to 530 were formed. In this way, it was possible to form the peripheral circuit with crystalline silicon and the pixel portion with amorphous silicon. (Fig. 6 (B))

【0061】本実施例では図5(C)にあるように、レ
ーザー照射をおこなう。この工程では、針状に成長した
珪素結晶間に残った非晶質成分まで結晶化され、しか
も、この結晶化は針状結晶を核として、針状結晶を太く
するように結晶化する。このことは電流の流れる領域を
拡げることとなり、より大きなドレイン電流を流すこと
ができる。
In this embodiment, laser irradiation is performed as shown in FIG. In this step, the amorphous component remaining between the silicon crystals grown like needles is also crystallized, and this crystallization is performed by using the needle-like crystals as nuclei to thicken the needle-like crystals. This expands the region in which the current flows and allows a larger drain current to flow.

【0062】この様子を図7に示す。図7は結晶化した
珪素膜を薄膜化して透過型電子顕微鏡(TEM)によっ
て観察したものである。図7(A)は横方向への成長に
よって結晶化した珪素膜の結晶化領域の先端付近を見た
ものであり、針状の結晶が観察される。さらに、その結
晶の間には結晶化していない非晶質領域が多く存在して
いるのが分かる。(図7(A))
This state is shown in FIG. FIG. 7 shows a thinned crystallized silicon film observed by a transmission electron microscope (TEM). FIG. 7A is a view of the vicinity of the tip of the crystallization region of the silicon film crystallized by lateral growth, and needle-like crystals are observed. Further, it can be seen that many non-crystallized amorphous regions exist between the crystals. (Figure 7 (A))

【0063】これを本実施例の条件でレーザー照射する
と、図7(B)のようになる。この工程によって、図7
(A)の大部分の面積を占めていた非晶質領域は結晶化
するが、この結晶化は乱雑に発生するため、電気的な特
性はあまり良くない。注目すべきは、中央付近に観察さ
れる針状結晶の間のもともと非晶質であったと思われる
領域の結晶状態である。ここは、針状結晶から結晶化成
長するように、太い結晶領域が形成されている。(図7
(B))
When this is irradiated with laser under the conditions of this embodiment, it becomes as shown in FIG. By this process, FIG.
The amorphous region, which occupies most of the area of (A), crystallizes, but this crystallization occurs randomly, and the electrical characteristics are not so good. What should be noted is the crystalline state of the region that was originally amorphous between the needle-like crystals observed near the center. Here, a thick crystal region is formed so as to grow by crystallization from a needle crystal. (Fig. 7
(B))

【0064】図7は分かりやすくするために、比較的、
非晶質領域の多い結晶成長の先端領域を観察したもので
あったが、結晶成長の根元付近や中央付近でも同様であ
る。このように、レーザー照射によって、非晶質部分を
減らし、針状結晶を太くすることができ、TFTの特性
をさらに向上せしめることができる。
In FIG. 7, for the sake of clarity,
Although the tip region of crystal growth with many amorphous regions was observed, the same is true near the root and center of crystal growth. As described above, by laser irradiation, the amorphous portion can be reduced and the needle crystal can be thickened, and the characteristics of the TFT can be further improved.

【0065】[0065]

【効果】アクティブマトリックス型の液晶表示装置にお
いて、周辺回路部分のTFTをキャリアの流れに対して
平行な方向に結晶成長させた結晶性珪素膜で構成し、画
素部分のTFTを非晶質珪素膜で構成することによっ
て、周辺回路部分においては高速動作が行える構成とす
ることができ、画素部分では電荷保持のために必要とさ
れるoff電流値の小さいスイッチング素子を設ける構
成とすることができた。
[Effect] In an active matrix type liquid crystal display device, the TFT in the peripheral circuit portion is formed of a crystalline silicon film which is crystal-grown in a direction parallel to the flow of carriers, and the TFT in the pixel portion is formed of an amorphous silicon film. With this configuration, the peripheral circuit portion can be configured to perform high-speed operation, and the pixel portion can be provided with a switching element having a small off current value required for holding charges. .

【図面の簡単な説明】[Brief description of drawings]

【図1】 実施例の概要を示す。FIG. 1 shows an outline of an example.

【図2】 実施例の作製工程を示す。FIG. 2 shows a manufacturing process of an example.

【図3】 実施例の概要を示す。FIG. 3 shows an outline of an example.

【図4】 実施例の作製工程を示す。FIG. 4 shows a manufacturing process of an example.

【図5】 実施例の作製工程を示す。FIG. 5 shows a manufacturing process of an example.

【図6】 実施例の作製工程を示す。FIG. 6 shows a manufacturing process of an example.

【図7】 実施例の結晶構造を示す。FIG. 7 shows a crystal structure of an example.

【符号の説明】[Explanation of symbols]

101 ガラス基板 102 下地膜(酸化珪素膜) 103 マスク 100 ニッケル微量添加領域 105 結晶成長方向 107 ゲイト電極 108 陽極酸化層 109 ゲイト電極 110 陽極酸化層 111 ソース/ドレイン領域 112 チャネル形成領域 113 ドレイン/ソース領域 114 ソース/ドレイン領域 115 チャネル形成領域 116 ドレイン/ソース領域 117 電極 118 層間絶縁物 119 電極 120 電極 211 層間絶縁物 213 電極 214 電極 212 ITO(画素電極) 101 glass substrate 102 base film (silicon oxide film) 103 mask 100 nickel trace addition region 105 crystal growth direction 107 gate electrode 108 anodized layer 109 gate electrode 110 anodized layer 111 source / drain region 112 channel formation region 113 drain / source region 114 Source / Drain Region 115 Channel Forming Region 116 Drain / Source Region 117 Electrode 118 Interlayer Insulator 119 Electrode 120 Electrode 211 Interlayer Insulator 213 Electrode 214 Electrode 212 ITO (Pixel Electrode)

─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成6年8月25日[Submission date] August 25, 1994

【手続補正1】[Procedure Amendment 1]

【補正対象書類名】図面[Document name to be corrected] Drawing

【補正対象項目名】図7[Name of item to be corrected] Figure 7

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【図7】 [Figure 7]

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 G02F 1/136 500 H01L 21/20 8122−4M (72)発明者 宮永 昭治 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification number Reference number within the agency FI Technical indication location G02F 1/136 500 H01L 21/20 8122-4M (72) Inventor Shoji Miyanaga 398 Hase, Atsugi, Kanagawa Prefecture Banchi Co., Ltd. Semiconducting Energy Laboratory

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 基板上に珪素膜を用いた薄膜トランジス
タが多数設けられた半導体装置であって、 前記多数の薄膜トランジスタの一部は、基板表面に対し
概略平行に結晶成長した結晶性珪素膜を用いて構成され
ており、 前記多数の薄膜トランジスタの他の一部は、非晶質珪素
半導体膜を用いて構成されていることを特徴とする半導
体装置。
1. A semiconductor device having a plurality of thin film transistors using a silicon film provided on a substrate, wherein a part of the plurality of thin film transistors uses a crystalline silicon film crystal-grown substantially parallel to a substrate surface. A semiconductor device, wherein the other part of the large number of thin film transistors is formed using an amorphous silicon semiconductor film.
【請求項2】 基板上に珪素膜を用いた薄膜トランジス
タが多数設けられた半導体装置であって、 前記多数の薄膜トランジスタの一部は、アクティブマト
リックス型液晶表示装置の周辺回路部分に設けられ、 前記多数の薄膜トランジスタの他の一部は、アクティブ
マトリクス型液晶表示装置の画素部分に設けられ、 前記周辺回路部分に設けられた薄膜トランジスタは、基
板表面に平行な方向に結晶成長した結晶性珪素膜で構成
され、 前記画素部分に設けられた薄膜トランジスタは、非晶質
珪素膜によって構成されていることを特徴とする半導体
装置。
2. A semiconductor device having a plurality of thin film transistors using a silicon film provided on a substrate, wherein a part of the plurality of thin film transistors is provided in a peripheral circuit part of an active matrix type liquid crystal display device. The other part of the thin film transistor is provided in the pixel portion of the active matrix type liquid crystal display device, and the thin film transistor provided in the peripheral circuit portion is composed of a crystalline silicon film crystal-grown in a direction parallel to the substrate surface. The semiconductor device, wherein the thin film transistor provided in the pixel portion is formed of an amorphous silicon film.
【請求項3】 基板上に実質的な非晶質珪素膜を形成す
る工程と、 該工程の前または後において、結晶化を助長する金属元
素を選択的に導入する工程と、 加熱によって前記非晶質珪素膜を結晶化させる工程と、 を有し、 前記金属元素が選択的に導入された領域の周辺において
は、基板表面に対して概略平行な方向に結晶成長を行わ
せ、 前記金属元素が選択的に導入されなかった領域を非晶質
珪素膜として残存させることを特徴とする半導体装置作
製方法。
3. A process of forming a substantially amorphous silicon film on a substrate, a process of selectively introducing a metal element that promotes crystallization before or after the process, and a process of heating the non-crystalline silicon film. A step of crystallizing the crystalline silicon film, wherein crystal growth is performed in a direction substantially parallel to a substrate surface in the vicinity of the region where the metal element is selectively introduced, A method for manufacturing a semiconductor device, characterized in that a region not selectively introduced into is left as an amorphous silicon film.
【請求項4】 画素部分と周辺回路部分とを有するアク
ティブマトリックス型の液晶表示装置に用いられる半導
体装置の作製方法であって、 基板上に実質的な非晶質珪素膜を形成する工程と、 該工程の前または後において、結晶化を助長する金属元
素を周辺回路部分に選択的に導入する工程と、 加熱によって前記金属元素が添加された領域の周辺部の
前記非晶質珪素膜を、基板表面に対して概略平行な方向
に結晶成長させる工程と、 該工程において、前記金属元素が導入されなかった領域
を非晶質珪素膜として残存させる工程と、 を有し、 前記基板表面に対して概略平行に結晶成長させた領域に
薄膜トランジスタを形成することにより、該領域の薄膜
トランジスタ内におけるキャリアの移動方向が結晶性珪
素膜の結晶成長方向と概略平行になるようにし、 前記非晶質珪素膜として残存させた領域に薄膜トランジ
スタを形成することを特徴とする半導体装置作製方法。
4. A method of manufacturing a semiconductor device used for an active matrix type liquid crystal display device having a pixel portion and a peripheral circuit portion, the method comprising forming a substantially amorphous silicon film on a substrate, Before or after the step, a step of selectively introducing a metal element that promotes crystallization into a peripheral circuit portion, and a step of heating the amorphous silicon film in the peripheral portion of the region to which the metal element is added by heating, A step of growing crystals in a direction substantially parallel to the substrate surface; and a step of leaving a region where the metal element has not been introduced in the step as an amorphous silicon film, By forming a thin film transistor in a region where crystal growth is performed substantially in parallel with each other, the moving direction of carriers in the thin film transistor in the region is substantially parallel to the crystal growth direction of the crystalline silicon film. And forming a thin film transistor in the region left as the amorphous silicon film.
【請求項5】 請求項3または請求項4において、金属
元素としてニッケルを用いることを特徴とする半導体装
置作製方法。
5. The method for manufacturing a semiconductor device according to claim 3, wherein nickel is used as the metal element.
【請求項6】 請求項3または請求項4において、加熱
の温度が450℃〜550℃であることを特徴とする半
導体装置作製方法。
6. The method of manufacturing a semiconductor device according to claim 3, wherein the heating temperature is 450 ° C. to 550 ° C.
【請求項7】 請求項3または請求項4において、加熱
によって珪素膜を結晶化させる工程の後に、前記金属元
素が添加された領域およびその周辺に選択的にレーザー
もしくはそれと同等な強光を照射することを特徴とする
半導体装置作製方法。
7. The method according to claim 3 or 4, wherein after the step of crystallizing the silicon film by heating, the region to which the metal element is added and its periphery are selectively irradiated with a laser or strong light equivalent thereto. A method for manufacturing a semiconductor device, comprising:
【請求項8】 請求項3または請求項4において、結晶
化を助長する金属元素の添加は、該金属元素を含有する
物質を塗布もしくはスピンコーティングするこによっ
て、おこなわれることを特徴とする半導体装置作製方
法。
8. The semiconductor device according to claim 3 or 4, wherein the addition of the metal element that promotes crystallization is performed by coating or spin coating a substance containing the metal element. Manufacturing method.
JP13141394A 1993-05-26 1994-05-20 Semiconductor device and manufacturing method thereof Expired - Fee Related JP3403810B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13141394A JP3403810B2 (en) 1993-05-26 1994-05-20 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP14700193 1993-05-26
JP5-147001 1993-05-26
JP13141394A JP3403810B2 (en) 1993-05-26 1994-05-20 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH0774365A true JPH0774365A (en) 1995-03-17
JP3403810B2 JP3403810B2 (en) 2003-05-06

Family

ID=26466257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13141394A Expired - Fee Related JP3403810B2 (en) 1993-05-26 1994-05-20 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3403810B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6506264B1 (en) 1998-12-18 2003-01-14 Dowa Mining Co., Ltd. Ferromagnetic powder
CN1310199C (en) * 2002-06-05 2007-04-11 株式会社日立制作所 Active matrix type display device and method for manufacturing same
US7425743B2 (en) 1998-02-25 2008-09-16 Semiconductor Energy Laboratory Co., Ltd. Projection television set
CN100419950C (en) * 1994-09-16 2008-09-17 株式会社半导体能源研究所 Method for producing semiconductor device
US7863602B2 (en) 2005-11-25 2011-01-04 Samsung Electronics Co., Ltd. Organic light emitting diode display and method for manufacturing the same
JP2011109064A (en) * 2009-11-20 2011-06-02 Samsung Mobile Display Co Ltd Method of manufacturing polycrystalline silicon layer, thin film transistor, organic electroluminescent display device including the same, and method of manufacturing the same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100419950C (en) * 1994-09-16 2008-09-17 株式会社半导体能源研究所 Method for producing semiconductor device
US7425743B2 (en) 1998-02-25 2008-09-16 Semiconductor Energy Laboratory Co., Ltd. Projection television set
US6506264B1 (en) 1998-12-18 2003-01-14 Dowa Mining Co., Ltd. Ferromagnetic powder
CN1310199C (en) * 2002-06-05 2007-04-11 株式会社日立制作所 Active matrix type display device and method for manufacturing same
US7863602B2 (en) 2005-11-25 2011-01-04 Samsung Electronics Co., Ltd. Organic light emitting diode display and method for manufacturing the same
JP2011109064A (en) * 2009-11-20 2011-06-02 Samsung Mobile Display Co Ltd Method of manufacturing polycrystalline silicon layer, thin film transistor, organic electroluminescent display device including the same, and method of manufacturing the same
US9070717B2 (en) 2009-11-20 2015-06-30 Samsung Display Co., Ltd. Method of fabricating polysilicon layer, thin film transistor, organic light emitting diode display device including the same, and method of fabricating the same
US9576797B2 (en) 2009-11-20 2017-02-21 Samsung Display Co., Ltd. Method of fabricating polysilicon layer, thin film transistor, organic light emitting diode display device including the same, and method of fabricating the same

Also Published As

Publication number Publication date
JP3403810B2 (en) 2003-05-06

Similar Documents

Publication Publication Date Title
JP2975973B2 (en) Semiconductor device and manufacturing method thereof
US5604360A (en) Semiconductor device including a plurality of thin film transistors at least some of which have a crystalline silicon film crystal-grown substantially in parallel to the surface of a substrate for the transistor
US5481121A (en) Semiconductor device having improved crystal orientation
US6121076A (en) Method for producing semiconductor device
US6924506B2 (en) Semiconductor device having channel formation region comprising silicon and containing a group IV element
JP3504336B2 (en) Method for manufacturing semiconductor device
US6875628B1 (en) Semiconductor device and fabrication method of the same
JPH06349735A (en) Semiconductor device
KR0180573B1 (en) Semiconductor device including a plurality of thin film transistor at least some of which have a crystalline silicon
JP3403810B2 (en) Semiconductor device and manufacturing method thereof
JP3403811B2 (en) Semiconductor device and manufacturing method thereof
JPH0799314A (en) Semiconductor device
JPH07297125A (en) Semiconductor device and fabrication thereof
JP3431851B2 (en) Semiconductor device
JPH07176479A (en) Manufacture of semiconductor device
JP3958244B2 (en) Semiconductor device and manufacturing method thereof
JP3190518B2 (en) Semiconductor device manufacturing method
JP3664750B2 (en) Method for manufacturing thin film transistor
JP3886827B2 (en) Method for manufacturing semiconductor device
JP3541946B2 (en) Semiconductor device and manufacturing method thereof
JP2002043331A (en) Method for fabricating semiconductor device
JP2001028340A (en) Device comprising thin-film transistor
JPH11289097A (en) Manufacture of semiconductor device
JP2004031951A (en) Thin film transistor on glass substrate and manufacturing method thereof
JP2002083821A (en) Thin-film transistor, manufacturing method thereof, and liquid crystal display

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080229

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090228

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090228

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100228

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100228

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100228

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100228

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110228

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110228

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120229

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120229

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120229

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130228

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130228

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140228

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees