JP3958244B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP3958244B2
JP3958244B2 JP2003109643A JP2003109643A JP3958244B2 JP 3958244 B2 JP3958244 B2 JP 3958244B2 JP 2003109643 A JP2003109643 A JP 2003109643A JP 2003109643 A JP2003109643 A JP 2003109643A JP 3958244 B2 JP3958244 B2 JP 3958244B2
Authority
JP
Japan
Prior art keywords
substrate
region
nickel
silicon film
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003109643A
Other languages
Japanese (ja)
Other versions
JP2003309069A (en
Inventor
宏勇 張
徹 高山
保彦 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2003109643A priority Critical patent/JP3958244B2/en
Publication of JP2003309069A publication Critical patent/JP2003309069A/en
Application granted granted Critical
Publication of JP3958244B2 publication Critical patent/JP3958244B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、ガラス等の絶縁基板上に設けられたTFT(薄膜トランジスタ)を用いた半導体装置に関する。特に、アクティブマトリックス型の液晶表示装置に利用できる半導体装置に関する。
【0002】
【従来の技術】
ガラス等の絶縁基板上にTFTを有する半導体装置としては、これらのTFTを画素の駆動に用いるアクティブ型液晶表示装置やイメージセンサー等が知られている。
【0003】
これらの装置に用いられるTFTには、薄膜状の珪素半導体を用いるのが一般的である。薄膜状の珪素半導体としては、非晶質珪素半導体(a−Si)からなるものと結晶性を有する珪素半導体からなるものの2つに大別される。非晶質珪素半導体は作製温度が低く、気相法で比較的容易に作製することが可能で量産性に富むため、最も一般的に用いられているが、導電率等の物性が結晶性を有する珪素半導体に比べて劣るため、今後より高速特性を得る為には、結晶性を有する珪素半導体からなるTFTの作製方法の確立が強く求められていた。尚、結晶性を有する珪素半導体としては、多結晶珪素、微結晶珪素、結晶成分を含む非晶質珪素、結晶性と非晶質性の中間の状態を有するセミアモルファス珪素等が知られている。
【0004】
これら結晶性を有する薄膜状の珪素半導体を得る方法としては、
(1)成膜時に結晶性を有する膜を直接成膜する。
(2)非晶質の半導体膜を成膜しておき、レーザー光のエネルギーにより結晶性を有せしめる。
(3)非晶質の半導体膜を成膜しておき、熱エネルギーを加えることにより結晶性を有せしめる。
と言った方法が知られている。しかしながら、(1)の方法は良好な半導体物性を有する膜を基板上に全面に渡って均一に成膜することが技術上困難であり、また成膜温度が600℃以上と高いので、安価なガラス基板が使用できないというコストの問題があった。また、(2)の方法は、現在最も一般的に使用されているエキシマレーザーを例にとると、レーザー光の照射面積が小さいため、スループットが低いという問題がまずあり、また大面積基板の全面を均一に処理するにはレーザーの安定性が充分ではなく、次世代の技術という感が強い。(3)の方法は、(1)、(2)の方法と比較すると大面積に対応できるという利点はあるが、やはり加熱温度として600℃以上の高温にすることが必要であり、安価なガラス基板を用いることを考えると、さらに加熱温度を下げる必要がある。特に現在の液晶表示装置の場合には大画面化が進んでおり、その為ガラス基板も同様に大型の物を使用する必要がある。この様に大型のガラス基板を使用する場合には、半導体作製に必要不可欠な加熱工程における縮みや歪みといったものが、マスク合わせ等の精度を下げ、大きな問題点となっている。特に現在最も一般的に使用されている7059ガラスの場合には、歪み点が593℃であり、従来の加熱結晶化方法では大きな変形を起こしてしまう。また、温度の問題以外にも現在のプロセスでは結晶化に要する加熱時間が数十時間以上にも及ぶので、さらにその時間を短くすることも必要である。
【0005】
【発明が解決しようとする課題】
本発明は、上記の問題を解決する手段を提供するものである。より具体的には非晶質珪素からなる薄膜を加熱により結晶化させる方法を用いた、結晶性を有する珪素半導体からなる薄膜の作製方法において、結晶化に必要な温度の低温化と時間の短縮を両立するプロセスを提供することをその目的とする。勿論、本発明で提供されるプロセスを用いて作製した結晶性を有する珪素半導体は、従来技術で作製されたものと同等以上の物性を有し、TFTの活性層領域にも使用可能なものであることは言うまでもないことである。そして、この技術を利用することにより、必要とする特性を備えたTFTを基板上に選択的に設けることを目的とするものである。
【0006】
〔発明の背景〕
本発明人らは、上記従来の技術の項で述べた、非晶質の珪素半導体膜をCVD法やスパッタ法で成膜し、該膜を加熱によって結晶化させる方法について、以下のような実験及び考察を行った。
【0007】
まず実験事実として、ガラス基板上に非晶質珪素膜を成膜し、この膜を加熱により結晶化させるメカニズムを調べると、結晶成長はガラス基板と非晶質珪素との界面から始まり、ある程度の膜厚以上では基板表面に対して垂直な柱状に進行することが認められた。
【0008】
上記現象は、ガラス基板と非晶質珪素膜との界面に、結晶成長の基となる結晶核(結晶成長の基となる種)が存在しており、その核から結晶が成長していくことに起因すると考察される。このような結晶核は、基板表面に微量に存在している不純物金属元素やガラス表面の結晶成分(結晶化ガラスと呼ばれるように、ガラス基板表面には酸化珪素の結晶成分が存在していると考えられる)であると考えられる。
【0009】
そこで、より積極的に結晶核を導入することによって結晶化温度の低温化が可能ではないかと考え、その効果を確認すべく、他の金属を微量にガラス基板上に成膜し、その上に非晶質珪素からなる薄膜を成膜、その後加熱結晶化を行う実験を試みた。その結果、幾つかの金属を基板上に成膜した場合においては結晶化温度の低下が確認され、異物を結晶核とした結晶成長が起こっていることが予想された。そこで低温化が可能であった複数の不純物金属について更に詳しくそのメカニズムを調査した。なお上記複数の不純物元素は、ニッケル(Ni)、鉄(Fe)、コバルト(Co)、パラジウム(Pd)、白金(Pt)である。
【0010】
結晶化は、初期の核生成と、その核からの結晶成長の2段階に分けて考えることができる。ここで、初期の核生成の速度は、一定温度において点状に微細な結晶が発生するまでの時間を測定することによって観測されるが、この時間は上記不純物金属を下地に成膜した非晶質珪素薄膜ではいずれの場合も短縮され、結晶核導入の結晶化温度低温化に対する効果が確認された。しかも予想外のことであるのだが、核生成後の結晶粒の成長を加熱時間を変化させて調べたところ、ある種の金属を成膜後、その上に成膜した非晶質珪素薄膜の結晶化においては、核生成後の結晶成長の速度までが飛躍的に増大することが観測された。このメカニズムは現状では明らかではないが、なにがしかの触媒的な効果が作用しているものと推測される。
【0011】
いずれにしろ、上記2つの効果により、ガラス基板上にある種の金属を微量に成膜した上に非晶質珪素からなる薄膜を成膜、その後加熱結晶化した場合には、従来考えられなかったような、580℃以下の温度で4時間程度の時間で十分な結晶性が得られることが判明した。この様な効果を有する不純物金属の中で、最も効果が顕著であり、我々が選択した材料がニッケルである。
【0012】
ニッケルがどの程度の効果を有するのか一例を挙げると、なんら処理を行なわない、即ちニッケルの微量な薄膜を成膜していない基板上(コーニング7059ガラス)にプラズマCVD法で形成された非晶質珪素からなる薄膜を窒素雰囲気中での加熱によって、結晶化する場合、その加熱温度として600℃とした場合、加熱時間として10時間以上の時間を必要としたが、ニッケルの微量な薄膜を成膜した基板上の非晶質珪素からなる薄膜を用いた場合には、4時間程度の加熱において同様な結晶化状態を得ることができた。尚この際の結晶化の判断はラマン分光スペクトルを利用した。このことだけからも、ニッケルの効果が非常に大きいことが判るであろう。
【0013】
【課題を解決するための手段】
上記説明から判る様に、ニッケルの微量な薄膜を成膜した上から、非晶質珪素からなる薄膜を成膜した場合、結晶化温度の低温化及び結晶化に要する時間の短縮が可能である。そこで、このプロセスをTFTの製造に用いることを前提に、さらに詳細な説明を加えていくことにする。尚、後ほど詳述するが、ニッケルの薄膜は基板上(即ち非晶質珪素膜下側)のみならず非晶質珪素膜上に成膜しても同様の効果を有すること、及びイオン注入、さらにはプラズマ処理でも同様であったことから、今後本明細書ではこれら一連の処理を「ニッケル微量添加」と呼ぶことにする。また技術的には、非晶質珪素膜の成膜時にニッケル微量添加を行うことも可能である。
【0014】
まずニッケル微量添加の方法について説明する。ニッケルの微量添加は、基板上に微量なニッケル薄膜を成膜し、その後非晶質珪素を成膜する方法でも、先に非晶質珪素を成膜し、その上から微量なニッケル薄膜を成膜する方法でも、両者同様に低温化の効果が有り、その成膜方法はスパッタ法でも、蒸着法でも、スピンコーティング法でも、塗布法でも、プラズマを用いた方法でも可能で、成膜方法は問わないことが判明している。ただし、基板上に微量なニッケル薄膜を成膜する場合、7059ガラス基板の上から直接微量なニッケル薄膜を成膜するよりは、同基板上に酸化珪素の薄膜(下地膜)を成膜し、その上に微量なニッケル薄膜を成膜した場合の方が効果がより顕著である。この理由として考えられることとして、珪素とニッケルが直接接触していることが今回の低温結晶化には重要であり、7059ガラスの場合には珪素以外の成分がこの両者の接触あるいは反応を阻害するのではないかということが挙げられる。
【0015】
また、ニッケル微量添加の方法としては、非晶質珪素の上または下に接して薄膜を形成する以外に、イオン注入によってニッケルを添加してもほぼ同様の効果が確認された。ニッケルの量については、1×1015atoms/cm3 以上の量の添加において低温化が確認されているが、5×1019atoms/cm3 以上の添加量においては、ラマン分光スペクトルのピークの形状が珪素単体の物とは明らかに異なることから、好ましくは、1×1015atoms/cm3 〜1×1019atoms/cm3 の範囲がよい。ニッケルの濃度が、5×1019atoms/cm3 以上になると、局部的にNiSiが発生し、半導体としての特性が低下してしまう。またニッケルの濃度が1×1015atoms/cm3 以下であると、ニッケルの触媒としての効果が低下してしまう。また結晶化した状態においては、ニッケルの濃度が低い程良い。
【0016】
続いて、ニッケル微量添加を行った場合の結晶形態について説明を加える。上述の通り、ニッケルを添加しない場合には、基板界面等の結晶核からランダムに核が発生し、その核からの結晶成長もまたある程度の膜厚まではランダムに、さらに厚い薄膜については一般的に(110)方向が基板に垂直方向に配列した柱状の結晶成長が行われることが知られており、当然ながら薄膜全体に渡ってほぼ均一な結晶成長が観測される。それに対して、今回のニッケル微量添加したものについては、ニッケルを添加した領域と、その近傍の部分で結晶成長が異なるという特徴を有していた。即ち、ニッケルを添加した領域については、添加したニッケルあるいはその珪素との化合物が結晶核となり、ニッケルを添加していないものと同様に基板にほぼ垂直に柱状の結晶が成長することが透過電子線顕微鏡写真より明らかとなった。そして、その近傍のニッケルを微量添加していない領域においてさえも低温での結晶化が確認され、その部分は基板に垂直方向が(111)に配列し、基板と平行に針状あるいは柱状結晶が成長するという特異な結晶成長が観測された。この基板に平行な横方向の結晶成長は、ニッケルを微量添加した領域から、大きいものでは数百μmも成長することが観測され、時間の増加及び温度が高くなるに比例して成長量も増大することも判った。例として、550℃4時間においては約40μm程度の成長が観測された。しかも、透過電子線顕微鏡写真によると、この大きな横方向の結晶は、いずれも単結晶ライクであることが判明している。そして、このニッケル微量添加部分、その近傍の横成長部分、更に遠方の非晶質部分( かなり離れた部分では低温結晶化は行われず、非晶質部分が残る) について、ニッケルの濃度をSIMS(二次イオン質量分析法)により調べたところ、横成長部分はニッケル微量添加部分部分から約1桁少ない量が検出され、非晶質珪素内での拡散が観測されている。また、非晶質部分は更に約1桁少ない量が観測された。このことと結晶形態との関係は現状では明らかではないが、いずれにしろニッケル添加量とその位置制御によって、所望の部分に所望の結晶形態の結晶性を有するシリコン薄膜を形成することが可能である。
【0017】
次に、上記ニッケル微量添加部分とその近傍の横成長部分についての電気特性を説明する。ニッケル微量添加部分の電気特性は、導電率に関してはほぼニッケルを添加していない膜、即ち600℃程度で数十時間結晶化を行ったものと同程度の値であり、また導電率の温度依存性から活性化エネルギーを求めたところ、ニッケルの添加量を1017atoms/cm3 〜1018atoms/cm3 程度とした場合には、ニッケルの準位に起因すると思われる様な挙動は観測されなかった。(この事実に限るならば、TFTの活性層等に用いる場合の膜中のニッケル濃度は、1018atoms/cm3 程度以下とすることが望ましいといえる)
【0018】
それに対し、横成長部分は、導電率がニッケル微量添加部分と比較して1桁以上高く、結晶性を有する珪素半導体としてはかなり高い値を有していた。このことは、電流のパス方向が結晶の横成長方向と合致したため、電極間で電子(キャリア)が通過する間に存在する粒界が少ないあるいは殆ど無かったことによるものと考えられ、透過電子線顕微鏡写真の結果と矛盾無く一致する。即ち、基板と平行な方向に針状あるいは柱状の結晶が成長する、という観察事実と一致する。
【0019】
では最後に、上述の各種特性を踏まえた上でTFTに応用する方法について説明する。ここでTFTの応用分野としてはTFTを画素の駆動に用いるアクティブ型液晶表示装置を想定するものとする。
【0020】
前述の様に、最近の大画面のアクティブ型液晶表示装置においては、ガラス基板の縮みを抑えることが重要であるが、本発明のニッケル微量添加プロセスを用いることにより、ガラスの歪み点に比較して十分に低い温度で結晶化が可能であり、特に好適である。本発明を用いれば、従来非晶質珪素を用いていた部分を、ニッケルを微量添加し、450〜550℃程度で4時間程度熱アニールすることにより、結晶性を有する珪素膜に置き換えることが容易に可能である。勿論、デザインルール等をそれ相応に変更する必要はあるが、装置、プロセス共従来の物で十分に対応可能であり、そのメリットは大きいものと考えられる。
【0021】
しかも、この発明を用いれば、画素に用いるTFTと、周辺回路のドライバーを形成するTFTとを、それぞれ特性に応じた結晶形態を利用して作り分けることも可能であり、アクティブマトリックス型液晶表示装置への応用に特にメリットが多い。アクティブマトリックス型液晶表示装置において、画素に用いるTFTは、それほどの移動度は必要とされておらず、それよりはオフ電流が小さいことの方がメリットが大きい。そこで本発明を用いる場合には、画素に用いるTFTとなるべき領域に直接ニッケル微量添加を行うことによって、結晶を縦方向(基板表面に対して)に成長させ、その結果チャネル方向(ソース領域とドレイン領域を結ぶ方向)に粒界を多数形成してオフ電流を低下させることが可能となる。それに対して、周辺回路のドライバーを形成するTFTは、今後ワークステーションへの応用等を考えた場合には、非常に高い移動度が必要である。そこで本発明を応用する場合には、周辺回路のドライバーを形成するTFTの近傍にニッケルの微量添加を行い、そこから一方向に結晶を成長(横方向、即ち基板表面に平行な方向)させ、その結晶成長方向をチャネルの電流のパス方向(キャリアの移動する方向、即ちソース領域とドレイン領域を結ぶ方向)と揃えることにより、非常に高い移動度を有するTFTを作製することが可能である。
【0022】
即ち本発明は、ガラス基板等の基板上に多数の薄膜トランジスタ(一般にTFTと呼ばれる)を形成した半導体装置において、選択的に特定のTFTを構成する結晶性珪素半導体膜の結晶成長方向を制御して設けることにより、必要とする特性を満たしたTFTを選択的に基板上に形成することを発明の思想とするものである。以上で、本発明についての基本的な説明を終わるが、以下に具体的な発明の構成について説明する。
【0023】
本発明は、例えば図1に示すような周辺回路部分と画素部分とを有したアクティブマトリックス型の液晶表示装置において、画素部分に設けられるTFT(薄膜トランジスタ)を基板表面に対して垂直な方向に成長した結晶性珪素膜で構成し、周辺回路部分に形成されるTFTを基板に平行な方向に結晶成長した結晶性珪素膜で構成することを特徴とするものである。そして、画素部分においては、基板に垂直な方向に結晶成長した結晶性珪素膜を用いることにより、ソース/ドレイン間を移動するキャリアが粒界を横切る構成とすることができ、オフ電流の小さいTFTを得ることができる。一方、周辺回路部分においては、結晶成長方向に平行な方向にソース/ドレインを形成することにより、移動度の大きい即ちオン電流の大きいTFTを得ることを特徴とする。TFTの動作時において、キャリアはソースとドレインの間を流れるから、ソース/ドレインを結晶の成長方向に形成することにより、キャリアが粒界を横切る可能性が少なくなり、キャリアが受ける抵抗を低減することができる。
【0024】
このようにして選択的に基板表面に対して垂直な方向もしくは平行な方向に結晶化をおこなわしめて、結晶性珪素膜を得ることができるが、このような結晶性珪素膜の特性をより向上せしめんとすれば、結晶化工程の後に、レーザーもしくはそれと同等な強光を照射することによって、粒界等に残存する結晶化の不十分な成分を結晶化させてやればよい。この工程においては、基板表面に対して垂直な方向に成長した珪素膜でも、平行な方向に成長した珪素膜でも同様に特性を向上させることができる。
【0025】
本願発明は、基板上に結晶性珪素膜を用いた薄膜トランジスタが多数設けられた半導体装置であって、前記多数の薄膜トランジスタの一部は、基板表面に平行な方向に結晶成長した結晶性珪素膜よりなり、前記多数の薄膜トランジスタの他の一部は、基板表面に対し垂直方向に結晶成長した結晶性珪素膜よりなっていることを一つの特徴とする。
また本願発明は、基板上に結晶性珪素膜を用いた薄膜トランジスタが多数設けられた半導体装置であって、前記多数の薄膜トランジスタの一部は、アクティブマトリックス型液晶表示装置の周辺回路部分に設けられ、前記多数の薄膜トランジスタの他の一部は、アクティブマトリクス型液晶表示装置の画素部分に設けられ、前記周辺回路部分に設けられた薄膜トランジスタは、基板表面に対して平行な方向に結晶成長した結晶性珪素膜よりなり、前記画素部分に設けられた薄膜トランジスタは、基板表面に対して垂直方向に結晶成長した結晶性珪素膜よりなっていることを一つの特徴とする。
また本願発明は、基板上に実質的な非晶質珪素膜を形成する工程と、該工程の前または後において、結晶化を助長する金属元素を選択的に導入する工程と、加熱によって前記非晶質珪素膜を結晶化させる工程と、を有し、前記金属元素が選択的に導入された領域においては、基板表面に対して概略垂直な方向に結晶成長を行わせ、前記金属元素が選択的に導入された領域の周辺領域においては、基板表面に対し概略平行な方向に結晶成長を行わすことを一つの特徴とする。
また本願発明は、基板上に実質的な非晶質珪素膜を形成する工程と、該工程の前または後において、結晶化を助長する金属元素を選択的に導入する工程と、加熱によって前記非晶質珪素膜を結晶化させる工程と、を有し、該結晶化工程において、前記金属元素が選択的に導入された領域においては、基板表面に対して概略垂直な方向に結晶成長を行わせ、前記結晶化工程において、前記金属元素が選択的に導入された領域の周辺領域においては、基板表面に対し概略平行な方向に結晶成長を行わせ、前記基板表面に対して概略垂直な方向に結晶成長を行わせた領域の結晶性珪素膜で薄膜トランジスタを形成することにより、該薄膜トランジスタ内におけるキャリアの移動方向を結晶性珪素膜の結晶成長方向に対し概略垂直とし、前記基板表面に対して概略平行な方向に結晶成長を行わせた領域の結晶性珪素膜で薄膜トランジスタを形成することにより、該薄膜トランジスタ内におけるキャリアの移動方向を結晶性珪素膜の結晶成長方向に対し概略平行とすることを一つの特徴とする。
また本願発明は、金属元素としてNi、Co、Pd、Ptの中から選ばれた少なくとも一つの材料を用いることを一つの特徴とする。
また本願発明は、加熱によって珪素膜を結晶化させる工程の後に、前記金属元素が添加された領域およびその周辺に選択的にレーザーもしくはそれと同等な強光を照射することを一つの特徴とする。
また本願発明は、結晶化を助長する金属元素の添加は、該金属元素を含有する物質を塗布もしくはスピンコーティングするこによって、行われることを一つの特徴とする。
〔作用〕
結晶性珪素膜の結晶成長方向を選択することにより、必要とする特性を備えたTFTを選択的に形成することができる。
【0026】
【実施例】
〔実施例1〕 図1に実施例の概要を示す。図1は、液晶表示装置を上面から見たものであり、マトリックス状に設けられた画素部分と、周辺回路部分とが示されている。本実施例は、絶縁基板(例えばガラス基板)上に画素を駆動するTFTと周辺回路を構成するTFTとを形成する例である。本実施例においては、周辺回路を横方向に成長させた結晶性を有する珪素膜(結晶性珪素膜という)を用いたPTFTとNTFTとを相補型に設けたCMOS構成とした回路とし、画素部分に形成されるTFTを縦方向に成長させた結晶性珪素を用いたNチャネル型TFT(NTFT)とする例を述べる。
【0027】
以下において、図2に示すのが、周辺回路を構成するNTFTとPTFTとを相補型に構成した回路の作製工程についてであり、図4に示すのが画素に形成されるNTFTの作製工程についてである。また両工程は同じ基板上において行なわれるものであり、共通する工程は同時に行なわれる。即ち、図2の(A)〜(D)と図4の(A)〜(D)とはそれぞれ対応するものであり、図2(A)の工程と、図4(A)の工程は同時に進行し、図2(B)の工程と、図4(B)の工程は同時に進行し、という様になる。
【0028】
図2に周辺回路を構成するNTFTとPTFTとを相補型に構成した回路の作製工程を示し、図4に画素に設けられるNTFTの作製工程を示す。まず、ガラス基板(コーニング7059)101上にスパッタリング法によって厚さ2000Åの酸化珪素の下地膜102を形成した。つぎに周辺回路部分のみにおいて、即ち図2において、メタルマスクまたは酸化珪素膜等によって形成されたマスク103を設ける。このマスク103によって、スリット状(100で示される)に下地膜102が露呈される。この状態を上面から見ると、スリット状に下地膜102が露呈しており、他の部分はマスクされている状態となっている。
【0029】
上記マスク103を設けた後、スパッタリング法によって、厚さ5〜200Å、例えば20Åの珪化ニッケル膜(化学式NiSix 、0.4≦x≦2.5、例えば、x=2.0)を成膜する。この結果、領域100の部分と、画素部分全体である領域204(図4で下地膜102の表面全体を示す)の部分に上記珪化ニッケル膜が成膜される。この後マスク103を取り除くことによって、図2においては領域100の部分に選択的に珪化ニッケル膜が成膜されたことになる。即ち、領域100の部分にニッケル微量添加が選択的に行われたことになる。
【0030】
つぎに、プラズマCVD法によって、厚さ500〜1500Å、例えば1000Åの真性(I型)の非晶質珪素膜(アモルファスシリコン膜)104を成膜した。そして、これを水素還元雰囲気下(好ましくは、水素の分圧が0.1〜1気圧)または不活性雰囲気下(大気圧)、550℃で4時間アニールして結晶化させた。このアニール温度は、450℃以上の温度で可能であるが、高いと従来の方法と同じになってしまう。従って、450℃〜550℃が好ましいアニール温度であるといえる。
【0031】
この際、珪化ニッケル膜が選択的に成膜された100の領域においては、基板101に対して垂直方向に珪素膜104の結晶化が起こる。そして、領域100の周辺領域では、矢印105で示すように、領域100から横方向(基板と平行な方向)に結晶成長が行われる。そして、全面に珪化ニッケル膜が成膜された画素部分(図4に示す)においては珪素膜104全体においては、215で示すように基板101に対し垂直な方向に結晶成長が行なわれる。上記結晶成長に際し、矢印105で示される基板と平行な方向な結晶成長の距離は、40μm程度である。
【0032】
上記工程の結果、非晶質珪素膜を結晶化させて、結晶性珪素膜104を得ることができた。ここで、周辺回路部分においては、図2に示すように横方向(基板101に対して平行な方向)の結晶成長を行なわれ、画素部分においては、図4に示すように縦方向(基板101に対して垂直な方向)の結晶成長が行なわれたことになる。
【0033】
そして、素子間分離を行い、不要な部分の結晶性珪素膜104を除去し、素子領域を形成した。この工程において、TFTの活性層(ソース/ドレイン領域、チャネル形成領域が形成される部分)の長さを40μm以内とすると、周辺回路部分において、ソース/ドレイン、チャネル領域を基板と平行な方向に結晶成長した結晶性珪素膜で構成することができる。また、少なくともチャネル形成領域を結晶性珪素膜で構成するのであれば、さらに活性層の長さを長くすることができる。
【0034】
その後、スパッタリング法によって厚さ1000Åの酸化珪素膜106をゲイト絶縁膜として成膜した。スパッタリングには、ターゲットとして酸化珪素を用い、スパッタリング時の基板温度は200〜400℃、例えば350℃、スパッタリング雰囲気は酸素とアルゴンで、アルゴン/酸素=0〜0.5、例えば0.1以下とした。引き続いて、スパッタリング法によって、厚さ6000〜8000Å、例えば6000Åのアルミニウム(0.1〜2%のシリコンを含む)を成膜した。なお、この酸化珪素膜106とアルミニウム膜の成膜工程は連続的に行うことが望ましい。
【0035】
そして、アルミニウム膜をパターニングして、ゲイト電極107、109を形成した。これらの工程は、図2(C)と図4(C)とで同時進行で行なわれることはいうまでもない。
【0036】
さらに、このアルミニウムの電極の表面を陽極酸化して、表面に酸化物層108、110を形成した。この陽極酸化は、酒石酸が1〜5%含まれたエチレングリコール溶液中で行った。得られた酸化物層108、110の厚さは2000Åであった。なお、この酸化物108と110とは、後のイオンドーピング工程(導電型を付与するドーピング材料のイオン注入工程)において、オフセットゲイト領域を形成する厚さとなるので、オフセットゲイト領域の長さを上記陽極酸化工程で決めることができる。
【0037】
次に、イオンドーピング法によって、活性領域にゲイト電極107とその周囲の酸化層108、ゲイト電極109とその周囲の酸化層110をマスクとして不純物(燐およびホウ素)を注入した。ドーピングガスとして、フォスフィン(PH3 )およびジボラン(B2 6 )を用い、前者の場合は、加速電圧を60〜90kV、例えば80kV、後者の場合は、40〜80kV、例えば65kVとした。ドース量は1×1015〜8×1015cm-2、例えば、燐を2×1015cm-2、ホウ素を5×1015とした。ドーピングに際しては、ドーピングが不要な領域をフォトレジストで覆うことによって、それぞれの元素を選択的にドーピングした。この結果、N型の不純物領域114と116、P型の不純物領域111と113が形成され、図2に示すようにPチャネル型TFT(PTFT)とNチャネル型TFT(NTFT)とを形成することができた。また同時に図4に示すように、Nチャネル型TFTを形成することができた。
【0038】
その後、レーザー光の照射によってアニール行い、イオン注入した不純物の活性化を行なった。レーザー光としては、KrFエキシマレーザー(波長248nm、パルス幅20nsec)を用いたが、他のレーザーであってもよい。レーザー光の照射条件は、エネルギー密度が200〜400mJ/cm2 、例えば250mJ/cm2 とし、一か所につき2〜10ショット、例えば2ショット照射した。このレーザー光の照射時に基板を200〜450℃程度に加熱することは有用である。このレーザアニール工程において、先に結晶化された領域にはニッケルが拡散しているので、このレーザー光の照射によって、再結晶化が容易に進行し、P型を付与する不純物がドープされた不純物領域111と113、さらにはN型を付与する不純物がドープされた不純物領域114と116は、容易に活性化させることができた。
【0039】
続いて、周辺回路部分においては、図2に示すように、厚さ6000Åの酸化珪素膜118を層間絶縁物としてプラズマCVD法によって形成し、これにコンタクトホールを形成して、金属材料、例えば、窒化チタンとアルミニウムの多層膜によってTFTの電極・配線117、120、119を形成した。さらに、画素部分では図4に示すように、層間絶縁物211を酸化珪素によって形成し、コンタクトホールの形成後、画素電極となるITO電極212、金属配線213、214、を形成した。最後に、1気圧の水素雰囲気で350℃、30分のアニールをおこない、TFT回路またはTFTを完成させた。(図2(D)、図4(D))
【0040】
図2に示す回路は、PTFTとNTFTとを相補型に設けたCMOS構造であるが、上記工程において、2つのTFTを同時に作り、中央で切断することにより、独立したTFTを2つ同時に作製することも可能である。
【0041】
図2に示す構成において、ニッケルが選択的に導入された領域とTFTとの位置関係を示すために、図3に、図2(D)を上面から見た概要を示す。図3において、100で示される領域に選択的にニッケル微量添加が行われ、熱アニールによってそこから横方向(紙面左右方向)に結晶成長がなされる。そして、この横方向の結晶成長が行なわれた領域において、ソース/ドレイン領域111と113、チャネル形成領域112がPTFTとして形成される。同様に、ソース/ドレイン領域114と116、チャネル形成領域115がNTFTとして形成される。
【0042】
上記のような構造において、キャリアの流れる方向と結晶成長の方向とがそろっているので、キャリアが移動する際に粒界を横切ることがなく、TFTの動作を向上させることができる。例えば、図2に示す工程で作製したPTFTの移動度は、120〜150cm2 /Vsであり従来のPTFTの移動度である50〜60cm2 /Vsより向上させ得ることが確認されている。また、NTFTに関しても、150〜180cm2 /Vsの移動度が得られており、従来の80〜100cm2 /Vsに比較して高い値が得られている。
【0043】
また図3においてゲイト電極(107と109)下には、ゲイト絶縁膜とチャネル形成領域が設けられている。図3を見れば分かるように、ニッケル微量添加領域をさらに長くする(図2でいうと、上下に延ばす)ことによって、複数のTFTを同時に形成することができる。
【0044】
一方、画素部分において形成された図4に示すNTFTは、ソース/ドレイン間即ち、114と116との間を流れる(移動する)キャリアの方向と、215で示される結晶成長の向きがとが垂直であるので、キャリアが移動する際に結晶粒界を横切らねばならず、移動度は30〜80cm2 /Vsと従来のNTFTと同様か、またはそれ以下の特性であった。しかしながら、図4に示すNTFTの特性を調べてみると、オフ電流が図2に示すNTFTよりも小さいことが確認された。これは、画素電極の駆動用に用いるには重要な特性であり、画素電極を駆動するTFTとしては有意なTFTである。なお、ここでいう従来のTFTというのは、ガラス基板上に形成された非晶質珪素膜を600度、24時間の熱アニールによって結晶化させた結晶性珪素膜を用いたTFTのことである。
【0045】
本実施例においては、Niを導入する方法として、非晶質珪素膜104下の下地膜102上表面に選択的にNiを薄膜(極めて薄いので、膜として観察することは困難である)として形成し、この部分から結晶成長を行わす方法を採用した。しかし、非晶質珪素膜104を形成後に、その上面に選択的にニッケル微量添加を行う方法でもよい。即ち、結晶成長は非晶質珪素膜の上面側から行ってもよいし、下面側から行ってもよい。また、予め非晶質珪素膜を成膜し、さらにイオンドーピング法を用いて、ニッケルイオンを非晶質珪素膜104に選択的に注入する方法を採用してもよい。この場合は、ニッケル元素の濃度を制御することができるという特徴を有する。また、ニッケルの薄膜を成膜する代わりにプラズマ処理により、ニッケル微量添加を行うのでもよい。
【0046】
また、TFTを作製するに際し、結晶の成長方向を単にキャリアの流れに垂直あるいは平行とするのではなく、キャリアの流れる方向と結晶成長方向との角度を任意の角度で設定することにより、TFTの特性を制御することもできる。
【0047】
〔実施例2〕 図5および図6に本実施例を示す。ガラス基板501上に、厚さ1000〜5000Å、例えば、2000Åの酸化珪素膜502を形成した後、厚さ300〜1500Å、例えば、500Åの非晶質珪素膜をプラズマCVD法によって形成した。さらに、その上に、500〜1500Å、例えば、500Åの酸化珪素膜504を形成した。これらの成膜は連続的におこなうことが望ましい。そして、酸化珪素膜504を選択的にエッチングして、ニッケルを導入する窓506を周辺駆動回路のTFTを形成する領域に開けた。同時に画素領域では酸化珪素膜504を除去した。
【0048】
そして、スピンコーティング法によってニッケル塩の膜505を形成した。この方法について説明すると、まず、酢酸ニッケルもしくは硝酸ニッケルを水もしくはエタノールによって希釈化して、25〜200ppm、例えば、100ppmの濃度にした。
【0049】
一方、基板を過酸化水素水もしくは過酸化水素水とアンモニアの混合溶液に浸漬して、極めて薄い酸化珪素膜を非晶質珪素膜の露出した部分(窓506の領域および画素領域)に形成した。これは、上記のように調製したニッケル溶液と非晶質珪素膜の界面親和性を向上させるためである。
【0050】
このような処理をほどこした基板をスピナーに設置し、緩やかに回転させ、基板上にニッケル溶液を1〜10ml、例えば、2ml滴下し、基板全面に溶液を拡げた。この状態を1〜10分、例えば、5分保持した。その後、基板の回転数を上げてスピンドライをおこなった。この操作はさらに複数回繰り返してもよい。このようにしてニッケル塩のの薄い膜505を形成した。(図5(A))
【0051】
その後、加熱炉において、520〜580℃、4〜12時間、例えば、550℃で8時間の加熱処理をおこなった。雰囲気は窒素とした。この結果、まず、窓506の直下および画素領域の領域にニッケルが拡散し、この領域から結晶化が始まった。結晶化の方向は基板に対して垂直であった。そして、結晶化領域はその周囲に拡がっていった。この際の結晶化の方向は基板に対して平行であった。この結果、3つの性質の異なる領域が形成された。第1は窓506の直下の領域507あるいは画素領域510で、基板に対して垂直に結晶化が進行した領域である。第2は上記領域507、510の周囲の領域508で、基板に対して水平に結晶化が進行した領域である。一方、窓506から遠く離れた領域509は非晶質珪素のままであった。(図5(B))
【0052】
その後、大気もしくは酸素雰囲気において、KrFエキシマレーザー光(波長248nm)もしくはXeClエキシマレーザー光(波長308nm)を1〜20ショット、例えば、5ショット照射して、さらに結晶性を向上せしめた。エネルギー密度は200〜350mJ/cm2 、基板温度は200〜400℃とした。(図5(C))
【0053】
その後、珪素膜503をエッチングして、周辺回路のTFTの領域と画素部分のTFTの領域を形成した。この際には、周辺回路のTFTのチャネル領域には領域508が来るように設計した。そして、厚さ1000〜1500Å、例えば、1200Åの酸化珪素膜511を形成し、実施例1の場合と同様にアルミニウムおよびその陽極酸化膜によってゲイト電極部512、513、514形成した。ゲイト電極部512は周辺回路のPTFTの、513は同NTFTの、514は画素部分のTFTのそれぞれゲイト電極となる。
【0054】
そして、これらゲイト電極部をマスクとして、実施例1と同様にN型およびP型の不純物をイオンドーピング法によって珪素膜中に注入した。この結果、周辺回路のPTFTのソース515、チャネル516、ドレイン517、周辺回路のNTFTのソース520、チャネル519、ドレイン518、画素部分のNTFTのソース521、チャネル522、ドレイン523が形成された。その後、実施例1と同様に全面にレーザー照射をおこなって、ドーピングされた不純物の活性化をおこなった。(図6(A))
【0055】
その後、層間絶縁物として厚さ3000〜8000Å、例えば、5000Åの酸化珪素膜524を形成した。さらに、スパッタリング法によって、厚さ500〜1000Å、例えば、800ÅのITO膜を形成し、これを、パターニング・エッチングして、画素電極525を形成した。この後、TFTのソース/ドレインにコンタクトホールを形成し、窒化チタン(厚さ1000Å)とアルミニウム(厚さ5000Å)の2層膜を堆積して、これをパターニング・エッチングして、電極・配線526〜530を形成した。このようにして、結晶性珪素によって周辺回路を、非晶質珪素によって画素部分を形成することができた。(図6(B))
【0056】
本実施例では図5(C)にあるように、レーザー照射をおこなう。この工程では、針状に成長した珪素結晶間に残った非晶質成分まで結晶化され、しかも、この結晶化は針状結晶を核として、針状結晶を太くするように結晶化する。このことは電流の流れる領域を拡げることとなり、より大きなドレイン電流を流すことができる。
【0057】
この様子を図7に示す。図7は結晶化した珪素膜を薄膜化して透過型電子顕微鏡(TEM)によって観察したものである。図7(A)は横方向への成長によって結晶化した珪素膜の結晶化領域の先端付近を見たものであり、針状の結晶が観察される。さらに、その結晶の間には結晶化していない非晶質領域が多く存在しているのが分かる。(図7(A))
【0058】
これを本実施例の条件でレーザー照射すると、図7(B)のようになる。この工程によって、図7(A)の大部分の面積を占めていた非晶質領域は結晶化するが、この結晶化は乱雑に発生するため、電気的な特性はあまり良くない。注目すべきは、中央付近に観察される針状結晶の間のもともと非晶質であったと思われる領域の結晶状態である。ここは、針状結晶から結晶化成長するように、太い結晶領域が形成されている。(図7(B))
【0059】
図7は分かりやすくするために、比較的、非晶質領域の多い結晶成長の先端領域を観察したものであったが、結晶成長の根元付近や中央付近でも同様である。このように、レーザー照射によって、非晶質部分を減らし、針状結晶を太くすることができ、TFTの特性をさらに向上せしめることができる。
【0060】
【発明の効果】
アクティブマトリックス型の液晶表示装置において、周辺回路部分のTFTをキャリアの流れに対して平行な方向に結晶成長させた結晶性珪素膜で構成し、画素部分のTFTをキャリアの流れに対して垂直方向に構成した結晶性珪素膜で構成することによって、周辺回路部分においては高速動作が行える構成とすることができ、画素部分では電荷保持のために必要とされるオフ電流値の小さいTFTを設ける構成とすることができた。
【図面の簡単な説明】
【図1】 実施例の概要を示す。
【図2】 実施例の作製工程を示す。
【図3】 実施例の概要を示す。
【図4】 実施例の作製工程を示す。
【図5】 実施例の作製工程を示す。
【図6】 実施例の作製工程を示す。
【図7】 実施例の結晶構造を示す。
【符号の説明】
101 ガラス基板
102 下地膜(酸化珪素膜)
103 マスク
100 ニッケル微量添加領域
105 結晶成長方向
107 ゲイト電極
108 陽極酸化層
109 ゲイト電極
110 陽極酸化層
111 ソース/ドレイン領域
112 チャネル形成領域
113 ドレイン/ソース領域
114 ソース/ドレイン領域
115 チャネル形成領域
116 ドレイン/ソース領域
117 電極
118 層間絶縁物
119 電極
120 電極
211 層間絶縁物
213 電極
214 電極
212 ITO(画素電極)
215 結晶成長方向
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device using a TFT (thin film transistor) provided on an insulating substrate such as glass. In particular, the present invention relates to a semiconductor device that can be used for an active matrix liquid crystal display device.
[0002]
[Prior art]
Known semiconductor devices having TFTs on an insulating substrate such as glass include active liquid crystal display devices and image sensors that use these TFTs to drive pixels.
[0003]
A thin film silicon semiconductor is generally used for TFTs used in these devices. Thin film silicon semiconductors are roughly classified into two types: those made of amorphous silicon semiconductor (a-Si) and those made of crystalline silicon semiconductor. Amorphous silicon semiconductors are most commonly used because they have a low production temperature, can be produced relatively easily by a vapor phase method, and are highly mass-productive. However, physical properties such as conductivity have crystallinity. Since it is inferior to a silicon semiconductor, the establishment of a method for manufacturing a TFT made of a crystalline silicon semiconductor has been strongly demanded in order to obtain higher speed characteristics in the future. As silicon semiconductors having crystallinity, polycrystalline silicon, microcrystalline silicon, amorphous silicon containing crystal components, semi-amorphous silicon having an intermediate state between crystalline and amorphous are known. .
[0004]
As a method of obtaining a thin film silicon semiconductor having these crystallinity,
(1) A film having crystallinity is directly formed at the time of film formation.
(2) An amorphous semiconductor film is formed and crystallized by the energy of laser light.
(3) An amorphous semiconductor film is formed and crystallized by applying heat energy.
Is known. However, the method (1) is technically difficult to uniformly form a film having good semiconductor properties over the entire surface of the substrate, and the film forming temperature is as high as 600 ° C. There was a problem of cost that a glass substrate could not be used. In the method (2), the excimer laser, which is currently most commonly used, has a problem that the throughput is low because the irradiation area of the laser beam is small. The laser is not stable enough to treat the material uniformly, and there is a strong sense of the next generation technology. The method (3) has an advantage that it can cope with a large area as compared with the methods (1) and (2), but it is also necessary to set the heating temperature to a high temperature of 600 ° C. or more, which is an inexpensive glass. Considering the use of a substrate, it is necessary to further lower the heating temperature. In particular, in the case of the current liquid crystal display device, the screen has been enlarged, and therefore it is necessary to use a large glass substrate as well. When such a large glass substrate is used, shrinkage and distortion in the heating process that is indispensable for semiconductor fabrication reduce the accuracy of mask alignment and the like, which is a serious problem. In particular, in the case of 7059 glass that is most commonly used at present, the strain point is 593 ° C., and the conventional heat crystallization method causes large deformation. In addition to the temperature problem, in the current process, the heating time required for crystallization is several tens of hours or more, and it is necessary to further shorten the time.
[0005]
[Problems to be solved by the invention]
The present invention provides means for solving the above problems. More specifically, in a method for producing a thin film made of a crystalline silicon semiconductor using a method of crystallizing a thin film made of amorphous silicon by heating, the temperature required for crystallization is lowered and the time is shortened. The purpose is to provide a process that balances the two. Of course, the silicon semiconductor having crystallinity produced using the process provided by the present invention has physical properties equivalent to or better than those produced by the prior art, and can be used for the active layer region of the TFT. It goes without saying that there are. The purpose of this technique is to selectively provide TFTs having necessary characteristics on a substrate.
[0006]
BACKGROUND OF THE INVENTION
The inventors have conducted the following experiment on the method of forming an amorphous silicon semiconductor film by the CVD method or the sputtering method and crystallizing the film by heating, as described in the section of the prior art. And discussed.
[0007]
First, as an experimental fact, when an amorphous silicon film is formed on a glass substrate and the mechanism for crystallizing this film by heating is investigated, crystal growth starts from the interface between the glass substrate and amorphous silicon, Above the film thickness, it was recognized that the film progressed in a columnar shape perpendicular to the substrate surface.
[0008]
In the above phenomenon, there is a crystal nucleus (a seed that becomes the basis of crystal growth) at the interface between the glass substrate and the amorphous silicon film, and the crystal grows from the nucleus. It is considered to be caused by Such crystal nuclei include impurity metal elements that are present in minute amounts on the substrate surface and crystal components on the glass surface (as called crystallized glass, the crystal component of silicon oxide exists on the glass substrate surface) Is considered).
[0009]
Therefore, we thought that it would be possible to lower the crystallization temperature more actively by introducing crystal nuclei, and in order to confirm the effect, deposited a small amount of other metal on the glass substrate, An experiment was conducted in which a thin film made of amorphous silicon was formed, and then heat crystallization was performed. As a result, when several metals were formed on the substrate, a decrease in the crystallization temperature was confirmed, and it was predicted that crystal growth occurred using foreign substances as crystal nuclei. Therefore, the mechanism of the impurity metals that could be reduced in temperature was investigated in more detail. The plurality of impurity elements are nickel (Ni), iron (Fe), cobalt (Co), palladium (Pd), and platinum (Pt).
[0010]
Crystallization can be considered in two stages: initial nucleation and crystal growth from the nuclei. Here, the initial nucleation rate is observed by measuring the time until fine crystals are generated in the form of dots at a constant temperature, and this time is an amorphous film formed using the impurity metal as a base. In all cases, the silicon thin film was shortened, and the effect of introducing crystal nuclei on lowering the crystallization temperature was confirmed. Moreover, unexpectedly, when the growth of crystal grains after nucleation was examined by changing the heating time, a certain kind of metal was deposited, and then the amorphous silicon thin film deposited thereon was formed. In crystallization, it was observed that the rate of crystal growth after nucleation increased dramatically. Although this mechanism is not clear at present, it is assumed that some catalytic effect is acting.
[0011]
In any case, due to the above-mentioned two effects, it is not considered in the past when a certain amount of a metal is deposited on a glass substrate, a thin film made of amorphous silicon is formed, and then heated and crystallized. It was found that sufficient crystallinity can be obtained in about 4 hours at a temperature of 580 ° C. or lower. Among the impurity metals having such an effect, the effect is most remarkable, and the material we selected is nickel.
[0012]
As an example of the effect of nickel, an amorphous material formed by plasma CVD on a substrate (Corning 7059 glass) on which no treatment is performed, that is, a nickel thin film is not formed. When a thin film made of silicon is crystallized by heating in a nitrogen atmosphere, if the heating temperature is 600 ° C., a heating time of 10 hours or more is required, but a very small amount of nickel thin film is formed. When a thin film made of amorphous silicon on the substrate was used, a similar crystallization state could be obtained by heating for about 4 hours. The determination of crystallization at this time utilized a Raman spectrum. From this alone, it can be seen that the effect of nickel is very large.
[0013]
[Means for Solving the Problems]
As can be seen from the above description, when a thin film made of amorphous silicon is formed after forming a thin film of nickel, the crystallization temperature can be lowered and the time required for crystallization can be shortened. . Therefore, a more detailed description will be added on the assumption that this process is used for manufacturing TFTs. As will be described in detail later, the nickel thin film has the same effect even if it is formed on the amorphous silicon film as well as on the substrate (that is, on the lower side of the amorphous silicon film), and ion implantation, Further, since the same applies to the plasma processing, in the present specification, this series of processing will be referred to as “a slight amount of nickel”. Technically, a small amount of nickel can be added during the formation of the amorphous silicon film.
[0014]
First, a method for adding a small amount of nickel will be described. A small amount of nickel can be added by forming a small amount of nickel thin film on the substrate and then forming amorphous silicon. The film forming method also has the effect of lowering the temperature, and the film forming method can be a sputtering method, a vapor deposition method, a spin coating method, a coating method, or a plasma method. It turns out that it doesn't matter. However, when a very small amount of nickel thin film is formed on the substrate, a thin film of silicon oxide (underlying film) is formed on the substrate rather than directly forming a small amount of nickel thin film on the 7059 glass substrate. The effect is more remarkable when a small amount of nickel thin film is formed thereon. A possible reason for this is that the direct contact between silicon and nickel is important for the low-temperature crystallization of this time, and in the case of 7059 glass, components other than silicon inhibit the contact or reaction between the two. It may be mentioned.
[0015]
Further, as a method for adding a small amount of nickel, in addition to forming a thin film in contact with or under amorphous silicon, substantially the same effect was confirmed when nickel was added by ion implantation. For the amount of nickel, 1 x 10 15 atoms / cm Three Although low temperature has been confirmed with the addition of the above amount, 5 × 10 19 atoms / cm Three In the above addition amount, the peak shape of the Raman spectrum is clearly different from that of silicon alone. 15 atoms / cm Three ~ 1x10 19 atoms / cm Three The range is good. Nickel concentration is 5 × 10 19 atoms / cm Three If it becomes above, NiSi will generate | occur | produce locally and the characteristic as a semiconductor will fall. The nickel concentration is 1 × 10 15 atoms / cm Three If it is below, the effect of nickel as a catalyst will decrease. In a crystallized state, the lower the nickel concentration, the better.
[0016]
Next, a description will be given of the crystal form when a small amount of nickel is added. As described above, when nickel is not added, nuclei are randomly generated from crystal nuclei such as the substrate interface, and crystal growth from the nuclei is also random up to a certain film thickness. In addition, it is known that columnar crystal growth is performed in which the (110) direction is perpendicular to the substrate, and of course, substantially uniform crystal growth is observed over the entire thin film. On the other hand, the nickel added in a small amount has a feature that the crystal growth is different between the region where nickel is added and the vicinity thereof. In other words, in the region where nickel is added, the added nickel or its compound with silicon becomes a crystal nucleus, and a columnar crystal grows almost perpendicularly to the substrate as in the case where nickel is not added. It became clear from the micrograph. Then, crystallization at low temperatures was confirmed even in the region where nickel in the vicinity thereof was not added in a small amount, and the portion was arranged in the (111) direction perpendicular to the substrate, and needle-like or columnar crystals were parallel to the substrate. A unique crystal growth of growth was observed. The lateral crystal growth parallel to the substrate is observed to grow as large as several hundred μm from a small amount of nickel, and the amount of growth increases in proportion to the increase in time and temperature. I also found out that As an example, a growth of about 40 μm was observed at 550 ° C. for 4 hours. Moreover, according to the transmission electron micrograph, it has been found that all of the large lateral crystals are single crystal-like. Then, the nickel concentration of this small amount of nickel added portion, the laterally grown portion in the vicinity thereof, and the distant amorphous portion (low-temperature crystallization is not performed in a considerably distant portion and the amorphous portion remains) is set to SIMS ( When examined by secondary ion mass spectrometry), the laterally grown portion was detected to be about an order of magnitude less than the portion with a small amount of nickel added, and diffusion in amorphous silicon was observed. In addition, the amorphous portion was observed to be about an order of magnitude less. The relationship between this and the crystal form is not clear at present, but anyway, it is possible to form a silicon thin film having the crystallinity of the desired crystal form in the desired part by controlling the amount of nickel added and its position. is there.
[0017]
Next, the electrical characteristics of the nickel slight addition portion and the lateral growth portion in the vicinity thereof will be described. The electrical characteristics of the portion with a small amount of nickel added are about the same as those of a film with almost no nickel added, that is, the value obtained by crystallization at about 600 ° C. for several tens of hours, and the temperature dependence of the conductivity. When the activation energy was determined from the properties, the amount of nickel added was 10 17 atoms / cm Three -10 18 atoms / cm Three In the case of the degree, the behavior that seems to be attributed to the level of nickel was not observed. (If limited to this fact, the nickel concentration in the film when used for the active layer of TFT is 10 18 atoms / cm Three It can be said that it is desirable to be less than or equal to)
[0018]
On the other hand, the laterally grown portion has a conductivity higher by one digit or more than that of the portion with a small amount of nickel added, and has a considerably high value as a silicon semiconductor having crystallinity. This is thought to be due to the fact that the current path direction coincided with the lateral growth direction of the crystal, so that there were few or almost no grain boundaries existing while electrons (carriers) passed between the electrodes. It is consistent with the micrograph results. That is, it is in agreement with the observation fact that acicular or columnar crystals grow in a direction parallel to the substrate.
[0019]
Finally, a method applied to the TFT will be described based on the various characteristics described above. Here, as an application field of the TFT, an active liquid crystal display device using the TFT for driving the pixel is assumed.
[0020]
As described above, in recent large-screen active liquid crystal display devices, it is important to suppress the shrinkage of the glass substrate, but by using the nickel micro-addition process of the present invention, compared with the strain point of glass. Therefore, crystallization is possible at a sufficiently low temperature, which is particularly preferable. According to the present invention, the portion where amorphous silicon has been used conventionally can be easily replaced with a crystalline silicon film by adding a small amount of nickel and thermally annealing at about 450 to 550 ° C. for about 4 hours. Is possible. Of course, it is necessary to change the design rules and the like accordingly, but it is considered that the apparatus and the process can be sufficiently handled by conventional ones, and the merit is great.
[0021]
In addition, if the present invention is used, it is possible to separately produce TFTs used for pixels and TFTs that form drivers for peripheral circuits by using crystal forms corresponding to the respective characteristics, and an active matrix liquid crystal display device There are many merits especially in application to. In an active matrix liquid crystal display device, a TFT used for a pixel does not require so much mobility, and a smaller off-state current is more advantageous than that. Therefore, in the case of using the present invention, the crystal is grown in the vertical direction (relative to the substrate surface) by directly adding a small amount of nickel to the region to be the TFT used for the pixel. A large number of grain boundaries can be formed in the direction connecting the drain regions to reduce the off-current. On the other hand, the TFT forming the peripheral circuit driver is required to have a very high mobility when considering application to a workstation in the future. Therefore, when applying the present invention, a small amount of nickel is added in the vicinity of the TFT forming the driver of the peripheral circuit, and then a crystal is grown in one direction (lateral direction, that is, a direction parallel to the substrate surface), By aligning the crystal growth direction with the channel current path direction (the direction in which carriers move, that is, the direction connecting the source region and the drain region), a TFT having very high mobility can be manufactured.
[0022]
That is, according to the present invention, in a semiconductor device in which a large number of thin film transistors (commonly referred to as TFTs) are formed on a substrate such as a glass substrate, the crystal growth direction of a crystalline silicon semiconductor film constituting a specific TFT is selectively controlled. The idea of the invention is to selectively form TFTs satisfying the required characteristics on the substrate. This is the end of the basic description of the present invention. A specific configuration of the present invention will be described below.
[0023]
In the present invention, for example, in an active matrix type liquid crystal display device having a peripheral circuit portion and a pixel portion as shown in FIG. 1, TFTs (thin film transistors) provided in the pixel portion are grown in a direction perpendicular to the substrate surface. The TFT is formed of a crystalline silicon film, and the TFT formed in the peripheral circuit portion is formed of a crystalline silicon film that is crystal-grown in a direction parallel to the substrate. In the pixel portion, by using a crystalline silicon film crystal-grown in a direction perpendicular to the substrate, the carrier moving between the source and the drain can cross the grain boundary, and the TFT having a small off-current Can be obtained. On the other hand, in the peripheral circuit portion, a source / drain is formed in a direction parallel to the crystal growth direction to obtain a TFT having a high mobility, that is, a high on-current. During the operation of the TFT, carriers flow between the source and the drain, so forming the source / drain in the crystal growth direction reduces the possibility that the carriers cross the grain boundary and reduces the resistance received by the carriers. be able to.
[0024]
In this way, a crystalline silicon film can be obtained by selectively performing crystallization in a direction perpendicular to or parallel to the substrate surface, but the characteristics of such a crystalline silicon film are further improved. If this is the case, after the crystallization step, an insufficiently crystallized component remaining at the grain boundary or the like may be crystallized by irradiating a laser or intense light equivalent thereto. In this step, the characteristics can be improved in the same manner for a silicon film grown in a direction perpendicular to the substrate surface or a silicon film grown in a parallel direction.
[0025]
The present invention is a semiconductor device in which a number of thin film transistors using a crystalline silicon film are provided on a substrate, wherein a part of the number of thin film transistors is more than a crystalline silicon film crystal-grown in a direction parallel to the substrate surface. Thus, another part of the thin film transistor is characterized in that it is made of a crystalline silicon film crystal-grown in a direction perpendicular to the substrate surface.
The present invention is a semiconductor device in which a large number of thin film transistors using a crystalline silicon film are provided on a substrate, and a part of the thin film transistors is provided in a peripheral circuit portion of an active matrix liquid crystal display device, Another part of the plurality of thin film transistors is provided in a pixel portion of an active matrix liquid crystal display device, and the thin film transistor provided in the peripheral circuit portion is a crystalline silicon crystal grown in a direction parallel to the substrate surface. One feature is that the thin film transistor formed of a film and provided in the pixel portion is formed of a crystalline silicon film crystal-grown in a direction perpendicular to the substrate surface.
The present invention also includes a step of forming a substantially amorphous silicon film on a substrate, a step of selectively introducing a metal element that promotes crystallization before or after the step, Crystallizing a crystalline silicon film, and in a region where the metal element is selectively introduced, crystal growth is performed in a direction substantially perpendicular to the substrate surface, and the metal element is selected. One feature of the peripheral region of the introduced region is that crystal growth is performed in a direction substantially parallel to the substrate surface.
The present invention also includes a step of forming a substantially amorphous silicon film on a substrate, a step of selectively introducing a metal element that promotes crystallization before or after the step, Crystallizing the crystalline silicon film, and in the crystallization step, in the region where the metal element is selectively introduced, crystal growth is performed in a direction substantially perpendicular to the substrate surface. In the crystallization step, in the peripheral region of the region where the metal element is selectively introduced, crystal growth is performed in a direction substantially parallel to the substrate surface, and in a direction substantially perpendicular to the substrate surface. By forming a thin film transistor with a crystalline silicon film in a region where crystal growth has been performed, the carrier movement direction in the thin film transistor is made substantially perpendicular to the crystal growth direction of the crystalline silicon film, and the substrate surface A thin film transistor is formed of a crystalline silicon film in a region where crystal growth is performed in a direction substantially parallel to the carrier, whereby the carrier movement direction in the thin film transistor is approximately parallel to the crystal growth direction of the crystalline silicon film. This is a feature.
Further, the present invention is characterized in that at least one material selected from Ni, Co, Pd, and Pt is used as the metal element.
Further, the present invention is characterized in that, after the step of crystallizing the silicon film by heating, the region to which the metal element is added and the periphery thereof are selectively irradiated with a laser or intense light equivalent thereto.
Further, the present invention is characterized in that the addition of a metal element that promotes crystallization is performed by applying or spin-coating a substance containing the metal element.
[Action]
By selecting the crystal growth direction of the crystalline silicon film, a TFT having the required characteristics can be selectively formed.
[0026]
【Example】
Example 1 FIG. 1 shows an outline of an example. FIG. 1 is a top view of a liquid crystal display device, and shows a pixel portion provided in a matrix and a peripheral circuit portion. In this embodiment, a TFT for driving a pixel and a TFT constituting a peripheral circuit are formed on an insulating substrate (for example, a glass substrate). In this embodiment, a circuit having a CMOS structure in which PTFT and NTFT using a crystalline silicon film (called a crystalline silicon film) obtained by lateral growth of a peripheral circuit is provided in a complementary manner, and a pixel portion An example of an N-channel TFT (NTFT) using crystalline silicon grown in the vertical direction will be described.
[0027]
In the following, FIG. 2 shows a manufacturing process of a circuit in which NTFT and PTFT constituting a peripheral circuit are configured in a complementary manner, and FIG. 4 shows a manufacturing process of NTFT formed in a pixel. is there. Both processes are performed on the same substrate, and common processes are performed simultaneously. That is, (A) to (D) in FIG. 2 and (A) to (D) in FIG. 4 correspond to each other, and the process in FIG. 2 (A) and the process in FIG. The process of FIG. 2B and the process of FIG. 4B proceed at the same time.
[0028]
FIG. 2 shows a manufacturing process of a circuit in which NTFT and PTFT constituting a peripheral circuit are made complementary, and FIG. 4 shows a manufacturing process of NTFT provided in a pixel. First, a silicon oxide base film 102 having a thickness of 2000 mm was formed on a glass substrate (Corning 7059) 101 by a sputtering method. Next, only in the peripheral circuit portion, that is, in FIG. 2, a mask 103 formed of a metal mask or a silicon oxide film is provided. The mask 103 exposes the base film 102 in a slit shape (indicated by 100). When this state is viewed from the top, the base film 102 is exposed in a slit shape, and the other portions are masked.
[0029]
After the mask 103 is provided, a nickel silicide film (chemical formula NiSi) having a thickness of 5 to 200 mm, for example, 20 mm, is formed by sputtering. x , 0.4 ≦ x ≦ 2.5, for example, x = 2.0). As a result, the nickel silicide film is formed on the portion of the region 100 and the portion of the region 204 (showing the entire surface of the base film 102 in FIG. 4) which is the entire pixel portion. Thereafter, by removing the mask 103, a nickel silicide film is selectively formed in the region 100 in FIG. That is, a small amount of nickel is selectively added to the region 100.
[0030]
Next, an intrinsic (I-type) amorphous silicon film (amorphous silicon film) 104 having a thickness of 500 to 1500 mm, for example, 1000 mm, was formed by plasma CVD. Then, it was crystallized by annealing at 550 ° C. for 4 hours in a hydrogen reducing atmosphere (preferably the partial pressure of hydrogen is 0.1 to 1 atm) or in an inert atmosphere (atmospheric pressure). The annealing temperature can be 450 ° C. or higher, but if it is high, it becomes the same as the conventional method. Therefore, it can be said that 450 to 550 degreeC is a preferable annealing temperature.
[0031]
At this time, the crystallization of the silicon film 104 occurs in a direction perpendicular to the substrate 101 in 100 regions where the nickel silicide film is selectively formed. Then, in the peripheral region of the region 100, as indicated by an arrow 105, crystal growth is performed from the region 100 in the lateral direction (direction parallel to the substrate). Then, in the pixel portion (shown in FIG. 4) where the nickel silicide film is formed on the entire surface, the entire silicon film 104 is crystal-grown in the direction perpendicular to the substrate 101 as indicated by 215. During the crystal growth, the distance of crystal growth in the direction parallel to the substrate indicated by the arrow 105 is about 40 μm.
[0032]
As a result of the above process, the amorphous silicon film was crystallized to obtain the crystalline silicon film 104. Here, in the peripheral circuit portion, crystal growth in the lateral direction (direction parallel to the substrate 101) is performed as shown in FIG. 2, and in the pixel portion, as shown in FIG. The crystal growth in a direction perpendicular to the direction is performed.
[0033]
Then, element isolation was performed, the unnecessary portion of the crystalline silicon film 104 was removed, and an element region was formed. In this process, if the length of the active layer (the portion where the source / drain region and the channel formation region are formed) of the TFT is set to 40 μm or less, the source / drain and the channel region in the peripheral circuit portion in the direction parallel to the substrate It can be composed of a crystalline silicon film having grown crystals. If at least the channel formation region is formed of a crystalline silicon film, the length of the active layer can be further increased.
[0034]
Thereafter, a silicon oxide film 106 having a thickness of 1000 mm was formed as a gate insulating film by a sputtering method. For sputtering, silicon oxide is used as a target, the substrate temperature during sputtering is 200 to 400 ° C., for example 350 ° C., the sputtering atmosphere is oxygen and argon, and argon / oxygen = 0 to 0.5, for example 0.1 or less. did. Subsequently, aluminum (containing 0.1 to 2% silicon) having a thickness of 6000 to 8000 mm, for example, 6000 mm was formed by sputtering. Note that it is desirable that the silicon oxide film 106 and the aluminum film are formed continuously.
[0035]
Then, gate electrodes 107 and 109 were formed by patterning the aluminum film. Needless to say, these steps are performed simultaneously in FIGS. 2C and 4C.
[0036]
Further, the surface of the aluminum electrode was anodized to form oxide layers 108 and 110 on the surface. This anodization was performed in an ethylene glycol solution containing 1 to 5% tartaric acid. The thickness of the obtained oxide layers 108 and 110 was 2000 mm. Note that the oxides 108 and 110 have a thickness for forming an offset gate region in a later ion doping step (an ion implantation step of a doping material imparting a conductivity type). It can be determined in the anodizing process.
[0037]
Next, impurities (phosphorus and boron) were implanted into the active region by ion doping using the gate electrode 107 and its surrounding oxide layer 108 and the gate electrode 109 and its surrounding oxide layer 110 as a mask. As doping gas, phosphine (PH Three ) And diborane (B 2 H 6 In the former case, the acceleration voltage was 60 to 90 kV, for example 80 kV, and in the latter case, the acceleration voltage was 40 to 80 kV, for example 65 kV. The dose amount is 1 × 10 15 ~ 8x10 15 cm -2 For example, 2 × 10 phosphorus 15 cm -2 Boron 5 × 10 15 It was. In doping, each element was selectively doped by covering a region where doping is unnecessary with a photoresist. As a result, N-type impurity regions 114 and 116 and P-type impurity regions 111 and 113 are formed, and a P-channel TFT (PTFT) and an N-channel TFT (NTFT) are formed as shown in FIG. I was able to. At the same time, as shown in FIG. 4, an N-channel TFT could be formed.
[0038]
Thereafter, annealing was performed by laser light irradiation to activate the implanted ions. As the laser light, a KrF excimer laser (wavelength 248 nm, pulse width 20 nsec) was used, but other lasers may be used. The laser light irradiation condition is an energy density of 200 to 400 mJ / cm. 2 For example, 250 mJ / cm 2 And 2 to 10 shots, for example, 2 shots, were irradiated at one place. It is useful to heat the substrate to about 200 to 450 ° C. during the laser light irradiation. In this laser annealing step, since nickel has diffused in the previously crystallized region, recrystallization easily proceeds by this laser light irradiation, and an impurity doped with an impurity imparting P-type The regions 111 and 113 as well as the impurity regions 114 and 116 doped with an impurity imparting N-type could be easily activated.
[0039]
Subsequently, in the peripheral circuit portion, as shown in FIG. 2, a silicon oxide film 118 having a thickness of 6000 mm is formed as an interlayer insulator by a plasma CVD method, a contact hole is formed therein, and a metal material, for example, TFT electrodes / wirings 117, 120, and 119 were formed of a multilayer film of titanium nitride and aluminum. Further, in the pixel portion, as shown in FIG. 4, an interlayer insulator 211 is formed of silicon oxide, and after forming contact holes, an ITO electrode 212 and metal wirings 213 and 214 to be pixel electrodes are formed. Finally, annealing was performed at 350 ° C. for 30 minutes in a hydrogen atmosphere of 1 atm to complete a TFT circuit or TFT. (Fig. 2 (D), Fig. 4 (D))
[0040]
The circuit shown in FIG. 2 has a CMOS structure in which PTFT and NTFT are provided in a complementary manner. In the above process, two independent TFTs are simultaneously produced by simultaneously producing two TFTs and cutting them at the center. It is also possible.
[0041]
In order to show the positional relationship between the region in which nickel is selectively introduced and the TFT in the structure shown in FIG. 2, FIG. 3 shows an outline of FIG. In FIG. 3, a small amount of nickel is selectively added to a region indicated by 100, and crystal growth is performed in the lateral direction (left and right direction on the paper) by thermal annealing. In the region where the lateral crystal growth is performed, the source / drain regions 111 and 113 and the channel formation region 112 are formed as PTFTs. Similarly, source / drain regions 114 and 116 and a channel formation region 115 are formed as NTFTs.
[0042]
In the structure as described above, since the carrier flow direction and the crystal growth direction are aligned, the operation of the TFT can be improved without crossing the grain boundary when the carrier moves. For example, the mobility of PTFT produced in the process shown in FIG. 2 / Vs and the mobility of conventional PTFT is 50-60cm 2 It has been confirmed that it can be improved from / Vs. Also for NTFT, 150-180cm 2 / Vs mobility is obtained, 80-80cm 2 A high value is obtained as compared with / Vs.
[0043]
In FIG. 3, a gate insulating film and a channel formation region are provided under the gate electrodes (107 and 109). As can be seen from FIG. 3, a plurality of TFTs can be formed at the same time by further extending the nickel minute addition region (in FIG. 2, extending vertically).
[0044]
On the other hand, in the NTFT shown in FIG. 4 formed in the pixel portion, the direction of carriers flowing (moving) between the source / drain, that is, between 114 and 116, and the direction of crystal growth indicated by 215 are perpendicular. Therefore, when the carrier moves, the crystal grain boundary must be crossed, and the mobility is 30 to 80 cm. 2 / Vs and the characteristics similar to or lower than those of the conventional NTFT. However, when the characteristics of the NTFT shown in FIG. 4 were examined, it was confirmed that the off-current was smaller than that of the NTFT shown in FIG. This is an important characteristic for use for driving the pixel electrode, and is a significant TFT as a TFT for driving the pixel electrode. The conventional TFT here is a TFT using a crystalline silicon film obtained by crystallizing an amorphous silicon film formed on a glass substrate by thermal annealing at 600 degrees for 24 hours. .
[0045]
In this embodiment, as a method for introducing Ni, Ni is selectively formed as a thin film (it is very thin and difficult to observe as a film) on the surface of the base film 102 under the amorphous silicon film 104. Then, a method of crystal growth from this portion was adopted. However, a method of selectively adding a small amount of nickel to the upper surface after the amorphous silicon film 104 is formed may be used. That is, crystal growth may be performed from the upper surface side of the amorphous silicon film or from the lower surface side. Alternatively, a method may be employed in which an amorphous silicon film is formed in advance, and nickel ions are selectively implanted into the amorphous silicon film 104 using an ion doping method. In this case, the concentration of the nickel element can be controlled. Further, a small amount of nickel may be added by plasma treatment instead of forming a nickel thin film.
[0046]
Also, when fabricating a TFT, the crystal growth direction is not simply perpendicular or parallel to the carrier flow, but the angle between the carrier flow direction and the crystal growth direction is set at an arbitrary angle, so that the TFT The characteristics can also be controlled.
[0047]
Example 2 FIGS. 5 and 6 show this example. After a silicon oxide film 502 having a thickness of 1000 to 5000 mm, for example, 2000 mm, was formed on the glass substrate 501, an amorphous silicon film having a thickness of 300 to 1500 mm, for example, 500 mm was formed by a plasma CVD method. Further, a silicon oxide film 504 having a thickness of 500 to 1500, for example, 500, was formed thereon. These film formations are desirably performed continuously. Then, the silicon oxide film 504 was selectively etched, and a window 506 for introducing nickel was opened in a region for forming a TFT of the peripheral drive circuit. At the same time, the silicon oxide film 504 is removed in the pixel region.
[0048]
Then, a nickel salt film 505 was formed by spin coating. To explain this method, first, nickel acetate or nickel nitrate was diluted with water or ethanol to a concentration of 25 to 200 ppm, for example, 100 ppm.
[0049]
On the other hand, the substrate was immersed in a hydrogen peroxide solution or a mixed solution of hydrogen peroxide solution and ammonia to form an extremely thin silicon oxide film on the exposed portion of the amorphous silicon film (the region of the window 506 and the pixel region). . This is to improve the interface affinity between the nickel solution prepared as described above and the amorphous silicon film.
[0050]
A substrate subjected to such treatment was placed on a spinner and rotated gently, and 1 to 10 ml, for example, 2 ml of a nickel solution was dropped on the substrate to spread the solution over the entire surface of the substrate. This state was maintained for 1 to 10 minutes, for example, 5 minutes. Thereafter, spin drying was performed by increasing the number of rotations of the substrate. This operation may be repeated a plurality of times. In this way, a thin film 505 of nickel salt was formed. (Fig. 5 (A))
[0051]
Thereafter, heat treatment was performed in a heating furnace at 520 to 580 ° C. for 4 to 12 hours, for example, at 550 ° C. for 8 hours. The atmosphere was nitrogen. As a result, first, nickel diffused immediately below the window 506 and in the region of the pixel region, and crystallization started from this region. The direction of crystallization was perpendicular to the substrate. And the crystallization area | region extended to the circumference | surroundings. The direction of crystallization at this time was parallel to the substrate. As a result, three regions having different properties were formed. The first is a region 507 or a pixel region 510 immediately below the window 506 where crystallization has progressed perpendicular to the substrate. The second is a region 508 around the above regions 507 and 510, where crystallization progresses horizontally with respect to the substrate. On the other hand, the region 509 far from the window 506 remained amorphous silicon. (Fig. 5 (B))
[0052]
Then, in the air or oxygen atmosphere, KrF excimer laser light (wavelength 248 nm) or XeCl excimer laser light (wavelength 308 nm) was irradiated for 1 to 20 shots, for example, 5 shots, to further improve the crystallinity. Energy density is 200-350mJ / cm 2 The substrate temperature was 200 to 400 ° C. (Fig. 5 (C))
[0053]
Thereafter, the silicon film 503 was etched to form a TFT region in the peripheral circuit and a TFT region in the pixel portion. At this time, the region 508 is designed to come to the channel region of the TFT of the peripheral circuit. Then, a silicon oxide film 511 having a thickness of 1000 to 1500 mm, for example, 1200 mm was formed, and gate electrode portions 512, 513, and 514 were formed of aluminum and its anodic oxide film in the same manner as in the first embodiment. The gate electrode portion 512 is the PTFT of the peripheral circuit, 513 is the same NTFT, and 514 is the gate electrode of the pixel portion TFT.
[0054]
Then, using these gate electrode portions as masks, N-type and P-type impurities were implanted into the silicon film by ion doping as in Example 1. As a result, the PTFT source 515, channel 516, and drain 517 of the peripheral circuit, the NTFT source 520, channel 519, and drain 518 of the peripheral circuit, and the NTFT source 521, channel 522, and drain 523 of the pixel portion were formed. Thereafter, laser irradiation was performed on the entire surface in the same manner as in Example 1 to activate the doped impurities. (Fig. 6 (A))
[0055]
Thereafter, a silicon oxide film 524 having a thickness of 3000 to 8000 mm, for example, 5000 mm was formed as an interlayer insulator. Further, an ITO film having a thickness of 500 to 1000 mm, for example, 800 mm, was formed by a sputtering method, and this was patterned and etched to form a pixel electrode 525. Thereafter, contact holes are formed in the source / drain of the TFT, a two-layer film of titanium nitride (thickness 1000 mm) and aluminum (thickness 5000 mm) is deposited, this is patterned and etched, and the electrode / wiring 526 is formed. ~ 530 was formed. In this manner, the peripheral circuit can be formed with crystalline silicon, and the pixel portion can be formed with amorphous silicon. (Fig. 6 (B))
[0056]
In this embodiment, laser irradiation is performed as shown in FIG. In this step, the amorphous component remaining between the silicon crystals grown in a needle shape is crystallized, and this crystallization is performed with the needle crystal as a nucleus and the needle crystal becoming thicker. This widens the current flow region, and allows a larger drain current to flow.
[0057]
This is shown in FIG. FIG. 7 shows a crystallized silicon film which is thinned and observed with a transmission electron microscope (TEM). FIG. 7A shows the vicinity of the tip of the crystallized region of the silicon film crystallized by lateral growth, and needle-like crystals are observed. Further, it can be seen that there are many non-crystallized amorphous regions between the crystals. (Fig. 7 (A))
[0058]
When this is irradiated with a laser under the conditions of this embodiment, the result is as shown in FIG. By this step, the amorphous region which occupies most of the area of FIG. 7A is crystallized, but since this crystallization occurs randomly, the electrical characteristics are not so good. Of note is the crystalline state of the region that appears to be originally amorphous between the needle-like crystals observed near the center. Here, a thick crystal region is formed so as to crystallize and grow from a needle crystal. (Fig. 7 (B))
[0059]
In FIG. 7, for the sake of clarity, the tip region of crystal growth with a relatively large number of amorphous regions was observed, but the same is true near the root and center of crystal growth. In this manner, the amorphous portion can be reduced and the acicular crystal can be thickened by laser irradiation, and the characteristics of the TFT can be further improved.
[0060]
【The invention's effect】
In an active matrix type liquid crystal display device, a TFT in a peripheral circuit portion is composed of a crystalline silicon film crystal-grown in a direction parallel to a carrier flow, and a TFT in a pixel portion is perpendicular to the carrier flow. By using the crystalline silicon film configured as described above, the peripheral circuit portion can be configured to perform high-speed operation, and the pixel portion is provided with a TFT having a small off-current value required for charge retention And was able to.
[Brief description of the drawings]
FIG. 1 shows an outline of an embodiment.
FIG. 2 shows a manufacturing process of the example.
FIG. 3 shows an outline of an example.
FIG. 4 shows a manufacturing process of the example.
FIG. 5 shows a manufacturing process of the example.
FIG. 6 shows a manufacturing process of the example.
FIG. 7 shows a crystal structure of an example.
[Explanation of symbols]
101 glass substrate
102 Base film (silicon oxide film)
103 mask
100 Nickel trace addition region
105 Crystal growth direction
107 Gate electrode
108 Anodized layer
109 Gate electrode
110 Anodized layer
111 Source / drain regions
112 channel formation region
113 Drain / source region
114 Source / drain region
115 channel formation region
116 Drain / source region
117 electrode
118 Interlayer insulator
119 electrode
120 electrodes
211 Interlayer insulator
213 electrode
214 electrodes
212 ITO (pixel electrode)
215 Crystal growth direction

Claims (6)

基板上方に設けられた結晶性珪素膜を有する画素用の薄膜トランジスタ及び周辺回路用の薄膜トランジスタを備えた半導体装置であって、
前記画素用の薄膜トランジスタの結晶性珪素膜は、(110)方向が前記基板に垂直方向に配列した柱状の結晶でなり、
前記周辺回路用の薄膜トランジスタの結晶性珪素膜は、前記基板表面に平行な方向に結晶成長した結晶でなることを特徴とする半導体装置。
A semiconductor device comprising a thin film transistor for a pixel having a crystalline silicon film provided above a substrate and a thin film transistor for a peripheral circuit ,
The crystalline silicon film of the pixel thin film transistor is a columnar crystal in which the (110) direction is arranged in a direction perpendicular to the substrate ,
Crystalline silicon film of the thin film transistor for the peripheral circuit, a semiconductor device characterized by comprising at crystals grown in a direction parallel to the substrate surface.
基板上方に設けられた結晶性珪素膜を有する画素用の薄膜トランジスタ及び周辺回路用の薄膜トランジスタを備えた半導体装置であって、
前記画素用の薄膜トランジスタの前記結晶性珪素膜は、膜厚が30〜150nmであり、(110)方向が前記基板に垂直方向に配列した柱状の結晶でなり
前記周辺回路の薄膜トランジスタの結晶性珪素膜は、前記基板表面に平行な方向に結晶成長した結晶でなることを特徴とする半導体装置。
A semiconductor device comprising a thin film transistor for a pixel having a crystalline silicon film provided above a substrate and a thin film transistor for a peripheral circuit ,
The crystalline silicon film of the thin film transistor for the pixel had a thickness of 30 to 150 nm, made of a (110) direction of the columnar arranged in a direction perpendicular to the substrate crystal,
Crystalline silicon film of the thin film transistor of the peripheral circuit, a semiconductor device characterized by comprising at crystals grown in a direction parallel to the substrate surface.
基板上方に非晶質珪素膜を形成し、
前記非晶質珪素膜にニッケルを添加し、
前記ニッケルが添加された非晶質珪素膜を加熱して、
(110)方向が前記基板に垂直方向に配列した柱状の結晶を有する第1の領域及び、前記基板表面に平行な方向に結晶成長した結晶を有する第2の領域を有する結晶性珪素膜を形成し、
前記第1の領域で画素用の薄膜トランジスタを形成し、前記第2の領域で周辺回路用の薄膜トランジスタを形成することを特徴とする半導体装置の作製方法。
Forming an amorphous silicon film over the substrate;
Adding nickel to the amorphous silicon film;
Heating the amorphous silicon film to which the nickel has been added;
A crystalline silicon film having a first region having columnar crystals whose (110) direction is arranged in a direction perpendicular to the substrate and a second region having crystals grown in a direction parallel to the substrate surface is formed. And
A manufacturing method of a semiconductor device , wherein a thin film transistor for a pixel is formed in the first region, and a thin film transistor for a peripheral circuit is formed in the second region .
基板上方に非晶質珪素膜を形成し、
前記非晶質珪素膜にニッケルを添加し、
前記ニッケルが添加された非晶質珪素膜を加熱して、
(110)方向が前記基板に垂直方向に配列した柱状の結晶を有する第1の領域及び、前記基板表面に平行な方向に結晶成長した結晶を有する第2の領域を有する結晶性珪素膜を形成し、
前記結晶性珪素膜にレーザー光を照射し、
前記第1の領域で画素用の薄膜トランジスタを形成し、前記第2の領域で周辺回路用の薄膜トランジスタを形成することを特徴とする半導体装置の作製方法。
Forming an amorphous silicon film over the substrate;
Adding nickel to the amorphous silicon film;
Heating the amorphous silicon film to which the nickel has been added;
A crystalline silicon film having a first region having columnar crystals whose (110) direction is arranged in a direction perpendicular to the substrate and a second region having crystals grown in a direction parallel to the substrate surface is formed. And
Irradiating the crystalline silicon film with laser light ,
A manufacturing method of a semiconductor device , wherein a thin film transistor for a pixel is formed in the first region, and a thin film transistor for a peripheral circuit is formed in the second region .
請求項4において、前記レーザー光は、KrFエキシマレーザー光又はXeClエキシマレーザー光であることを特徴とする半導体装置の作製方法。  5. The method for manufacturing a semiconductor device according to claim 4, wherein the laser light is KrF excimer laser light or XeCl excimer laser light. 請求項3乃至5のいずれか一において、前記加熱の温度は450℃〜550℃であることを特徴とする半導体装置の作製方法。  6. The method for manufacturing a semiconductor device according to claim 3, wherein the heating temperature is 450 ° C. to 550 ° C. 6.
JP2003109643A 1993-05-26 2003-04-14 Semiconductor device and manufacturing method thereof Expired - Fee Related JP3958244B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003109643A JP3958244B2 (en) 1993-05-26 2003-04-14 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP5-147004 1993-05-26
JP14700493 1993-05-26
JP2003109643A JP3958244B2 (en) 1993-05-26 2003-04-14 Semiconductor device and manufacturing method thereof

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001150187A Division JP2002043331A (en) 1993-05-26 2001-05-18 Method for fabricating semiconductor device

Publications (2)

Publication Number Publication Date
JP2003309069A JP2003309069A (en) 2003-10-31
JP3958244B2 true JP3958244B2 (en) 2007-08-15

Family

ID=29404555

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003109643A Expired - Fee Related JP3958244B2 (en) 1993-05-26 2003-04-14 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3958244B2 (en)

Also Published As

Publication number Publication date
JP2003309069A (en) 2003-10-31

Similar Documents

Publication Publication Date Title
JP2975973B2 (en) Semiconductor device and manufacturing method thereof
KR0183063B1 (en) Method of manufacturing a semiconductor device
US5604360A (en) Semiconductor device including a plurality of thin film transistors at least some of which have a crystalline silicon film crystal-grown substantially in parallel to the surface of a substrate for the transistor
US5962871A (en) Method for producing semiconductor device
US5830784A (en) Method for producing a semiconductor device including doping with a group IV element
JP2791858B2 (en) Semiconductor device manufacturing method
JP3504336B2 (en) Method for manufacturing semiconductor device
US6875628B1 (en) Semiconductor device and fabrication method of the same
KR0180573B1 (en) Semiconductor device including a plurality of thin film transistor at least some of which have a crystalline silicon
JP3403811B2 (en) Semiconductor device and manufacturing method thereof
JP3403810B2 (en) Semiconductor device and manufacturing method thereof
JPH0799314A (en) Semiconductor device
JP3662479B2 (en) Method for manufacturing semiconductor device
JP3958244B2 (en) Semiconductor device and manufacturing method thereof
JP3431851B2 (en) Semiconductor device
JP3886827B2 (en) Method for manufacturing semiconductor device
JP3664750B2 (en) Method for manufacturing thin film transistor
JP3190518B2 (en) Semiconductor device manufacturing method
JP3541946B2 (en) Semiconductor device and manufacturing method thereof
JP3630917B2 (en) Method for manufacturing semiconductor device
JP3859516B2 (en) Manufacturing method of semiconductor device
JPH1064819A (en) Semiconductor device and its manufacture
JP2002043331A (en) Method for fabricating semiconductor device
JP2004031951A (en) Thin film transistor on glass substrate and manufacturing method thereof
JPH11289097A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061024

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070508

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070509

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100518

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100518

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110518

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120518

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120518

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130518

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130518

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140518

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees