JPH0774321A - キャパシターの製造方法 - Google Patents
キャパシターの製造方法Info
- Publication number
- JPH0774321A JPH0774321A JP5238908A JP23890893A JPH0774321A JP H0774321 A JPH0774321 A JP H0774321A JP 5238908 A JP5238908 A JP 5238908A JP 23890893 A JP23890893 A JP 23890893A JP H0774321 A JPH0774321 A JP H0774321A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon nitride
- capacitor
- nitride film
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】 下地層が容量絶縁膜であるシリコン窒化膜
に与える悪影響（初期膜が耐電圧特性や耐酸化性が悪い
等の問題）を防止して膜質を良好にし、特性の良いキャ
パシターを得る。 【構成】 第１，第２の電極３，７間に少なくとも１
層のシリコン酸化膜４，６と少なくとも１層のシリコン
窒化膜５とが位置する構造のキャパシターの製造方法に
おいて、シリコン窒化膜５形成後、該シリコン窒化膜５
に対して熱窒化処理を行う工程を含む。
に与える悪影響（初期膜が耐電圧特性や耐酸化性が悪い
等の問題）を防止して膜質を良好にし、特性の良いキャ
パシターを得る。 【構成】 第１，第２の電極３，７間に少なくとも１
層のシリコン酸化膜４，６と少なくとも１層のシリコン
窒化膜５とが位置する構造のキャパシターの製造方法に
おいて、シリコン窒化膜５形成後、該シリコン窒化膜５
に対して熱窒化処理を行う工程を含む。
Description
【０００１】
【産業上の利用分野】本発明は、キャパシターの製造方
法に関する。特に、第１，第２の電極を有し、該第１，
第２の電極間に少なくとも１層のシリコン酸化膜と少な
くとも１層のシリコン窒化膜とが位置する構造のキャパ
シターの製造方法に関するものである。
法に関する。特に、第１，第２の電極を有し、該第１，
第２の電極間に少なくとも１層のシリコン酸化膜と少な
くとも１層のシリコン窒化膜とが位置する構造のキャパ
シターの製造方法に関するものである。
【０００２】
【従来の技術】電子材料（半導体装置等）の微細化の進
行はますます著しく、キャパシターについても、その微
細化、小面積化が要請されている。
行はますます著しく、キャパシターについても、その微
細化、小面積化が要請されている。
【０００３】例えば、近年の集積度向上により、ダイナ
ミックＲＡＭ等のＬＳＩセル内のコンデンサー電極面積
についてその縮小が余儀なくされ、このため、各種３次
元セル構造を採用することによって、コンデンサー電極
面積確保の試みがなされている。
ミックＲＡＭ等のＬＳＩセル内のコンデンサー電極面積
についてその縮小が余儀なくされ、このため、各種３次
元セル構造を採用することによって、コンデンサー電極
面積確保の試みがなされている。
【０００４】一方、比誘電率が高いことからこれらのコ
ンデンサー容量絶縁膜として利用されているシリコン窒
化膜は、上記したセル構造立体化では電気容量確保が充
分でないため、薄膜化が要せられている。シリコン窒化
膜の薄膜化時の問題点としては、一般的製法であるその
ＣＶＤ反応が表面反応であることから、下地表面状態に
より初期膜質が変動を受けるということがある。特にシ
リコン酸化膜上では、シリコン窒化膜の初期膜は、膜厚
として約３ｎｍの部分で膜組成がシリコンリッチとな
り、耐電圧特性、耐酸化性の悪い膜になってしまうこと
が知られている。（これについては、石谷「最近の超微
細キャパシタの形成技術と今後の課題」（１９９１年６
月１７，１８日：セミナー「最近の超微細素子形成技術
と６４ＭｂｉｔＤＲＡＭにみるその実際」予稿集所収）
に記述があり、特に、ＳｉＯ2 （１６Å）上の初期Ｓｉ
3 Ｎ3 膜（２９Å）は、分光エリプソメーターでの解析
により、Ｓｉリッチになっていることが記載されてい
る）。
ンデンサー容量絶縁膜として利用されているシリコン窒
化膜は、上記したセル構造立体化では電気容量確保が充
分でないため、薄膜化が要せられている。シリコン窒化
膜の薄膜化時の問題点としては、一般的製法であるその
ＣＶＤ反応が表面反応であることから、下地表面状態に
より初期膜質が変動を受けるということがある。特にシ
リコン酸化膜上では、シリコン窒化膜の初期膜は、膜厚
として約３ｎｍの部分で膜組成がシリコンリッチとな
り、耐電圧特性、耐酸化性の悪い膜になってしまうこと
が知られている。（これについては、石谷「最近の超微
細キャパシタの形成技術と今後の課題」（１９９１年６
月１７，１８日：セミナー「最近の超微細素子形成技術
と６４ＭｂｉｔＤＲＡＭにみるその実際」予稿集所収）
に記述があり、特に、ＳｉＯ2 （１６Å）上の初期Ｓｉ
3 Ｎ3 膜（２９Å）は、分光エリプソメーターでの解析
により、Ｓｉリッチになっていることが記載されてい
る）。
【０００５】この初期膜層の膜厚は、下地シリコン酸化
膜の膜厚が厚いほど増え、シリコン窒化膜の薄膜化が妨
げとなっていた（黒木他「ＳｉＯ2 ／ＳｉＮx 構造のキ
ャパシタ絶縁膜における下地の影響」ＳＤＭ９１−３０
参照）。
膜の膜厚が厚いほど増え、シリコン窒化膜の薄膜化が妨
げとなっていた（黒木他「ＳｉＯ2 ／ＳｉＮx 構造のキ
ャパシタ絶縁膜における下地の影響」ＳＤＭ９１−３０
参照）。
【０００６】一般に下層Ｐｏｌｙ Ｓｉ電極上には大気
中の湿度等によってシリコン窒化膜ＣＶＤ前に自然酸化
膜が成長してしまうため、最近ダイナミックＲＡＭ等で
はこの自然酸化膜（〜１．５ｎｍ）をＲａｐｉｄ Ｔｈ
ｅｒｍａｌ Ｐｒｏｃｅｓｓｅｒによって窒化し、シリ
コン窒化膜ＣＶＤ前の下地表面を改質しようという試み
がなされており、この有効性は確認されつつある。
中の湿度等によってシリコン窒化膜ＣＶＤ前に自然酸化
膜が成長してしまうため、最近ダイナミックＲＡＭ等で
はこの自然酸化膜（〜１．５ｎｍ）をＲａｐｉｄ Ｔｈ
ｅｒｍａｌ Ｐｒｏｃｅｓｓｅｒによって窒化し、シリ
コン窒化膜ＣＶＤ前の下地表面を改質しようという試み
がなされており、この有効性は確認されつつある。
【０００７】しかし、例えば下層Ｐｏｌｙ Ｓｉ上にシ
リコン酸化膜を形成したのち、その上にシリコン窒化膜
を堆積させる誘電体構造をとるＦｌａｓｈ ＥＥＰＲＯ
Ｍでは、下地シリコン酸化膜膜厚が通常１０ｎｍ程度と
厚く、ダイナミックＲＡＭ程シリコン窒化膜を薄膜化で
きる手段がなかった。
リコン酸化膜を形成したのち、その上にシリコン窒化膜
を堆積させる誘電体構造をとるＦｌａｓｈ ＥＥＰＲＯ
Ｍでは、下地シリコン酸化膜膜厚が通常１０ｎｍ程度と
厚く、ダイナミックＲＡＭ程シリコン窒化膜を薄膜化で
きる手段がなかった。
【０００８】
【発明の目的】本発明は、上記事情に鑑みてなされたも
ので、下地層がシリコン窒化膜に与える悪影響（初期膜
が耐電圧特性や耐酸化性が悪い等の問題）を防止して膜
質を良好にし、特性の良いキャパシターを得ることがで
きるキャパシターの製造方法を提供することを目的とす
る。
ので、下地層がシリコン窒化膜に与える悪影響（初期膜
が耐電圧特性や耐酸化性が悪い等の問題）を防止して膜
質を良好にし、特性の良いキャパシターを得ることがで
きるキャパシターの製造方法を提供することを目的とす
る。
【０００９】
【問題点を解決するための手段】本出願の請求項１の発
明は、第１，第２の電極を有し、該第１，第２の電極間
に少なくとも１層のシリコン酸化膜と少なくとも１層の
シリコン窒化膜とが位置する構造のキャパシターの製造
方法において、シリコン窒化膜形成後、該シリコン窒化
膜に対して熱窒化処理を行う工程を含むことを特徴とす
るキャパシターの製造方法であって、これにより上記目
的を達成するものである。
明は、第１，第２の電極を有し、該第１，第２の電極間
に少なくとも１層のシリコン酸化膜と少なくとも１層の
シリコン窒化膜とが位置する構造のキャパシターの製造
方法において、シリコン窒化膜形成後、該シリコン窒化
膜に対して熱窒化処理を行う工程を含むことを特徴とす
るキャパシターの製造方法であって、これにより上記目
的を達成するものである。
【００１０】本出願の請求項２の発明は、前記第１，第
２の電極がシリコン系材料から成る電極であることを特
徴とする請求項１に記載のキャパシターの製造方法であ
って、これにより上記目的を達成するものである。
２の電極がシリコン系材料から成る電極であることを特
徴とする請求項１に記載のキャパシターの製造方法であ
って、これにより上記目的を達成するものである。
【００１１】
【作用】本発明によれば、シリコン窒化膜形成後、これ
を熱窒化処理することにより、膜質を改善して、特性を
良好にできる。本発明のこの作用機構は必ずしも明らか
ではないが、下地に影響されて窒素プア（シリコンリッ
チ）になっていた窒化膜を、この熱窒化により窒素リッ
チにしたことにより、かかる改善がなされたと考えられ
る。活性な未結合のシリコンが残存していると、ここが
酸化されやすく、耐酸化性が劣化するが、上記熱窒化処
理によってこの未結合のシリコンも窒素と結合し、耐酸
化性が向上すると考えられる。
を熱窒化処理することにより、膜質を改善して、特性を
良好にできる。本発明のこの作用機構は必ずしも明らか
ではないが、下地に影響されて窒素プア（シリコンリッ
チ）になっていた窒化膜を、この熱窒化により窒素リッ
チにしたことにより、かかる改善がなされたと考えられ
る。活性な未結合のシリコンが残存していると、ここが
酸化されやすく、耐酸化性が劣化するが、上記熱窒化処
理によってこの未結合のシリコンも窒素と結合し、耐酸
化性が向上すると考えられる。
【００１２】
【実施例】以下本発明の実施例について、図面を参照し
て説明する。なお当然のことではあるが、本発明は実施
例により限定を受けるものではない。
て説明する。なお当然のことではあるが、本発明は実施
例により限定を受けるものではない。
【００１３】実施例１ 図１は、従来より知られている標準的なＦｌａｓｈ Ｅ
ＥＰＲＯＭのキャパシターセルの構造を示す断面図であ
る。図示のとおり、このキャパシターは、第１，第２の
電極３，７を有し、該第１，第２の電極３，７（ここで
はシリコン系材料、特にポリシリコンからなる電極）間
に少なくとも１層のシリコン酸化膜４，６と少なくとも
１層のシリコン窒化膜５とが位置する構造になってい
る。より詳しくは、素子分離層１で挟まれた領域にゲー
ト絶縁膜２（ＳｉＯ2 ）があり、その上にキャパシター
セルが置かれる。キャパシターセルはｎ型に拡散された
第１Ｐｏｌｙ Ｓｉ電極３（１００〜１５０ｎｍ）、こ
の第１Ｐｏｌｙ Ｓｉ電極３を熱酸化することにより形
成される第１酸化膜４（１６〜２０ｎｍ）、ＣＶＤ法に
よって形成されるシリコン窒化膜５（１０〜１５ｎ
ｍ）、このシリコン窒化膜５の熱酸化もしくはＣＶＤ法
により形成される第２酸化膜６（３〜５ｎｍ）、ｎ型に
拡散された第２Ｐｏｌｙ Ｓｉ電極７（１００〜２００
ｎｍ）から成るいわゆるＯＮＯ構造をとっている。一
方、ＤＲＡＭのキャパシターセルでスタック型セルは、
第１酸化膜４はなく、これを自然酸化膜（１〜２ｎ
ｍ）、ＣＶＤ法によって形成されるシリコン酸化膜５
（４〜６ｎｍ）と置き換えればほぼ同じ構造となる。
ＥＰＲＯＭのキャパシターセルの構造を示す断面図であ
る。図示のとおり、このキャパシターは、第１，第２の
電極３，７を有し、該第１，第２の電極３，７（ここで
はシリコン系材料、特にポリシリコンからなる電極）間
に少なくとも１層のシリコン酸化膜４，６と少なくとも
１層のシリコン窒化膜５とが位置する構造になってい
る。より詳しくは、素子分離層１で挟まれた領域にゲー
ト絶縁膜２（ＳｉＯ2 ）があり、その上にキャパシター
セルが置かれる。キャパシターセルはｎ型に拡散された
第１Ｐｏｌｙ Ｓｉ電極３（１００〜１５０ｎｍ）、こ
の第１Ｐｏｌｙ Ｓｉ電極３を熱酸化することにより形
成される第１酸化膜４（１６〜２０ｎｍ）、ＣＶＤ法に
よって形成されるシリコン窒化膜５（１０〜１５ｎ
ｍ）、このシリコン窒化膜５の熱酸化もしくはＣＶＤ法
により形成される第２酸化膜６（３〜５ｎｍ）、ｎ型に
拡散された第２Ｐｏｌｙ Ｓｉ電極７（１００〜２００
ｎｍ）から成るいわゆるＯＮＯ構造をとっている。一
方、ＤＲＡＭのキャパシターセルでスタック型セルは、
第１酸化膜４はなく、これを自然酸化膜（１〜２ｎ
ｍ）、ＣＶＤ法によって形成されるシリコン酸化膜５
（４〜６ｎｍ）と置き換えればほぼ同じ構造となる。
【００１４】本実施例におけるキャパシター製法におい
ては、上述の構造を得るプロセス中、シリコン窒化膜５
を形成した後シリコン窒化膜５を熱窒化する工程を加え
る。熱窒化には、窒化雰囲気下での熱処理を用いること
ができ、例えばＮＨ3 ガスやＮ2 ガスを用いたアニール
を使用することができる。本実施例では、ＮＨ3 ガスを
用い、８５０〜９００℃，３０〜９０秒のランプアニー
ルを用いて実施した。ＮＨガスは活性化し易いので、低
温、短時間で窒化処理を達成できるため、有利だからで
ある。
ては、上述の構造を得るプロセス中、シリコン窒化膜５
を形成した後シリコン窒化膜５を熱窒化する工程を加え
る。熱窒化には、窒化雰囲気下での熱処理を用いること
ができ、例えばＮＨ3 ガスやＮ2 ガスを用いたアニール
を使用することができる。本実施例では、ＮＨ3 ガスを
用い、８５０〜９００℃，３０〜９０秒のランプアニー
ルを用いて実施した。ＮＨガスは活性化し易いので、低
温、短時間で窒化処理を達成できるため、有利だからで
ある。
【００１５】本実施例のように、シリコン窒化膜５を熱
窒化処理した場合と、この熱窒化処理を施さない比較の
場合とのキャパシターの容量を相対的に示したのが図２
である。熱窒化処理有りの場合（本実施例）では、所望
のキャパシター容量（図２のグラフ中では１）を得るこ
とができるが、熱窒化処理無しの場合（比較）は、８０
％程度の容量しか取れないことがわかる。
窒化処理した場合と、この熱窒化処理を施さない比較の
場合とのキャパシターの容量を相対的に示したのが図２
である。熱窒化処理有りの場合（本実施例）では、所望
のキャパシター容量（図２のグラフ中では１）を得るこ
とができるが、熱窒化処理無しの場合（比較）は、８０
％程度の容量しか取れないことがわかる。
【００１６】本実施例によれば、下地シリコン酸化膜も
しくは自然酸化膜がシリコン窒化膜成長に与えた悪影響
（初期膜が膜厚として約３ｎｍ程度膜組成がシリコンリ
ッチで耐電圧特性、耐酸化性の悪い膜になること）を、
シリコン窒化膜形成後シリコン窒化膜を熱窒化すること
により、理想的な組成比に近い膜質に改善せしめ、良好
な膜質の、即ち耐電圧性、耐酸化性が高く、低リーク電
流である薄膜シリコン窒化膜を得るようにすることがで
きた。
しくは自然酸化膜がシリコン窒化膜成長に与えた悪影響
（初期膜が膜厚として約３ｎｍ程度膜組成がシリコンリ
ッチで耐電圧特性、耐酸化性の悪い膜になること）を、
シリコン窒化膜形成後シリコン窒化膜を熱窒化すること
により、理想的な組成比に近い膜質に改善せしめ、良好
な膜質の、即ち耐電圧性、耐酸化性が高く、低リーク電
流である薄膜シリコン窒化膜を得るようにすることがで
きた。
【００１７】これにより、ダイナミックＲＡＭ、Ｆｌａ
ｓｈ ＥＥＰＲＯＭ等のキャパシター性能の飛躍的な向
上を達成することができる。
ｓｈ ＥＥＰＲＯＭ等のキャパシター性能の飛躍的な向
上を達成することができる。
【００１８】
【発明の効果】本発明のキャパシターの製造方法によれ
ば、下地層がシリコン窒化膜に与える悪影響（初期膜が
耐電圧特性や耐酸化性が悪い等の問題）を防止して膜質
を良好にし、特性の良いキャパシターを得ることができ
る。
ば、下地層がシリコン窒化膜に与える悪影響（初期膜が
耐電圧特性や耐酸化性が悪い等の問題）を防止して膜質
を良好にし、特性の良いキャパシターを得ることができ
る。
【図１】実施例１で形成したキャパシターの構造を示す
断面図である。
断面図である。
【図２】実施例１の作用説明図である。
１ 素子分離層 ２ ゲート絶縁膜 ３ 第１電極（第１Ｐｏｌｙ Ｓｉ電極） ４ シリコン酸化膜（第１酸化膜） ５ シリコン窒化膜 ６ シリコン酸化膜（第２酸化膜） ７ 第２電極（第２Ｐｏｌｙ Ｓｉ電極） ３
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/318 Ｍ 7352−4Ｍ 21/8242 27/108 21/8247 N17 29/788 N17 29/792 N17 Ｈ０１Ｌ 29/78 ３７１ 17
Claims (2)
- 【請求項１】第１，第２の電極を有し、該第１，第２の
電極間に少なくとも１層のシリコン酸化膜と少なくとも
１層のシリコン窒化膜とが位置する構造のキャパシター
の製造方法において、 シリコン窒化膜形成後、該シリコン窒化膜に対して熱窒
化処理を行う工程を含むことを特徴とするキャパシター
の製造方法。 - 【請求項２】前記第１，第２の電極が、シリコン系材料
から成る電極であることを特徴とする請求項１に記載の
キャパシターの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5238908A JPH0774321A (ja) | 1993-08-31 | 1993-08-31 | キャパシターの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5238908A JPH0774321A (ja) | 1993-08-31 | 1993-08-31 | キャパシターの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0774321A true JPH0774321A (ja) | 1995-03-17 |
Family
ID=17037060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5238908A Pending JPH0774321A (ja) | 1993-08-31 | 1993-08-31 | キャパシターの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0774321A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007311721A (ja) * | 2006-05-22 | 2007-11-29 | Toshiba Corp | 半導体装置 |
-
1993
- 1993-08-31 JP JP5238908A patent/JPH0774321A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007311721A (ja) * | 2006-05-22 | 2007-11-29 | Toshiba Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3396131B2 (ja) | 半導体装置およびその製造方法 | |
| JP3600326B2 (ja) | 不揮発性半導体メモリ装置およびその製造方法 | |
| US7989870B2 (en) | Use of dilute steam ambient for improvement of flash devices | |
| US6924197B2 (en) | Method of fabricating an integrated circuit with a dielectric layer exposed to a hydrogen-bearing nitrogen source | |
| JP3098474B2 (ja) | 半導体装置の製造方法 | |
| JPH0231865B2 (ja) | ||
| JP2917916B2 (ja) | 強誘電体を用いた半導体集積回路とその製造方法 | |
| JP2757782B2 (ja) | 半導体装置の製造方法 | |
| US6235594B1 (en) | Methods of fabricating an integrated circuit device with composite oxide dielectric | |
| JP3068454B2 (ja) | 異なった絶縁体を有する部品を有するｍｏｓ型集積回路の製造方法 | |
| JP2000174132A (ja) | 半導体装置の製造方法 | |
| US6207542B1 (en) | Method for establishing ultra-thin gate insulator using oxidized nitride film | |
| JPH11261031A (ja) | 集積回路内における拡散放出を減少する方法及びコンデンサ装置 | |
| KR100234379B1 (ko) | 비트라인의 산화를 방지하기 위한 반도체 메모리장치의 제조방법 | |
| JP3276351B2 (ja) | 半導体装置の製造方法 | |
| JP3612144B2 (ja) | 半導体装置の製造方法 | |
| JPH0774321A (ja) | キャパシターの製造方法 | |
| JP3219856B2 (ja) | 半導体装置の製造方法 | |
| JPH1084085A (ja) | 半導体装置およびその製造方法 | |
| US6399519B1 (en) | Method for establishing ultra-thin gate insulator having annealed oxide and oxidized nitride | |
| JPH08213611A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH0230186B2 (ja) | ||
| JP3127866B2 (ja) | 半導体素子の製造方法 | |
| JPH0454390B2 (ja) | ||
| JP2993536B2 (ja) | 半導体装置の製造方法 |