JPH0774006A - Chip-type ceramic thermistor - Google Patents

Chip-type ceramic thermistor

Info

Publication number
JPH0774006A
JPH0774006A JP24394993A JP24394993A JPH0774006A JP H0774006 A JPH0774006 A JP H0774006A JP 24394993 A JP24394993 A JP 24394993A JP 24394993 A JP24394993 A JP 24394993A JP H0774006 A JPH0774006 A JP H0774006A
Authority
JP
Japan
Prior art keywords
pair
thermistor
trimming
electrodes
conductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP24394993A
Other languages
Japanese (ja)
Inventor
Kazuhiko Oyama
和彦 大山
Nobuyuki Nishimura
信幸 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP24394993A priority Critical patent/JPH0774006A/en
Publication of JPH0774006A publication Critical patent/JPH0774006A/en
Withdrawn legal-status Critical Current

Links

Abstract

PURPOSE:To adjust the initial resistance value at a normal temperature and easily provide a desired resistance value by providing a trimming conductor layer on the surface of a thermistor base by separating from electrodes and trimming the layer. CONSTITUTION:A thermistor base 2 has a pair of inner electrodes 3 and 4 which are provided at an interval D. On the side and top planes of the thermistor base 2, Ag-Pd conductive paste is printed and baked and a pair of external electrodes 5 and 6 and a trimming conductor layer 7 are formed. The pair of external electrodes 5 and 6 are connected with the pair of inner electrodes 3 and 4. The trimming conductor layer 7 is not electrically connected with the pair of inner electrodes 3 and 4 nor the pair of external electrodes 5 and 6, and is formed in the shape of island with a length L. When the characteristics of the completed thermistor are checked and a resistance value between the pair of external electrodes 5 and 6 is detected not within a desired range, a trimming groove is formed on the trimming conductor layer 7 by laser beams or a part of the layer or the whole layer is removed so as to adjust the resistance value.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、電子機器の温度補償、
電流制御、温度検出等に使用するためのチップ型セラミ
ックサーミスタに関する。
BACKGROUND OF THE INVENTION The present invention relates to temperature compensation of electronic equipment,
The present invention relates to a chip-type ceramic thermistor for use in current control, temperature detection, etc.

【0002】[0002]

【従来の技術】例えば、酸化マンガン及び酸化コバルト
を主成分とするMg−Co系セラミックサーミスタ基体
に一対の内部電極を設けると共に、一対の外部電極を設
け、全体として積層コンデンサに類似の形状としたチッ
プ型セラミックサーミスタが知られている。
2. Description of the Related Art For example, a pair of internal electrodes and a pair of external electrodes are provided on a Mg-Co ceramic thermistor substrate containing manganese oxide and cobalt oxide as main components, and the overall shape is similar to that of a multilayer capacitor. Chip-type ceramic thermistors are known.

【0003】[0003]

【発明が解決しようとする課題】ところで、積層型のセ
ラミックサーミスタは低抵抗化が可能になるという利点
を有する反面、電極パターンのずれによって抵抗値にパ
ラツキが生じるという問題がある。なお、この種の抵抗
値のバラツキの問題は内部電極を有さない形式のチップ
型セラミックサーミスタにおいても生じる。
By the way, the laminated ceramic thermistor has an advantage that the resistance can be lowered, but on the other hand, there is a problem that the resistance value varies due to the deviation of the electrode pattern. The problem of resistance variation of this kind also occurs in a chip-type ceramic thermistor of a type having no internal electrode.

【0004】そこで、本発明の目的は、所望の抵抗値を
容易に得ることができるチップ型セラミックサーミスタ
を提供することにある。
Therefore, an object of the present invention is to provide a chip type ceramic thermistor which can easily obtain a desired resistance value.

【0005】[0005]

【課題を解決するための手段】上記目的を達成するため
の本発明は、セラミックサーミスタ基体と、前記サーミ
スタ基体に設けられた一対の電極とから成るチップ型セ
ラミックサーミスタにおいて、前記サーミスタ基体の表
面上に前記一対の電極に対して離間してトリミング用導
電体層が設けられていることを特徴とするチップ型セラ
ミックサーミスタに係わるものである。
The present invention for achieving the above object provides a chip-type ceramic thermistor comprising a ceramic thermistor substrate and a pair of electrodes provided on the thermistor substrate, on the surface of the thermistor substrate. Further, the present invention relates to a chip-type ceramic thermistor characterized in that a trimming conductor layer is provided separately from the pair of electrodes.

【0006】[0006]

【発明の作用及び効果】本発明に従うトリミング用導電
体層はサーミスタ基体の表面上に設けられているので、
これをトリミングすることによって常温における初期抵
抗値の調整が可能になり、所望特性のチップ型セラミッ
クサーミスタを容易に得ることができる。
Since the trimming conductor layer according to the present invention is provided on the surface of the thermistor substrate,
By trimming this, the initial resistance value at room temperature can be adjusted, and a chip-type ceramic thermistor having desired characteristics can be easily obtained.

【0007】[0007]

【実施例】次に、図1〜図3を参照して本発明の実施例
に係わるNTCチップ型セラミックサーミスタを説明す
る。このチップ型セラミックサーミスタ1は、サーミス
タ基体2と、一対の内部電極3、4と、一対の外部電極
5、6と、トリミング用導電体層7とから成る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An NTC chip type ceramic thermistor according to an embodiment of the present invention will be described with reference to FIGS. The chip-type ceramic thermistor 1 includes a thermistor substrate 2, a pair of internal electrodes 3 and 4, a pair of external electrodes 5 and 6, and a trimming conductor layer 7.

【0008】このサーミスタ1を製造する際には、所定
量の酸化マンガン及び酸化コバルトに原子価制御剤及び
焼結助剤を加え、湿式ボールミルにて攪拌した後に、脱
水、乾燥、仮焼をし、再度湿式ボールミルにて攪拌した
後に、脱水、乾燥を行ってセラミック・NTCサーミス
タ材料の粉末を得た。次に、この材料粉末に所定量のポ
リビニルブチラール系のバインダーと可塑剤とトルエン
系溶媒を加え湿式ボールミルにて攪拌の後、脱泡してス
ラリーを得、このスラリーを使用してドクターブレード
法で厚さ50μmのグリーンシートを作った。次に、こ
のグリーンシートにスクリーン印刷によって内部電極
3、4のためのPd系導電ペーストを印刷し、このシー
トの上下に導電層を有さないグリーンシートを重ねて圧
着し、所定の寸法にカットし、これに400℃で2時間
の熱処理を施して脱バインダーを行い、しかる後、大気
中にて1200℃で2時間焼成し、間隔Dを有して対向
する一対の内部電極3、4を有するサーミスタ基体2を
得た。次に、サーミスタ基体2の一対の側面と上面にA
g−Pd系導電ペーストを印刷して焼付けて、図1〜図
3に示すように一対の外部電極5、6とトリミング用導
電体層7とを形成した。なお、図1においては外部電極
5、6及びトリミング用導電体層7が厚みを省いて概略
的に示されている。
When the thermistor 1 is manufactured, a valence control agent and a sintering aid are added to predetermined amounts of manganese oxide and cobalt oxide, and the mixture is stirred in a wet ball mill and then dehydrated, dried and calcined. After again stirring with a wet ball mill, dehydration and drying were performed to obtain a powder of ceramic / NTC thermistor material. Next, a predetermined amount of a polyvinyl butyral binder, a plasticizer, and a toluene solvent are added to this material powder, the mixture is stirred with a wet ball mill, and then defoamed to obtain a slurry. Using this slurry, a doctor blade method is used. A 50 μm thick green sheet was prepared. Next, a Pd-based conductive paste for the internal electrodes 3 and 4 is printed on this green sheet by screen printing, and green sheets having no conductive layer are stacked on the upper and lower sides of this sheet and pressure-bonded, and cut to a predetermined size. Then, this is subjected to heat treatment at 400 ° C. for 2 hours to remove the binder, and thereafter, it is fired at 1200 ° C. for 2 hours in the air to form a pair of internal electrodes 3 and 4 facing each other with a distance D therebetween. The thermistor substrate 2 having the above was obtained. Next, on the pair of side surfaces and the upper surface of the thermistor base 2,
A g-Pd-based conductive paste was printed and baked to form a pair of external electrodes 5 and 6 and a trimming conductor layer 7 as shown in FIGS. In FIG. 1, the external electrodes 5 and 6 and the trimming conductor layer 7 are schematically illustrated by omitting the thickness.

【0009】一対の外部電極5、6は一対の内部電極
3、4に接続されている。トリミング用導電体層7は一
対の内部電極3、4及び一対の外部電極5、6に対して
電気的に接続されておらず、長さL、幅Wの島状に形成
されている。
The pair of outer electrodes 5, 6 are connected to the pair of inner electrodes 3, 4. The trimming conductor layer 7 is not electrically connected to the pair of internal electrodes 3 and 4 and the pair of external electrodes 5 and 6, but is formed in an island shape having a length L and a width W.

【0010】完成したサーミスタの特性をチェックし、
一対の外部電極5、6間の抵抗値が所望範囲から外れて
いる時にはトリミング用導電体層7にレーザビームでト
リミング溝を形成するか又はこの一部又は全部を除去し
て抵抗値を調整する。この実施例ではトリミングを前提
に初期抵抗値が所望範囲よりも低く設定されているの
で、導電体層7をトリミングすることによって抵抗値が
増加し、所望範囲に入る。なお、一対の外部電極5、6
間の抵抗は、一方の内部電極3から他方の内部電極4に
直接に至る経路の抵抗と、一方の内部電極3から導電体
層7を経由して他方の内部電極4に至る経路の抵抗と、
一方の外部電極5から導電体層7を経由して他方の外部
電極6に至る経路の抵抗の並列接続の合成値と考えるこ
とができる。
Check the characteristics of the completed thermistor,
When the resistance value between the pair of external electrodes 5 and 6 is out of the desired range, a trimming groove is formed in the trimming conductor layer 7 with a laser beam, or a part or all of this is removed to adjust the resistance value. . In this embodiment, the initial resistance value is set lower than the desired range on the premise of trimming. Therefore, the resistance value is increased by trimming the conductor layer 7 to fall within the desired range. The pair of external electrodes 5 and 6
The resistance between them is the resistance of the path directly from the one internal electrode 3 to the other internal electrode 4, and the resistance of the path from the one internal electrode 3 to the other internal electrode 4 via the conductor layer 7. ,
It can be considered as a combined value of resistances connected in parallel in the path from one external electrode 5 to the other external electrode 6 via the conductor layer 7.

【0011】トリミング用導電体層7を設けない従来の
セラミックサーミスタにおいては目標抵抗値に対して
2.0〜4.0%程度のずれが生じるが、本実施例のよ
うに導電体層7を設けてトリミングすれば、目標値に対
するずれを0.5〜1.0%程度にすることができる。
In the conventional ceramic thermistor in which the conductor layer 7 for trimming is not provided, a deviation of about 2.0 to 4.0% occurs with respect to the target resistance value, but the conductor layer 7 is formed as in this embodiment. If provided and trimmed, the deviation from the target value can be set to about 0.5 to 1.0%.

【0012】[0012]

【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 (1) 図4に示すようにサーミスタ基体2の表面及び
トリミング用導電体層7の上にガラスペーストを塗布し
て絶縁性コーティング層8を形成してもよい。コーティ
ング層8を形成した上からレーザビームでトリミングす
ると、コーティング層8を介して導電体層7にトリミン
グ溝が形成され、溝はコーティング層8のガラスによっ
て被覆された状態となる。なお、コーティング層8を導
電体層7を保護するためにこの上のみに設けることもで
きる。 (2) 図1〜図3では、一対の内部電極3、4の対向
間隔Dが導電体層7の長さLよりも小さいが、図4に示
すように逆に大きくすることができる。また、図2では
導電体層7の幅Wが内部電極3、4の幅Yよりも大きい
が、逆に小さくすることもできる。 (3) 図1〜図3の導電体層7を図5に示すように一
対の外部電極5、6に対して平行な方向に分割された複
数の導電体層7a、7bとすること、又は図6に示すよ
うに一対の外部電極5、6に対して直角な方向に分割さ
れた複数の導電体層7a、7bとすることができる。ま
た、形状の異なる複数の導電体層をサーミスタ基体2の
表面に設け、これ等をトリミング用とすることができ
る。 (4) 内部電極3、4に対応するものを更に多く設け
てもよい。即ち、複数の対の内部電極を設けることがで
きる。また、一方の外部電極5に接続される内部電極の
個数と他方の外部電極6に接続される内部電極の個数と
を異なる値にすることができる。また、内部電極3、4
を積層コンデンサと同様に相互に段差を設け、平面的に
見て相互に重なるように配置することができる。 (5) 一対の内部電極3、4を設けないサーミスタに
も本発明を適用することができる。
MODIFICATION The present invention is not limited to the above-mentioned embodiments, and the following modifications are possible. (1) As shown in FIG. 4, an insulating coating layer 8 may be formed by applying a glass paste on the surface of the thermistor substrate 2 and the trimming conductor layer 7. When trimming is performed with a laser beam after the coating layer 8 is formed, a trimming groove is formed in the conductor layer 7 through the coating layer 8 and the groove is covered with the glass of the coating layer 8. The coating layer 8 may be provided only on this in order to protect the conductor layer 7. (2) In FIGS. 1 to 3, the facing distance D between the pair of internal electrodes 3 and 4 is smaller than the length L of the conductor layer 7, but it can be increased conversely as shown in FIG. Although the width W of the conductor layer 7 is larger than the width Y of the internal electrodes 3 and 4 in FIG. (3) The conductor layer 7 of FIGS. 1 to 3 is divided into a plurality of conductor layers 7a and 7b in a direction parallel to the pair of external electrodes 5 and 6 as shown in FIG. 5, or As shown in FIG. 6, a plurality of conductor layers 7a and 7b can be divided in a direction perpendicular to the pair of external electrodes 5 and 6. Further, a plurality of conductor layers having different shapes can be provided on the surface of the thermistor substrate 2 and these can be used for trimming. (4) More electrodes corresponding to the internal electrodes 3 and 4 may be provided. That is, a plurality of pairs of internal electrodes can be provided. Further, the number of internal electrodes connected to one external electrode 5 and the number of internal electrodes connected to the other external electrode 6 can be set to different values. In addition, the internal electrodes 3, 4
Can be arranged so as to overlap each other when seen in a plan view, similarly to the multilayer capacitor. (5) The present invention can be applied to a thermistor which does not have the pair of internal electrodes 3 and 4.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例のチップ型セラミックサーミス
タを示す斜視図である。
FIG. 1 is a perspective view showing a chip-type ceramic thermistor according to an embodiment of the present invention.

【図2】図1のサーミスタの平面図である。FIG. 2 is a plan view of the thermistor of FIG.

【図3】図2のA−A線断面図である。3 is a cross-sectional view taken along the line AA of FIG.

【図4】変形例のサーミスタを示す断面図である。FIG. 4 is a cross-sectional view showing a modified thermistor.

【図5】別の変形例のサーミスタを示す平面図である。FIG. 5 is a plan view showing a thermistor of another modified example.

【図6】更に別の変形例のサーミスタを示す平面図であ
る。
FIG. 6 is a plan view showing a thermistor of another modification.

【符号の説明】[Explanation of symbols]

2 サーミスタ基体 3、4 内部電極 5、6 外部電極 7 トリミング用導電体層 2 Thermistor base 3, 4 Internal electrode 5, 6 External electrode 7 Trimming conductor layer

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 セラミックサーミスタ基体と、前記サー
ミスタ基体に設けられた一対の電極とから成るチップ型
セラミックサーミスタにおいて、 前記サーミスタ基体の表面上に前記一対の電極に対して
離間してトリミング用導電体層が設けられていることを
特徴とするチップ型セラミックサーミスタ。
1. A chip-type ceramic thermistor comprising a ceramic thermistor base and a pair of electrodes provided on the thermistor base, wherein a trimming conductor is provided on the surface of the thermistor base with a distance from the pair of electrodes. A chip-type ceramic thermistor characterized in that layers are provided.
JP24394993A 1993-09-03 1993-09-03 Chip-type ceramic thermistor Withdrawn JPH0774006A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24394993A JPH0774006A (en) 1993-09-03 1993-09-03 Chip-type ceramic thermistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24394993A JPH0774006A (en) 1993-09-03 1993-09-03 Chip-type ceramic thermistor

Publications (1)

Publication Number Publication Date
JPH0774006A true JPH0774006A (en) 1995-03-17

Family

ID=17111439

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24394993A Withdrawn JPH0774006A (en) 1993-09-03 1993-09-03 Chip-type ceramic thermistor

Country Status (1)

Country Link
JP (1) JPH0774006A (en)

Similar Documents

Publication Publication Date Title
JP2002015939A (en) Multilayered electronic component and its manufacturing method
US4267634A (en) Method for making a chip circuit component
JPS6235257B2 (en)
JP2602801B2 (en) Multilayer chip inductor
JPS6323646B2 (en)
JPH08265083A (en) Chip type low pass filter
JPH0774006A (en) Chip-type ceramic thermistor
JPS636121B2 (en)
JPH0563007B2 (en)
JPH0661014A (en) Laminated thermistor
JPH06314601A (en) Ntc thermistor
JP2633838B2 (en) High temperature thermistor
JPH02122511A (en) Manufacture of laminated ceramic capacitor
JPS5827302A (en) Chip element including resistor
JPH09260194A (en) Laminated electronic part
JPH06310304A (en) Ntc thermistor
JP2000357603A (en) Chip-type thermistor and manufacture method thereof
JPH05226154A (en) Manufacture of laminated ceramic inductor
JPH0430172B2 (en)
JPH04260316A (en) Ceramic laminate
JPH0653009A (en) Multilayered thermistor
JP3245933B2 (en) Resistor
JPS6235253B2 (en)
JPH0653008A (en) Multilayered thermistor
JPH0634201U (en) Stacked thermistor

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20001107