JPH0653008A - Multilayered thermistor - Google Patents

Multilayered thermistor

Info

Publication number
JPH0653008A
JPH0653008A JP22200692A JP22200692A JPH0653008A JP H0653008 A JPH0653008 A JP H0653008A JP 22200692 A JP22200692 A JP 22200692A JP 22200692 A JP22200692 A JP 22200692A JP H0653008 A JPH0653008 A JP H0653008A
Authority
JP
Japan
Prior art keywords
internal electrode
electrode layer
thermistor
resistor
electrode layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22200692A
Other languages
Japanese (ja)
Inventor
Nobuyuki Nishimura
信幸 西村
Kazuhiko Oyama
和彦 大山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP22200692A priority Critical patent/JPH0653008A/en
Publication of JPH0653008A publication Critical patent/JPH0653008A/en
Pending legal-status Critical Current

Links

Landscapes

  • Thermistors And Varistors (AREA)

Abstract

PURPOSE:To reduce the iregularlity of resistance value of a multilayered ceramic thermistor, by making one of the facing areas of a first and a second inner electrode layers and a third inner electrode layer large and making the other small. CONSTITUTION:A first and a second inner electrodes 2 and 3 are arranged at a first position in a thermistor resistor 1. A third inner electrode layer 4 is arranged at a second position in the resistor 1. The third inner electrode 4 is made to face the first and the second inner electrode layers 2, 3. A first and a second outer electrodes 5 and 6 are connected with the first and the second inner lectrodes 2 and 3, respectively.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、電子機器における温度
補償、電流制御、温度検出などに使用するための積層型
サーミスタに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a laminated thermistor for use in temperature compensation, current control, temperature detection, etc. in electronic equipment.

【0002】[0002]

【従来の技術】現在使用されているセラミックサーミス
タの多くは、角柱又は角板の両端に電極を設けた構造に
なっている。この種の典型的な構造のサーミスの抵抗値
を下げるために抵抗体を薄く形成すると機械的強度及び
絶縁耐圧の低下が生じる。この問題を解決するために、
サーミスタを積層セラミックコンデンサと同様に積層型
にすることが例えば特公昭50−11585号公報で知
られている。
2. Description of the Related Art Most of the ceramic thermistors currently in use have a structure in which electrodes are provided at both ends of a prism or a square plate. If the resistor is thinly formed in order to reduce the resistance value of thermist of this type of typical structure, the mechanical strength and the dielectric strength are lowered. to solve this problem,
It is known, for example, from Japanese Examined Patent Publication No. 50-11585 to make a thermistor a multilayer type like a monolithic ceramic capacitor.

【0003】[0003]

【発明が解決しようとする課題】ところで、積層型セラ
ミックサーミスタの場合には、電極層を設けた複数のセ
ラミック生シート(グリーンシート)の積層のずれに基
づく一対の電極層のずれが抵抗値のバラツキになる。そ
こで、本発明の目的は、抵抗値のバラツキを小さくする
ことが可能な積層型サーミスタを提供することにある。
By the way, in the case of a laminated ceramic thermistor, the deviation of the pair of electrode layers due to the deviation of the lamination of a plurality of ceramic green sheets (green sheets) provided with the electrode layers causes the resistance value to change. It will vary. Therefore, an object of the present invention is to provide a laminated type thermistor capable of reducing the variation in resistance value.

【0004】[0004]

【課題を解決するための手段】上記目的を達成するため
の本発明は、温度変化に応じて抵抗値が変化する抵抗体
と、前記抵抗体の中の第1の仮想平面に夫々配設された
第1及び第2の内部電極層と、前記抵抗体の中の前記第
1の仮想平面に対して平行な第2の仮想平面に配置され
且つ前記第1及び第2の内部電極層に対向する部分を有
するように形成された第3の内部電極層と、前記第1の
内部電極層に接続され且つ前記抵抗体の外周面に設けら
れた第1の外部電極と、前記第2の内部電極層に接続さ
れ且つ前記抵抗体の外周面に設けられた第2の外部電極
とを備えた積層型サーミスタに係わるものである。
According to the present invention for achieving the above object, a resistor whose resistance value changes in response to a temperature change and a first virtual plane in the resistor are respectively provided. The first and second internal electrode layers, and the second internal electrode layers arranged in a second virtual plane parallel to the first virtual plane in the resistor and facing the first and second internal electrode layers. A third internal electrode layer formed so as to have a portion, a first external electrode connected to the first internal electrode layer and provided on an outer peripheral surface of the resistor, and a second internal electrode The present invention relates to a laminated thermistor including a second external electrode connected to an electrode layer and provided on the outer peripheral surface of the resistor.

【0005】[0005]

【発明の作用及び効果】本発明に係わる積層型サーミス
タにおいては、主として第1及び第2の内部電極層と第
3の内部電極層との間の抵抗を利用する。第1及び第2
の内部電極層間の抵抗値は、第1の内部電極層と第3の
内部電極層との対向面積S1 と第2の内部電極層と第3
の内部電極層との対向面積S2 との和S1 +S2 に依存
する。第1及び第2の内部電極層に対する第3の内部電
極層の対向領域にずれが生じた時には、第1及び第2の
内部電極層と第3の内部電極層との間の2つの対向面積
S1 、S2 の内の一方が大きくなり、他方が小さくな
る。この結果、2つの対向面積S1 、S2 の和S1 +S
2 はほとんど変化しない。従って、抵抗値のバラツキの
発生しにくい積層型サーミスタを提供することができ
る。
In the laminated thermistor according to the present invention, the resistance between the first and second internal electrode layers and the third internal electrode layer is mainly used. First and second
The resistance value between the internal electrode layers is as follows: the facing area S1 between the first internal electrode layer and the third internal electrode layer;
Depends on the sum S1 + S2 of the area S2 facing the internal electrode layer. When the facing region of the third internal electrode layer with respect to the first and second internal electrode layers is misaligned, two facing areas between the first and second internal electrode layers and the third internal electrode layer are provided. One of S1 and S2 becomes large and the other becomes small. As a result, the sum S1 + S of the two facing areas S1 and S2
2 hardly changes. Therefore, it is possible to provide a laminated type thermistor in which variations in resistance are less likely to occur.

【0006】[0006]

【第1の実施例】次に、図1〜図6を参照して本発明の
第1の実施例に関わる積層型サーミスタを説明する。こ
の積層型サーミスタは、図1に示すように温度依存性を
有するNTCサーミスタ材料から成るセラミック抵抗体
1と、第1、第2及び第3の内部電極層2、3、4と、
第1及び第2の外部電極5、6とから成る。
[First Embodiment] Next, a laminated type thermistor according to a first embodiment of the present invention will be described with reference to FIGS. As shown in FIG. 1, this laminated type thermistor includes a ceramic resistor 1 made of an NTC thermistor material having temperature dependence, first, second and third internal electrode layers 2, 3, 4 and
It is composed of first and second outer electrodes 5 and 6.

【0007】第1及び第2の内部電極層2、3はP1 で
示す抵抗体1の厚さ方向の第1の位置の第1の仮想平面
に配置され、それぞれの一端は互いに別の側面に露出
し、各側面に設けられた第1及び第2の外部電極5、6
に接続されている。第1及び第2の外部電極5、6に接
続されていない第3の内部電極層4は抵抗体1の中の厚
み方向のP2 で示す第2の位置の第2の仮想平面に配置
され、抵抗体1の一部である抵抗層7を介して第1及び
第2の内部電極層2、3に対向する部分を有する。な
お、抵抗体1は直方体(6面体)であり、第1及び第2
の内部電極層2、3は抵抗体1の一方の主面(上面)に
平行な第1の仮想平面内に設けられ、第3の内部電極層
4は第1の仮想平面に平行な第2の仮想平面に設けられ
ている。
The first and second internal electrode layers 2 and 3 are arranged on a first imaginary plane at a first position in the thickness direction of the resistor 1 indicated by P1, and one ends of the first and second inner electrode layers are on different side surfaces. First and second external electrodes 5 and 6 exposed and provided on each side surface
It is connected to the. The third internal electrode layer 4 which is not connected to the first and second external electrodes 5 and 6 is arranged in the second virtual plane at the second position indicated by P2 in the thickness direction in the resistor 1. It has a portion facing the first and second internal electrode layers 2 and 3 with the resistance layer 7 which is a part of the resistor 1 interposed therebetween. The resistor 1 is a rectangular parallelepiped (a hexahedron), and the first and second
Internal electrode layers 2 and 3 are provided in a first virtual plane parallel to one main surface (upper surface) of the resistor 1, and the third internal electrode layer 4 is a second virtual plane parallel to the first virtual plane. It is provided on a virtual plane.

【0008】図2から明らかなように第3の内部電極層
4は第1及び第2の内部電極層2、3の幅W1 よりも僅
かに小さい幅W2 を有し、且つ上方から見て第3の内部
電極層4の長手方向の縁が第1及び第2の内部電極層
2、3に含まれるように配置されている。また、第3の
内部電極層4は長さLを有し、この内の長さb1 、b2
の部分が第1及び第2の内部電極層2、3に対向してい
る。従って、第3の内部電極層4の第1及び第2の内部
電極2、3に対する対向面積S1 、S2 はb1 ×W2 及
びb2 ×W2 である。なお、この実施例ではb1 =b2
を目標に作製されている。
As is apparent from FIG. 2, the third inner electrode layer 4 has a width W2 slightly smaller than the width W1 of the first and second inner electrode layers 2 and 3, and is the first as viewed from above. The inner edges of the third internal electrode layer 4 are arranged so as to be included in the first and second internal electrode layers 2 and 3. Further, the third internal electrode layer 4 has a length L, and the lengths b1 and b2 in this
Part faces the first and second internal electrode layers 2 and 3. Therefore, the facing areas S1 and S2 of the third inner electrode layer 4 with respect to the first and second inner electrodes 2 and 3 are b1 x W2 and b2 x W2. In this embodiment, b1 = b2
It is made with the goal.

【0009】次に、図1の積層型サーミスタの製造方法
を図4〜図6を参照して説明する。まず、所定量の酸化
マンガン及び酸化コバルトに原子価制御剤及び焼結助剤
を加え、湿式ボールミルにて攪拌の後に脱水、乾燥を行
い、仮焼きをし、再度湿式ボールミルにて攪拌の後に脱
水、乾燥を行なって、セラミック・NTCサーミスタ材
料の粉体を得た。次に、この粉体に所定量のポリビニル
ブチラール系の有機バインダーと可塑剤とトルエン系溶
媒を加え湿式ボールミルにて攪拌の後、脱胞してスラリ
ーを得た。次に、このスラリーを使用してドクターブレ
ード法によって厚さ50μmのセラミックグリーンシー
ト(生シート)1a〜1eを得た。
Next, a method of manufacturing the laminated thermistor shown in FIG. 1 will be described with reference to FIGS. First, a valence control agent and a sintering aid are added to a predetermined amount of manganese oxide and cobalt oxide, stirred in a wet ball mill, dehydrated and dried, calcined, and again stirred in a wet ball mill and dehydrated. Then, the powder was dried to obtain a powder of ceramic / NTC thermistor material. Next, a predetermined amount of a polyvinyl butyral-based organic binder, a plasticizer, and a toluene-based solvent were added to this powder, and the mixture was stirred with a wet ball mill, and then defoamed to obtain a slurry. Next, using this slurry, ceramic green sheets (green sheets) 1a to 1e having a thickness of 50 μm were obtained by a doctor blade method.

【0010】次に、スクリーン印刷によって第1のグリ
ーンシート1a上に多数の第1及び第2の内部電極層
2、3を得るためのパターンを有するAg−Pd系導電
性ペースト層2a、3aを形成し、第2のグリーンシー
ト1bに多数の第3の内部電極層4を得るためのAg−
Pd系導電性ペースト層4aを形成した。次に、第1及
び第2のグリ−ンシート1a、1b及び電極層を設けな
い第3、第4及び第5のシート1c、1d、1eを図4
に示すように積層配置し、これ等を圧着して図4の破線
で示す位置でカットして図5に示す未焼成成形体11を
多数個得、脱バインダーのために成形体11に対して4
00℃、2時間の熱処理を施した後に、大気中で120
0℃、2時間焼成して図1及び図6に示すセラミック抵
抗体1を得た。次に、抵抗体1の両端面にAg−Pd系
導電性ペーストを塗布して焼付けることによって図1及
び図6に示す第1及び第2の外部電極5、6を形成し
た。
Next, Ag-Pd based conductive paste layers 2a, 3a having a pattern for obtaining a large number of first and second internal electrode layers 2, 3 are formed on the first green sheet 1a by screen printing. Ag− for forming a large number of third internal electrode layers 4 on the second green sheet 1b.
The Pd-based conductive paste layer 4a was formed. Next, the first and second green sheets 1a, 1b and the third, fourth and fifth sheets 1c, 1d, 1e without electrode layers are shown in FIG.
As shown in FIG. 5, they are laminated and pressure-bonded to each other and cut at positions indicated by broken lines in FIG. 4 to obtain a large number of unfired molded bodies 11 shown in FIG. Four
After heat treatment at 00 ℃ for 2 hours, 120 in the atmosphere
The ceramic resistor 1 shown in FIGS. 1 and 6 was obtained by firing at 0 ° C. for 2 hours. Next, the first and second external electrodes 5 and 6 shown in FIGS. 1 and 6 were formed by applying an Ag—Pd based conductive paste on both end faces of the resistor 1 and baking it.

【0011】次に、図6に示す構造の1000個のサー
ミスタの初期抵抗値の平均値は9.8kΩ、抵抗値の標
準偏差は2.4%であった。
Next, the average initial resistance value of 1000 thermistors having the structure shown in FIG. 6 was 9.8 kΩ, and the standard deviation of the resistance value was 2.4%.

【0012】比較のために、図7に示すように第1及び
第2の内部電極層2、3を抵抗体1の一部である抵抗層
7を介して対向配置し、対向面積は図1の2つの対向面
積の和(S1 +S2 )の半分とし、抵抗層7の厚さを図
1の2倍にした他は図1と同一に構成し且つ実施例と同
一の方法で積層型サーミスタを1000個作り、これ等
の抵抗値の平均値を求めたところ、10.1kΩであ
り、また標準偏差は7%であった。比較例と実施例の対
比から明らかなように本発明によれば標準偏差即ちバラ
ツキが大幅に改善される。
For comparison, as shown in FIG. 7, the first and second internal electrode layers 2 and 3 are arranged so as to face each other with the resistance layer 7 which is a part of the resistor 1 interposed therebetween. 2 is half the sum of the two facing areas (S1 + S2), and the thickness of the resistance layer 7 is double that of FIG. When 1,000 pieces were made and the average value of these resistance values was calculated, it was 10.1 kΩ, and the standard deviation was 7%. As is clear from the comparison between the comparative example and the example, the present invention greatly improves the standard deviation, that is, the variation.

【0013】本発明に従って、標準偏差即ちバラツキが
小さくなることを次に理論的に説明する。図1の第1及
び第2の内部電極層2、3間の電流通路は第1の内部電
極層2、抵抗体層7、第3の電極層4、抵抗体層7、及
び第2の内部電極層3であると考えることができる。
今、抵抗体層7の抵抗率をρ、厚さをD1 とすれば、第
1及び第2の内部電極層2、3の相互間の抵抗値R1 は
次式で示すことができる 。R1 =ρD1 /S1 +ρD1 /S2 =ρD1 /b1 W2 +ρD1 /b2 W2 =K1 /b1 +K1 /b2 但し、K1 はρD1 /W2 を示す定数である。今、図1
で第3の内部電極層4が左方向にαだけずれたとすれ
ば、抵抗値R1は次式で示される。 R1 =K1 /(b1 +α)+K1 /(b2 −α) この式から明らかなように、第1項の値が大きくなる
と、逆に第2項の値が小さくなり、第3の内部電極層4
のずれにも拘らず抵抗値がさほど変化しない。
The reduction of standard deviations or variations in accordance with the present invention will now be theoretically explained. The current paths between the first and second internal electrode layers 2 and 3 in FIG. 1 are the first internal electrode layer 2, the resistor layer 7, the third electrode layer 4, the resistor layer 7, and the second internal layer. It can be considered to be the electrode layer 3.
Now, if the resistivity of the resistor layer 7 is ρ and the thickness is D1, the resistance value R1 between the first and second internal electrode layers 2 and 3 can be expressed by the following equation. R1 = .rho.D1 / S1 + .rho.D1 / S2 = .rho.D1 / b1 W2 + .rho.D1 / b2 W2 = K1 / b1 + K1 / b2 where K1 is a constant indicating .rho.D1 / W2. Now, Figure 1
Assuming that the third internal electrode layer 4 is displaced to the left by α, the resistance value R1 is expressed by the following equation. R1 = K1 / (b1 + .alpha.) + K1 / (b2-.alpha.) As is clear from this equation, when the value of the first term increases, the value of the second term decreases on the contrary, and the third internal electrode layer 4
The resistance value does not change so much despite the deviation.

【0014】これに対して、図7に示す従来の構造の第
1及び第2の内部電極層2、3間の抵抗値R2 は次式で
示される。 R2 =ρD2 /S3 =ρD2 /aW2 =K2 /a 但し、K2 はρD2 /W2 を示す定数である。この図7
において第2の内部電極層3が左方向にαだけずれた時
の抵抗値R2は次式で示される。 R2 =K2 /(a+α) この式から明らかなように図7の構造では、ずれαによ
る抵抗値の変化分を打ち消す成分が生じない。従って、
ずれαが図1と図7で同一の場合には、図1の抵抗値の
変化分が図7のそれよりも大幅に小さくなる。なお、図
2において上下方向において第1及び第2の内部電極層
2、3に相対的に第3の内部電極層4がずれてもW1 >
W2 に設定されているために対向面積S1 、S2 の変化
は生じない。
On the other hand, the resistance value R2 between the first and second internal electrode layers 2 and 3 of the conventional structure shown in FIG. 7 is expressed by the following equation. R2 = .rho.D2 / S3 = .rho.D2 / aW2 = K2 / a where K2 is a constant indicating .rho.D2 / W2. This Figure 7
In, the resistance value R2 when the second internal electrode layer 3 is displaced to the left by α is expressed by the following equation. R2 = K2 / (a + α) As is clear from this equation, in the structure of FIG. 7, there is no component that cancels the change in the resistance value due to the shift α. Therefore,
When the shift α is the same in FIGS. 1 and 7, the change in the resistance value in FIG. 1 is significantly smaller than that in FIG. 7. In FIG. 2, even if the third internal electrode layer 4 is displaced relative to the first and second internal electrode layers 2 and 3 in the vertical direction, W1>
Since it is set to W2, the facing areas S1 and S2 do not change.

【0015】今、図1と図7のサーミスタにおいてb1
=b2 =a、2D1 =D2 を満足するように寸法が設定
されていれば、第1及び第2の内部電極層2、3間の抵
抗値は互いに同一になる。そこで、この条件において、
図1では第3の内部電極層4が左側にaの1/10だけ
ずれ、図7では第2の内部電極層3が左側にaの1/1
0だけずれた場合の抵抗値の変化を次に計算する。
Now, in the thermistor of FIGS. 1 and 7, b1
= B2 = a and 2D1 = D2 are satisfied, the resistance values of the first and second internal electrode layers 2 and 3 are the same. So, in this condition,
In FIG. 1, the third internal electrode layer 4 is shifted to the left by 1/10 of a, and in FIG. 7, the second internal electrode layer 3 is shifted to the left by 1/1 of a.
Next, the change in resistance value when there is a shift of 0 is calculated.

【0016】図1の場合には次の値になる。 R1 =K1 /(a+0.1a)+K1 /(a−0.1a) =K1 {2a/(a2 −0.01a2 )} =(2K1 /a)/(1−0.01) =(2K1 /a)/0.99 ずれが生じない場合(b1 =b2 の場合)の抵抗値R1
は2K1 /aであるので、第3の内部電極層4が10%
ずれても抵抗値R1 は約1%しか変化しないことを示
す。
In the case of FIG. 1, the following values are obtained. R1 = K1 / (a + 0.1a) + K1 / (a-0.1a) = K1 {2a / (a2-0.01a2)} = (2K1 / a) / (1-0.01) = (2K1 / a ) /0.99 resistance value R1 when there is no deviation (when b1 = b2)
Is 2K1 / a, the third internal electrode layer 4 is 10%
It is shown that the resistance value R1 changes only about 1% even if it is deviated.

【0017】一方、図7の従来のサーミスタにおいて、
第2の内部電極層3が左にaの1/10ずれたとすれ
ば、第1及び第2の内部電極層2、3間の抵抗値R2 は
次のようになる。 R2 =2K1 /(a+0.1a) =(2K1 /a)/1.1 ずれる前の抵抗値は図1と同様に(2K1 /a)である
ので、抵抗値が約10%変化する。
On the other hand, in the conventional thermistor shown in FIG.
If the second internal electrode layer 3 is displaced to the left by 1/10 of a, the resistance value R2 between the first and second internal electrode layers 2 and 3 is as follows. R2 = 2K1 / (a + 0.1a) = (2K1 / a) /1.1 Since the resistance value before shifting is (2K1 / a) as in FIG. 1, the resistance value changes by about 10%.

【0018】[0018]

【第2の実施例】次に、図8を参照して第2の実施例の
サーミスタを説明する。但し、図8及び後述する図9〜
図11において図1〜図3と共通する部分には同一の符
号を付してその説明を省略する。
[Second Embodiment] Next, a thermistor of a second embodiment will be described with reference to FIG. However, FIG. 8 and FIGS.
11, the same parts as those in FIGS. 1 to 3 are designated by the same reference numerals and the description thereof will be omitted.

【0019】第2の実施例のサーミスタの基本的構成は
第1の実施例と同一であるので、この全体の図示が省略
され、図3に対応する部分のみが図8に示されている。
図8では第3の内部電極層4が第1、第2及び第3の部
分41、42、43を有し、第1及び第2の部分41、
42が破線で示す第1及び第2の内部電極層2、3に上
方から見て含まれるように形成され、幅狭の第3の部分
43が第1及び第2の内部電極層2、3の間に配置され
ている。このように構成すると、第3の内部電極層4が
第1及び第2の内部電極層2、3に相対的に左右方向に
ずれた場合に、第1及び第2の部分41、42よりも幅
狭の第3の部分43における対向面積が変化するのみで
あるから、第3の内部電極層4のずれに基づく対向面積
の変化が極めて小さくなり、結果として抵抗値の変化も
小さくなる。なお、図8のサーミスタは基本構造におい
て図1と同一であるので、図1と同一の作用効果も有す
る。
Since the basic structure of the thermistor of the second embodiment is the same as that of the first embodiment, the whole illustration is omitted, and only the portion corresponding to FIG. 3 is shown in FIG.
In FIG. 8, the third internal electrode layer 4 has first, second and third portions 41, 42, 43, and the first and second portions 41, 42,
42 is formed so as to be included in the first and second internal electrode layers 2 and 3 shown by broken lines when viewed from above, and the narrow third portion 43 is formed into the first and second internal electrode layers 2 and 3. It is located between. According to this structure, when the third internal electrode layer 4 is displaced in the left-right direction relative to the first and second internal electrode layers 2 and 3, the third internal electrode layer 4 is more than the first and second portions 41 and 42. Since only the facing area in the narrow third portion 43 changes, the change in the facing area due to the displacement of the third internal electrode layer 4 becomes extremely small, and as a result, the change in the resistance value also becomes small. Since the thermistor of FIG. 8 has the same basic structure as that of FIG. 1, it has the same effects as those of FIG.

【0020】[0020]

【第3の実施例】第3の実施例のサーミスタは第1の実
施例のサーミスタの第1、第2及び第3の内部電極層
2、3、4のパターンを図9に示すように変形した他
は、第1の実施例と同一に構成されている。この実施例
では第1の内部電極層2が第1、第2及び第3の部分2
1、22、23を有し、第2の内部電極層3も第1、第
2及び第3の部分31、32、33を有する。それぞれ
の第2の部分22、32は、それぞれの第1及び第3の
部分21、31及び23、33よりも幅狭に形成され、
上方から見て第3の内部電極層4の左右の端が第3の部
分22、32に含まれるように形成されている。この結
果、第3の内部電極層4が左右方向にずれても対向面積
の変化は極めて少ない。図9のサーミスタは基本構造に
おいて図1と同一であるので、図1と同一の作用効果も
有する。
[Third Embodiment] The thermistor of the third embodiment is a modification of the pattern of the first, second and third internal electrode layers 2, 3 and 4 of the thermistor of the first embodiment as shown in FIG. Other than that, the configuration is the same as that of the first embodiment. In this embodiment, the first internal electrode layer 2 is the first, second and third parts 2
1, 22, 23, the second internal electrode layer 3 also has first, second and third portions 31, 32, 33. The respective second portions 22, 32 are formed narrower than the respective first and third portions 21, 31 and 23, 33,
When viewed from above, the left and right ends of the third internal electrode layer 4 are formed so as to be included in the third portions 22 and 32. As a result, even if the third internal electrode layer 4 shifts in the left-right direction, the change in the facing area is extremely small. Since the thermistor of FIG. 9 has the same basic structure as that of FIG. 1, it also has the same effects as those of FIG.

【0021】[0021]

【第4の実施例】図10は第4の実施例のサーミスタを
図1と同様に示す。この実施例では第1及び第2の内部
電極層2、3がそれぞれ2個設けられ、これ等の間に第
3の内部電極層4が配置されている。即ち、図4のグリ
ーンシート1bと1eの間にグリーンシート1aに相当
するものを追加して積層した構造になっている。第1及
び第2の外部電極5、6間の電流は2つの第1の内部電
極層2と共通の第3の内部電極層4と2つの第2の内部
電極層3を通って流れる。図10では2つの抵抗が第1
及び第2の外部電極5、6間に並列接続された状態にな
るので、低い抵抗値を容易に得ることができる。なお、
図18の基本的構造は図1と同一であるので、第1の実
施例と同一の作用効果も得られる。
[Fourth Embodiment] FIG. 10 shows the thermistor of the fourth embodiment in the same manner as in FIG. In this embodiment, two first and second internal electrode layers 2 and 3 are provided, respectively, and a third internal electrode layer 4 is arranged between them. That is, it has a structure in which a sheet corresponding to the green sheet 1a is additionally laminated between the green sheets 1b and 1e in FIG. The current between the first and second external electrodes 5, 6 flows through the two first internal electrode layers 2 and the common third internal electrode layer 4 and the two second internal electrode layers 3. In FIG. 10, the two resistors are first
Since the second external electrodes 5 and 6 are connected in parallel, a low resistance value can be easily obtained. In addition,
Since the basic structure of FIG. 18 is the same as that of FIG. 1, the same effect as the first embodiment can be obtained.

【0022】[0022]

【第5の実施例】図11に示す第5の実施例のサーミス
タにおいては、第1及び第2の内部電極層2、3がそれ
ぞれ2個、第3の内部電極層4が3個設けられている。
この結果、第1及び第2の外部電極5、6間に4つの抵
抗が並列接続された状態になり、抵抗値を更に下げるこ
とができる。なお、図11は基本的構造においては図1
と同一であるので、同一の作用効果も有する。
[Fifth Embodiment] In the thermistor of the fifth embodiment shown in FIG. 11, two first and second internal electrode layers 2 and 3 and three third internal electrode layers 4 are provided. ing.
As a result, four resistors are connected in parallel between the first and second external electrodes 5 and 6, and the resistance value can be further reduced. Note that FIG. 11 shows the basic structure of FIG.
Since it is the same as, it also has the same effect.

【図面の簡単な説明】[Brief description of drawings]

【図1】第1の実施例の積層型サーミスタを示す中央縦
断面図である。
FIG. 1 is a central longitudinal sectional view showing a laminated thermistor of a first embodiment.

【図2】図1のP1 位置における第1及び第2の内部電
極層のパターンを示す平面図である。
FIG. 2 is a plan view showing patterns of first and second internal electrode layers at a P1 position in FIG.

【図3】図1のP2 位置における第3の内部電極層のパ
ターンを示す平面図である。
FIG. 3 is a plan view showing a pattern of a third internal electrode layer at a P2 position in FIG.

【図4】図1のサーミスタを製造する際のグリーンシー
トの配置を示す正面図である。
4 is a front view showing an arrangement of green sheets when manufacturing the thermistor of FIG. 1. FIG.

【図5】図1のサーミスタを形成するための焼成前の成
形体を示す正面図である。
5 is a front view showing a molded body before firing for forming the thermistor of FIG. 1. FIG.

【図6】図1のサーミスタの斜視図である。6 is a perspective view of the thermistor of FIG. 1. FIG.

【図7】比較例の積層型サーミスタを示す断面図であ
る。
FIG. 7 is a cross-sectional view showing a laminated type thermistor of a comparative example.

【図8】第2の実施例のサーミスタの第3の内部電極層
のパターンを示す平面図である。
FIG. 8 is a plan view showing a pattern of a third internal electrode layer of the thermistor of the second embodiment.

【図9】第3の実施例のサーミスタの第1及び第2の内
部電極層のパターンを示す平面図である。
FIG. 9 is a plan view showing patterns of first and second internal electrode layers of the thermistor of the third embodiment.

【図10】第4の実施例のサーミスタを示す断面図であ
る。
FIG. 10 is a sectional view showing a thermistor of a fourth embodiment.

【図11】第5の実施例のサーミスタを示す断面図であ
る。
FIG. 11 is a sectional view showing a thermistor of a fifth embodiment.

【符号の説明】[Explanation of symbols]

1 抵抗体 2,3 第1及び第2の内部電極層 4 第3の内部電極層 1 Resistor 2,3 First and Second Internal Electrode Layers 4 Third Internal Electrode Layers

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 温度変化に応じて抵抗値が変化する抵抗
体と、 前記抵抗体の中の第1の仮想平面に夫々配設された第1
及び第2の内部電極層と、 前記抵抗体の中の前記第1の仮想平面に対して平行な第
2の仮想平面に配置され且つ前記第1及び第2の内部電
極層に対向する部分を有するように形成された第3の内
部電極層と、 前記第1の内部電極層に接続され且つ前記抵抗体の外周
面に設けられた第1の外部電極と、 前記第2の内部電極層に接続され且つ前記抵抗体の外周
面に設けられた第2の外部電極とを備えた積層型サーミ
スタ。
1. A resistor whose resistance value changes in response to a temperature change, and a first resistor disposed on a first virtual plane in the resistor.
And a second internal electrode layer, and a portion of the resistor which is arranged on a second virtual plane parallel to the first virtual plane and which faces the first and second internal electrode layers. A third internal electrode layer formed so as to have; a first external electrode connected to the first internal electrode layer and provided on an outer peripheral surface of the resistor; and a second internal electrode layer A laminated type thermistor comprising: a second external electrode connected to and provided on the outer peripheral surface of the resistor.
JP22200692A 1992-07-29 1992-07-29 Multilayered thermistor Pending JPH0653008A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22200692A JPH0653008A (en) 1992-07-29 1992-07-29 Multilayered thermistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22200692A JPH0653008A (en) 1992-07-29 1992-07-29 Multilayered thermistor

Publications (1)

Publication Number Publication Date
JPH0653008A true JPH0653008A (en) 1994-02-25

Family

ID=16775628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22200692A Pending JPH0653008A (en) 1992-07-29 1992-07-29 Multilayered thermistor

Country Status (1)

Country Link
JP (1) JPH0653008A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6300861B1 (en) * 1998-11-04 2001-10-09 Murata Manufacturing Co., Ltd. Organic thermistor device and method of producing same
US7889049B2 (en) 2008-06-16 2011-02-15 Murata Manufacturing Co., Ltd. Electronic component
CN114334323A (en) * 2021-12-30 2022-04-12 深圳顺络电子股份有限公司 Chip NTC thermistor and manufacturing method thereof
CN114334323B (en) * 2021-12-30 2024-07-12 深圳顺络电子股份有限公司 Chip NTC thermistor and manufacturing method thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6300861B1 (en) * 1998-11-04 2001-10-09 Murata Manufacturing Co., Ltd. Organic thermistor device and method of producing same
US7889049B2 (en) 2008-06-16 2011-02-15 Murata Manufacturing Co., Ltd. Electronic component
TWI396207B (en) * 2008-06-16 2013-05-11 Murata Manufacturing Co Electronic Parts
CN114334323A (en) * 2021-12-30 2022-04-12 深圳顺络电子股份有限公司 Chip NTC thermistor and manufacturing method thereof
CN114334323B (en) * 2021-12-30 2024-07-12 深圳顺络电子股份有限公司 Chip NTC thermistor and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JPH10247601A (en) Ntc thermistor element
JP3681900B2 (en) Multilayer ceramic capacitor
JPH11204309A (en) Laminated varistor
JPH10312933A (en) Laminated ceramic electronic parts
JP2000277382A (en) Multi-laminated ceramic capacitor and manufacturing method of the same
JPH0653008A (en) Multilayered thermistor
JP2888020B2 (en) Negative multilayer thermistor
JPH0661014A (en) Laminated thermistor
JPS636121B2 (en)
JP2769625B2 (en) Method of manufacturing multilayer printed filter for electric circuit
JPH0115159Y2 (en)
JP3632592B2 (en) Chip thermistor and manufacturing method thereof
JP4660922B2 (en) Thermistor and manufacturing method thereof
JPH0831393B2 (en) Multilayer ceramic capacitor with fuse
KR100220119B1 (en) Laminated-type chip ntc thermistor element
JPH0634201U (en) Stacked thermistor
JP2000294452A (en) Laminated ceramic electronic part array and manufacture thereof
JP3214440B2 (en) Method of manufacturing resistance element and resistance element
JPH0653009A (en) Multilayered thermistor
JP3716596B2 (en) Thermistor element
JP2001110605A (en) Chip-type thermistor
JPH04150002A (en) Thermistor element
JPH0653010A (en) Multilayered thermistor
JPH0845707A (en) Chip thermistor
JPH04286107A (en) Laminated ceramic capacitor

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20011107