JP2602801B2 - Multilayer chip inductor - Google Patents

Multilayer chip inductor

Info

Publication number
JP2602801B2
JP2602801B2 JP3185595A JP18559591A JP2602801B2 JP 2602801 B2 JP2602801 B2 JP 2602801B2 JP 3185595 A JP3185595 A JP 3185595A JP 18559591 A JP18559591 A JP 18559591A JP 2602801 B2 JP2602801 B2 JP 2602801B2
Authority
JP
Japan
Prior art keywords
conductor
conductors
chip inductor
multilayer chip
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3185595A
Other languages
Japanese (ja)
Other versions
JPH0513238A (en
Inventor
康哲 木岡
睦士 中澤
洋一 山本
定明 倉田
Original Assignee
太陽誘電 株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 太陽誘電 株式会社 filed Critical 太陽誘電 株式会社
Priority to JP3185595A priority Critical patent/JP2602801B2/en
Publication of JPH0513238A publication Critical patent/JPH0513238A/en
Application granted granted Critical
Publication of JP2602801B2 publication Critical patent/JP2602801B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、磁性体積層体の内部に
コイル状の導体を形成してなる積層チップインダクタに
関し、特に、耐パルス電圧の高い積層チップインダクタ
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer chip inductor having a coiled conductor formed inside a magnetic laminate, and more particularly to a multilayer chip inductor having a high withstand voltage.

【0002】[0002]

【従来の技術】積層チップインダクタの製造において、
積層体を得るプロセスに、印刷法とシート法との2つの
手法がある。前者の印刷法は、磁性体ペーストと導電ペ
ーストとをスクリーン印刷等によって順次塗り重ねて磁
性体層と周回する導体とを形成していく方法である。ま
た、後者のシート法は、スクリーン印刷等によって予め
導体が印刷された磁性体シートを積層すると共に、各磁
性体シート上の導体をスルーホールで接続するものであ
る。
2. Description of the Related Art In the production of multilayer chip inductors,
There are two processes for obtaining a laminate, a printing method and a sheet method. The former printing method is a method in which a magnetic material layer and a conductive paste are sequentially applied by screen printing or the like to form a magnetic material layer and a circling conductor. In the latter sheet method, magnetic sheets on which conductors are printed in advance by screen printing or the like are laminated, and the conductors on each magnetic sheet are connected by through holes.

【0003】上記の何れの方法で得られた積層体でも、
最終的にはそれが焼成され、さらに導体の露出している
両端面に導電ペーストを焼き付け、外部電極が形成され
る。これによって積層チップインダクタが得られる。こ
うして得られた磁性体の積層体の内部には、その積層方
向に重畳して周回するコイル状の導体を有する。
[0003] In the laminate obtained by any of the above methods,
Finally, it is baked, and furthermore, a conductive paste is baked on both exposed end surfaces of the conductor to form external electrodes. Thereby, a multilayer chip inductor is obtained. Inside the magnetic laminate thus obtained, there is provided a coil-shaped conductor that is superposed and circulates in the laminating direction.

【0004】このような積層チップインダクタでは、積
層体内部に形成されたコイル状の導体と外部電極との接
続部分において、確実な電気的な導通状態を得るため、
該導体が外部導体と接続される部分には、他の導体より
十分に幅広な内部導体引き出し部が形成されている。こ
の内部導体引出し部を有する導体は、他の導体と同じ乳
剤厚のスクリーンを用いてほぼ同じ膜厚に形成されてい
る。その結果、上記内部導体引き出し部と導体の印刷膜
厚及び焼成後の導体厚はほぼ同じとなる。
In such a multilayer chip inductor, in order to obtain a reliable electric conduction state at a connection portion between the coil-shaped conductor formed inside the multilayer body and the external electrode,
At a portion where the conductor is connected to the outer conductor, an inner conductor lead portion which is sufficiently wider than other conductors is formed. The conductor having the internal conductor lead-out portion is formed to have substantially the same film thickness by using a screen having the same emulsion thickness as the other conductors. As a result, the printed film thickness of the internal conductor lead portion and the conductor and the conductor thickness after firing become substantially the same.

【0005】図2にこのような従来の積層チップインダ
クタの断面図を示す。同図において、21は、磁性体層
を積層してなる積層体である。23、25、26は、該
積層体21の内部に形成されると共に、スルーホール
(図示しない)を介して順次接続され、コイル状に連な
る周回状の導体である。このうち上下の導体23、25
には、積層体21の端面に導出する内部導体引出し部2
7、28を各々有し、この部分は導体23、25の他の
部分より幅広くなっている。22、24は、上記積層体
21の端面に形成された外部電極であり、これらは上記
内部導体引出し部27、28に接触し、導通している。
FIG. 2 shows a sectional view of such a conventional multilayer chip inductor. In the figure, reference numeral 21 denotes a laminate formed by laminating magnetic layers. Reference numerals 23, 25, and 26 denote circular conductors formed inside the laminate 21 and sequentially connected through through holes (not shown) to be continuous in a coil shape. Of these, the upper and lower conductors 23, 25
The internal conductor lead-out portion 2 leading to the end face of the laminate 21
7, 28, each of which is wider than the other portions of the conductors 23, 25. Reference numerals 22 and 24 denote external electrodes formed on the end surfaces of the laminate 21. These external electrodes are in contact with the internal conductor lead-out portions 27 and 28 and are conductive.

【0006】ところが、上記内部導体引き出し部27、
28の導体厚が薄いと、その部分での外部電極22、
とのコンタクトが弱くなり、導通不良が起こりやすい
という問題があった。そこで、この問題を解決するた
め、上記内部導体引き出し部27、28の厚みを厚く
し、外部電極22、24との確実な接触を図ることがこ
れまでにも提案されている。この方法によれば、上記内
部導体引き出し部と外部電極とのコンタクトが確実とな
るため、導通不良を低減させることができる。
However, the internal conductor lead-out portion 27,
28 is thin, the external electrodes 22, 2
There is a problem in that the contact with No. 4 is weakened and poor conduction easily occurs. In order to solve this problem, it has been proposed to increase the thickness of the internal conductor lead portions 27 and 28 so as to ensure reliable contact with the external electrodes 22 and 24 . According to this method, since the contact between the internal conductor lead-out portion and the external electrode is ensured, conduction failure can be reduced.

【0007】[0007]

【発明が解決しようとしている課題】しかしながら、上
記従来のような積層インダクタに対してパルス破壊試験
を行った場合、内部電極引出し部から導体に至る付け根
の部分に導体の破断が起こることが確認された。この原
因について検討したところ、内部導体引出し部から導体
に至る付け根の部分は、内部導体引き出し部と導体との
境の部分で急に導体幅が狭くなっているのに加え、導体
厚も段状の急に薄くなっているため、インダクタにパル
ス電圧を印加すると、上記内部導体引き出し部と導体と
の単位断面積当りの電荷量の差により、上記内部導体引
き出し部から導体に至る付け根部分に電荷が集中し、こ
の部分が破壊するためであることが分かった。
However, when a pulse breakdown test is performed on the above-described conventional laminated inductor, it has been confirmed that the conductor breaks at the base from the internal electrode lead-out portion to the conductor. Was. It was examined for this reason, the base of the portion extending to the conductor from the inner conductor drawer section, the inner conductor lead-out portion and the conductor
In addition to the sudden narrowing of the conductor width at the border,
When the pulse voltage is applied to the inductor, the difference in the amount of charge per unit cross-sectional area between the internal conductor lead-out portion and the conductor causes the internal conductor lead-out portion to reach the conductor because the thickness is also rapidly reduced. It was found that the charge was concentrated at the base and this part was destroyed.

【0008】内部導体引出し部の導体厚を厚くするとい
う上記従来の積層チップインダクタでは、外部電極との
コンタクトの改善に関しては有効であるが、内部導体引
き出し部から導体に至る付け根の部分での耐電圧は以前
のものと変わらず、パルス電圧による劣化が多く、依然
として信頼性が低いという問題があった。本発明は、上
記従来の積層チップインダクタの問題を解決し、耐パル
ス電圧が高く、信頼性の高い積層チップインダクタを提
供することを目的とする。
In the above-mentioned conventional multilayer chip inductor in which the conductor thickness of the internal conductor lead portion is increased, it is effective in improving the contact with the external electrode. The voltage is not different from the previous one, and there is a problem that much deterioration is caused by the pulse voltage and the reliability is still low. SUMMARY OF THE INVENTION It is an object of the present invention to solve the above problems of the conventional multilayer chip inductor and to provide a highly reliable multilayer chip inductor having high withstand voltage.

【0009】[0009]

【課題を解決するための手段】すなわち、本発明では、
上記目的を達成するため、磁性体の積層体の層間に周回
状の導体を有し、該導体は隣接する磁性体層間で互いに
接続されてコイル状に連なり、上記導体の一部は、積層
体の端面に達する十分に幅広な内部導体引き出し部を有
し、該内部導体引出し部が積層体の端面に形成された外
部電極に接続されている積層チップインダクタにおい
て、上記内部導体引き出し部を有する導体の上記内部導
体引き出し部それに連なる幅の狭い部分との境界部分
の導体の厚さが、他の磁性体の層間に形成された導体の
導体よりも厚く形成されていることを特徴とする積層チ
ップインダクタを提供する。
That is, in the present invention,
In order to achieve the above object, a circular conductor is provided between layers of the magnetic laminate, and the conductor is connected to each other between adjacent magnetic layers to form a coil, and a part of the conductor is formed in the laminate. of having a sufficiently wide internal conductor lead-out portion which reaches the end surface, the multilayer chip inductor internal conductor lead-out portion is connected to the external electrodes formed on the end face of the laminate, a conductor having the inner conductor lead-out portion Boundary portion between the above-described internal conductor lead portion and a narrow portion connected thereto
Of the conductor formed between the layers of other magnetic material
A multilayer chip inductor characterized by being formed thicker than a conductor .

【0010】[0010]

【作用】上記本発明による積層チップインダクタでは、
内部導体引き出し部とそれに連なっている導体の幅の狭
い部分との境界部分の導体膜の厚さが他の磁性体の層間
に形成された導体の導体厚よりも厚く形成されているた
め、導体のパターンの上記境界部分における単位断面積
当りの電荷量が小さくなり、内部導体引き出し部と上記
導体に至る境界部分での電荷の集中が緩和される。これ
によって、パルス破壊試験における耐久性が向上する。
In the multilayer chip inductor according to the present invention ,
The width of the inner conductor drawer and the conductor connected to it is narrow
The thickness of the conductor film at the boundary between the
Thicker than the conductor thickness of the conductor formed
Therefore, the amount of charge per unit cross-sectional area at the boundary portion of the conductor pattern is reduced, and the concentration of charges at the boundary portion between the internal conductor lead-out portion and the conductor is reduced. Thereby, the durability in the pulse destruction test is improved.

【0011】なお、導体厚の厚い上記導体と、導体厚の
薄いその他の導体との接続部分でも電荷の集中は起こ
る。しかし、内部導体引き出し部と上記導体との単位断
面積当りの電荷量の差に比べて、上記導体間の接続部分
での単位断面積当りの電荷量の差は小さいので、その部
分の電荷の集中は顕著ではなく、パルス破壊試験による
導体破壊は起こりにくい。ところで、電荷の集中を緩和
する方法として、導体の幅を広げるという方法もある。
しかしこの方法だと、コイル内部の磁性体の面積を大き
くとることができず、所望のインダクタンスが得られな
くなり、実用的でない。
Note that charge concentration also occurs at the connection between the above conductor having a large conductor thickness and another conductor having a small conductor thickness. However, the difference in the amount of charge per unit cross-sectional area at the connection between the conductors is smaller than the difference in the amount of charge per unit cross-sectional area between the inner conductor lead-out portion and the conductor. Concentration is not remarkable, and conductor breakdown by the pulse breakdown test is unlikely to occur. By the way, as a method of alleviating the concentration of charges, there is a method of increasing the width of a conductor.
However, according to this method, the area of the magnetic body inside the coil cannot be increased, and a desired inductance cannot be obtained, which is not practical.

【0012】[0012]

【実施例】次ぎに、図面を参照しながら、本発明の実施
例について具体的に説明する。図3は、本発明による積
層チップインダクタを、いわゆるシート法により製造す
る場合の磁性体シートの積層法を示す概念図である。フ
ェライト粉末等の磁性体粉末をバインダー中に分散した
磁性体スラリーを用い、ドクターブレード法等の手段で
薄い磁性体シート31、31…を作る。これらの磁性体
シート31、31…の所定の位置に予めスルーホール3
2、32…を打ち抜いた後、周回状の導体3a、3b、
3c、3d、3e、3fを各々印刷すると共に、上記ス
ルーホール32、32…にスルーホール導体を印刷す
る。
Next, an embodiment of the present invention will be specifically described with reference to the drawings. FIG. 3 is a conceptual diagram showing a method of laminating magnetic sheets when the multilayer chip inductor according to the present invention is manufactured by a so-called sheet method. Using a magnetic slurry in which a magnetic powder such as a ferrite powder is dispersed in a binder, thin magnetic sheets 31, 31... Are formed by means such as a doctor blade method. The through-holes 3 are previously provided at predetermined positions of these magnetic sheets 31, 31.
After punching 2, 32 ..., the conductors 3a, 3b,
3c, 3d, 3e, and 3f are printed, and through-hole conductors are printed in the through-holes 32.

【0013】必要とするコイルの巻数により、導体3
a、3b、3c、3dを有する磁性体シートを適当な組
数用意し、これらを順次積層する。そして、これら磁性
体シート31、31…の両側には、導体3aに代えて、
内部導体引出し部35、26を各々有する導体3e、3
fが各々印刷された磁性体シート33、34を積層し、
さらにその両側に導体が印刷されてない磁性体シート3
7、38を保護層として積層する。
Depending on the required number of coil turns, the conductor 3
A proper number of sets of magnetic sheets having a, 3b, 3c, and 3d are prepared, and these are sequentially laminated. .. On both sides of these magnetic sheets 31, 31.
Conductors 3e, 3 having internal conductor lead-out portions 35, 26, respectively.
f, the printed magnetic sheets 33 and 34 are laminated,
Further, a magnetic sheet 3 having no conductor printed on both sides thereof
7 and 38 are laminated as protective layers.

【0014】そして、この積層体を圧着し、焼成するこ
とにより、図1で示すような焼成済みの磁性体の積層体
11を得る。同図において、13、15、16は、該積
層体11の内部に形成されると共に、スルーホール(図
示しない)を介して順次接続され、コイル状に連なる周
回状の導体であり、焼成済みのものである。このうち上
下の導体13、15には、積層体11の端面に導出する
内部導体引出し部17、18を各々有し、この部分は導
体13、15の他の部分より幅広くなっている。この積
層体11の両端面に導電ペーストが塗布され、これが焼
付けられて、外部電極12、14が形成される。この外
部電極12、14は、上記積層体11の端面において、
内部導体引出し部17、18に接触し、導通している。
Then, the laminated body is pressed and baked to obtain a baked magnetic laminated body 11 as shown in FIG. In the figure, reference numerals 13, 15, and 16 denote circulating conductors which are formed inside the laminated body 11 and are sequentially connected through through holes (not shown) to be continuous in a coil shape. Things. Of these, the upper and lower conductors 13 and 15 have internal conductor lead-out portions 17 and 18 extending to the end surfaces of the laminated body 11, respectively, and this portion is wider than the other portions of the conductors 13 and 15. A conductive paste is applied to both end surfaces of the laminate 11 and is baked to form external electrodes 12 and 14. The external electrodes 12 and 14 are provided on the end face of the laminate 11
The inner conductors 17 and 18 are in contact with each other and are electrically connected.

【0015】図1から明かなように、上記外部導体1
2、14に接する内部導体引出し部17、18を有する
導体13、15は、他の導体16、16…に比べて導体
厚が厚くなっている。このような厚い導体13、15を
形成するには、図3で示すような未焼成の導体3e、3
fを形成する際、導体ペーストを他の導体3a、3b、
3c、3dに比べて厚く印刷する。導体3a、3b、3
c、3dを厚く印刷する方法としては、印刷スクリーン
の乳剤厚を厚くし、磁性体シート33、34上に導電ペ
ーストが厚く印刷されるようにするか、或は導体3e、
3fを同じスクリーンを用いて複数回印刷する方法が一
般的である。
As is apparent from FIG.
The conductors 13 and 15 having the internal conductor lead portions 17 and 18 in contact with the conductors 2 and 14 are thicker than the other conductors 16 and 16. In order to form such thick conductors 13 and 15, unfired conductors 3e and 3 as shown in FIG.
When forming f, the conductor paste is applied to other conductors 3a, 3b,
Print thicker than 3c and 3d. Conductors 3a, 3b, 3
As a method of printing thicker c and 3d, the emulsion thickness of the printing screen is made thicker so that the conductive paste is printed thicker on the magnetic sheets 33 and 34, or the conductor 3e,
It is common to print 3f multiple times using the same screen.

【0016】なお、図3では、1つの積層チップインダ
クタ毎に磁性体シート31、33、34、37、38を
積層する如く示してあるが、実際には広い磁性体シート
に各々の導体を縦横に複数印刷したものを積層し、これ
を個々の積層チップ毎に裁断した後、焼成するという方
法で製造される。次ぎに、本発明のより具体的な実施例
について説明する。
Although FIG. 3 shows the magnetic sheets 31, 33, 34, 37, and 38 laminated on one laminated chip inductor, in practice, the conductors are arranged vertically and horizontally on a wide magnetic sheet. Is manufactured by laminating a plurality of printed sheets, cutting the laminated chips into individual laminated chips, and then firing. Next, more specific examples of the present invention will be described.

【0017】(実施例1)素体材料であるフェライト粉
末を、ポリビニルブチラールを主成分とするバインダー
を用いてシート状に成型する。また、内部導体材料とな
るAg粉末を、エチルセルロースをバインダーとして、
α−ターピネオール及びブチルカルビトールアセテート
を溶剤として混合し、導電ペーストを作る。
(Example 1) A ferrite powder, which is an elementary material, is formed into a sheet using a binder containing polyvinyl butyral as a main component. In addition, Ag powder as an internal conductor material, using ethyl cellulose as a binder,
α-terpineol and butyl carbitol acetate are mixed as a solvent to form a conductive paste.

【0018】次ぎに、図3に示す様に、所定の位置にス
ルーホール32を設けた磁性体シート31、31…の上
に、上記導電ペーストを印刷し、周回状の導体3a、3
b、3c、3dを形成する。この場合、250メッシュ
のスクリーンメッシュに15μm程度の厚みの乳剤を塗
布した印刷スクリーンを用いた。また、内部導体引出し
部35、36を有する導体3e、3fについては、乳剤
厚が上記他の導体3a、3b、3c、3dを印刷すると
きに用いたものの約2倍、すなわち約30μm程度の乳
剤厚の印刷スクリーンを用いて印刷する。これにより、
導体3e、3fの印刷膜厚を、他の導体3a、3b、3
c、3dの約2倍程度とする。
Next, as shown in FIG. 3, the conductive paste is printed on magnetic sheets 31, 31...
b, 3c and 3d are formed. In this case, a printing screen in which an emulsion having a thickness of about 15 μm was applied to a 250-mesh screen mesh was used. The conductors 3e and 3f having the internal conductor lead-out portions 35 and 36 have an emulsion thickness about twice as large as that used when printing the other conductors 3a, 3b, 3c and 3d, that is, about 30 μm. Print using a thick printing screen. This allows
The printed film thickness of the conductors 3e, 3f is changed to the other conductors 3a, 3b, 3
c, about 2 times as large as 3d.

【0019】こうして得られた印刷シートを図3で示す
ように積層し、この積層シートの上下面に導体が印刷さ
れていない磁性体シート37、38を複数枚保護層とし
て積み重ねる。このように積層されたものを90℃、4
00kg/cm2 で熱圧着する。次いで、得られた積層
体を、その端面に導体3e、3fの内部導体引き出し部
35、36が露出するようにして、所定寸法に切断す
る。切断したものを900℃の温度で大気中で1時間焼
成する。図1に示すように、こうして得られた積層体1
1の両端面に外部電極用Agペーストを塗布し、これを
600℃の温度で大気中で20分間焼き付け、内部導体
引出し部17、18に導通する外部電極12、14を形
成し、積層チップインダクタを得る。
The printed sheets thus obtained are laminated as shown in FIG. 3, and a plurality of magnetic sheets 37 and 38 on which conductors are not printed on the upper and lower surfaces of the laminated sheets are stacked as protective layers. The laminate thus obtained is heated at 90 ° C. for 4 hours.
Thermocompression bonding is performed at 00 kg / cm 2 . Next, the obtained laminate is cut into a predetermined size such that the internal conductor lead portions 35 and 36 of the conductors 3e and 3f are exposed at the end surfaces. The cut piece is fired at 900 ° C. for 1 hour in the air. As shown in FIG. 1, the thus obtained laminate 1
An Ag paste for an external electrode is applied to both end surfaces of the laminated chip inductor 1 and baked in the air at a temperature of 600 ° C. for 20 minutes to form external electrodes 12 and 14 that are electrically connected to the internal conductor lead portions 17 and 18. Get.

【0020】こうして得られた積層チップインダクタ
を、100個無作為に取りだし、パルス破壊試験を行っ
た。すなわち、試験を行う各チップの初期の抵抗値を予
め測定し、平均値を求める。チップを一個づつ試験装置
にいれ、一定のパルス破壊エネルギーを印加したのち試
験後の抵抗値を測定する。平均値より0.5Ω以上抵抗
値が上昇したものを不良品と判定し、良品率を調べる。
抵抗値測定後、不良品を除いた同一試料を一個づつ試験
装置に入れ、さらに強いパルス破壊エネルギーを印加
し、その後再度抵抗値を測定し、良品率を調べ、以下こ
れを繰り返す。
One hundred multilayer chip inductors thus obtained were randomly taken out and subjected to a pulse breakdown test. That is, the initial resistance value of each chip to be tested is measured in advance, and the average value is determined. The chips are placed one by one in a test apparatus, and after applying a certain pulse breaking energy, the resistance value after the test is measured. If the resistance value has increased by 0.5Ω or more from the average value, it is determined as a defective product, and the non-defective product ratio is examined.
After measuring the resistance value, the same samples except for the defective products are put into a test apparatus one by one, and a stronger pulse destruction energy is applied. Thereafter, the resistance value is measured again, and the non-defective product rate is checked.

【0021】この試験において、印加した破壊エネルギ
ーに対する良品率を本発明品と従来品について各々調べ
た結果、図4と図5の通りになった。図4が本発明品、
図5が従来品である。これより、本発明品は、従来品に
比べて破壊エネルギーに対する耐久力が約2倍となって
いることがわかる。
In this test, the ratio of non-defective products to the applied breaking energy was examined for the product of the present invention and the conventional product, and the results are as shown in FIGS. 4 and 5. FIG. 4 shows the product of the present invention,
FIG. 5 shows a conventional product. This indicates that the product of the present invention has about twice the durability against breaking energy as compared with the conventional product.

【0022】(実施例2)実施例1において、図3の導
体3e、3fと導体3a、3b、3c、3dとを、共に
乳剤厚が同じ15μmの印刷スクリーン用いて印刷し
た。但、導体3e、3fについては、一度印刷した後、
その導体ペーストを乾燥し、その上に再び同一パターン
を重ねて印刷し、2倍の印刷膜厚とした。それ以外は、
全て実施例1と同様にして積層チップインダクタを製造
し、それらについて同様のパルス破壊試験を行った。そ
の結果、この実施例でもパルス破壊試験において上記実
施例1と同等の結果が得られた。
Example 2 In Example 1, the conductors 3e and 3f and the conductors 3a, 3b, 3c and 3d of FIG. 3 were printed using a printing screen having the same emulsion thickness of 15 μm. However, for the conductors 3e and 3f, after printing once,
The conductor paste was dried, and the same pattern was again superimposed and printed thereon, to give a double printed film thickness. Other than that,
All of the laminated chip inductors were manufactured in the same manner as in Example 1, and the same pulse breakdown test was performed on them. As a result, in this example, the same result as in Example 1 was obtained in the pulse destruction test.

【0023】なお、前記実施例では、内部導体引出し部
の幅が一定のものであるが、内部導体引出し部の幅をコ
イル導体側に向かって次第に狭くし、接続部分でコイル
導体と同じ幅になるようにしたものでも、前記内部導体
引出し部内での電荷の集中が緩和されることにより、前
記接続部分での破壊が減少し、前記実施例と同様の結果
が得られる。
In the above-described embodiment, the width of the internal conductor lead-out portion is constant. However, the width of the internal conductor lead-out portion is gradually reduced toward the coil conductor side so that the connection portion has the same width as the coil conductor. With this configuration, the concentration of charges in the internal conductor lead-out portion is alleviated, so that destruction at the connection portion is reduced, and the same result as in the above-described embodiment is obtained.

【0024】[0024]

【発明の効果】以上説明した通り、本発明によれば、積
層チップインダクタの内部導体と外部電極との導通不良
が減少し、パルス破壊試験による導通の劣化が減少し
て、積層チップインダクタの耐パルス電圧が向上する。
As described above, according to the present invention, poor conduction between the internal conductor and the external electrode of the multilayer chip inductor is reduced, and the deterioration of the conduction by the pulse breakdown test is reduced. The pulse voltage is improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例を示す積層チップインダクタの
略示縦断側面図である。
FIG. 1 is a schematic vertical sectional side view of a multilayer chip inductor showing an embodiment of the present invention.

【図2】従来例を示す積層チップインダクタの略示縦断
側面図である。
FIG. 2 is a schematic vertical sectional side view of a multilayer chip inductor showing a conventional example.

【図3】本発明による積層チップインダクタの製造例を
示す積層シートの分解斜視図である。
FIG. 3 is an exploded perspective view of a laminated sheet showing a production example of a laminated chip inductor according to the present invention.

【図4】本発明の実施例による積層チップインダクタに
ついてパルス破壊試験を行なった結果を示す破壊エネル
ギーと良品率との関係を示すグラフ。
FIG. 4 is a graph showing the relationship between the breaking energy and the yield rate showing the results of conducting a pulse breakdown test on the multilayer chip inductor according to the embodiment of the present invention.

【図5】従来例による積層チップインダクタについてパ
ルス破壊試験を行なった結果を示す破壊エネルギーと良
品率との関係を示すグラフ。 11 積層体 12 外部導体 13 導体 14 外部導体 15 導体 16 導体 17 内部導体引出し部 18 内部導体引出し部
FIG. 5 is a graph showing the results of conducting a pulse breakdown test on a multilayer chip inductor according to a conventional example, and showing the relationship between the breaking energy and the yield rate. Reference Signs List 11 laminated body 12 outer conductor 13 conductor 14 outer conductor 15 conductor 16 conductor 17 internal conductor lead-out part 18 internal conductor lead-out part

フロントページの続き (72)発明者 山本 洋一 東京都台東区上野6丁目16番20号 太陽 誘電株式会社内 (72)発明者 倉田 定明 東京都台東区上野6丁目16番20号 太陽 誘電株式会社内 (56)参考文献 特開 平3−23603(JP,A)Continuation of the front page (72) Inventor Yoichi Yamamoto 6-16-20 Ueno, Taito-ku, Tokyo Taiyo Yuden Co., Ltd. (72) Inventor Kurata 6-16-20 Ueno, Taito-ku, Tokyo Taiyo Yuden Co., Ltd. (56) References JP-A-3-23603 (JP, A)

Claims (1)

(57)【整理番号】 0030128−01 【特許請求の範囲】(57) [Reference number] 0030128-01 [Claims] 【請求項1】 磁性体の積層体の層間に周回状の導体を
有し、該導体は隣接する磁性体層間で互いに接続されて
コイル状に連なり、上記導体の一部は、積層体の端面に
達する十分に幅広な内部導体引き出し部を有し、該内部
導体引出し部が積層体の端面に形成された外部電極に接
続されている積層チップインダクタにおいて、上記内部
導体引き出し部を有する導体の上記内部導体引き出し部
それに連なる幅の狭い部分との境界部分の導体の厚さ
が、他の磁性体の層間に形成された導体よりも厚く形成
されていることを特徴とする積層チップインダクタ。
1. A conductor having a circular shape between layers of a laminated body of magnetic materials, the conductors being connected to each other between adjacent magnetic layers to form a coil, and a part of the conductor is an end face of the laminated body. sufficiently have wide internal conductor lead-out portion to reach, in the multilayer chip inductor internal conductor lead-out portion is connected to the external electrodes formed on the end face of the laminated body, the conductor having the inner conductor lead-out portion above Internal conductor drawer
Thickness of the conductor at the boundary between the narrow portion connecting to it
But thicker than conductors formed between layers of other magnetic materials
Multilayer chip inductor, characterized in that it is.
JP3185595A 1991-06-29 1991-06-29 Multilayer chip inductor Expired - Fee Related JP2602801B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3185595A JP2602801B2 (en) 1991-06-29 1991-06-29 Multilayer chip inductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3185595A JP2602801B2 (en) 1991-06-29 1991-06-29 Multilayer chip inductor

Publications (2)

Publication Number Publication Date
JPH0513238A JPH0513238A (en) 1993-01-22
JP2602801B2 true JP2602801B2 (en) 1997-04-23

Family

ID=16173554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3185595A Expired - Fee Related JP2602801B2 (en) 1991-06-29 1991-06-29 Multilayer chip inductor

Country Status (1)

Country Link
JP (1) JP2602801B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06338415A (en) * 1993-05-21 1994-12-06 Dale Electronics Inc Monolithic multilayer chip inductor and its manufacture
KR100320933B1 (en) * 1997-12-09 2002-03-08 이형도 Chip inductor and method for manufacturing the same
JP3351738B2 (en) * 1998-05-01 2002-12-03 太陽誘電株式会社 Multilayer inductor and manufacturing method thereof
JP3444226B2 (en) * 1998-11-18 2003-09-08 エフ・ディ−・ケイ株式会社 Multilayer inductor
WO2007086109A1 (en) * 2006-01-25 2007-08-02 Sumida Corporation Magnetic element and method for manufacturing same
KR20150006678A (en) * 2013-07-09 2015-01-19 삼성전기주식회사 Multilayer inductor and method of manufacturing the same
JP7180329B2 (en) * 2018-11-30 2022-11-30 Tdk株式会社 Laminated coil parts
JP7196831B2 (en) * 2019-12-27 2022-12-27 株式会社村田製作所 Laminated coil parts

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6144422Y2 (en) * 1979-07-30 1986-12-15
JPH0447950Y2 (en) * 1986-02-18 1992-11-12
JPH0323603A (en) * 1989-06-21 1991-01-31 Murata Mfg Co Ltd Laminated-type chip inductor

Also Published As

Publication number Publication date
JPH0513238A (en) 1993-01-22

Similar Documents

Publication Publication Date Title
US6189200B1 (en) Method for producing multi-layered chip inductor
JP3509058B2 (en) Multilayer ferrite chip inductor array
JP2602801B2 (en) Multilayer chip inductor
JPS5923458B2 (en) composite parts
JP2857552B2 (en) Multilayer electronic component and method of manufacturing the same
JPH0363205B2 (en)
JPS5924534B2 (en) Laminated composite parts
JP2779896B2 (en) Manufacturing method of laminated electronic components
JP2000091152A (en) Stacked electronic part, and its manufacture
JPS637016B2 (en)
JPH04260314A (en) Ceramic laminate
JPS636121B2 (en)
JPS587609Y2 (en) laminated transformer
JP2967843B2 (en) Multilayer chip inductor and method of manufacturing the same
JP2005109218A (en) Electrode paste and manufacturing method of ceramic electronic component using it
JP2766085B2 (en) Manufacturing method of laminate
JPH0475311A (en) Laminated ceramic capacitor
JPH05205961A (en) Manufacture of multilayer ceramic chip component
JP2003109820A (en) Laminated inductor and its manufacturing method
JPH0430172B2 (en)
JPH0338812A (en) Laminated capacitor
JPH03190703A (en) Manufacture of electrode-forming ceramic green sheet
JP2002110451A (en) Laminated electronic part and its manufacturing method
JPH11340082A (en) Multilayer chip component and its manufacture
JPH03763B2 (en)

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19950704

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080129

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090129

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090129

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100129

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110129

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees