JPH0773138A - バス使用権の調停方法および調停装置 - Google Patents

Abstract

(57)【要約】 【目的】 複数ユニットがバスに接続されているシステ
ムにおけるバス使用権の調停方法および調停装置に関
し，ユニット数が増加しても少ない信号線数でアービト
レーションを行うことを目的とする。 【構成】 各ユニットはそれぞれのアービトレーション
コードを１ビットずつバスに出力し，各ユニットから出
力される該ビットに基づく論理和をバス上の値とし，該
バスの値と自身のコードの１ビットずつを比較し，バス
の値の優先度が高い場合には，自身の優先度が低いもの
と判定して以後の自身のビットのバス出力は行わないよ
うにし，バスの値の優先度が低い場合には，自身の優先
度が高いものと判定して次のビットをバスに出力し，バ
スの値と自身のビットを比較し，全てのビットについて
優先度が高い場合にバス使用権を獲得する構成を持つ。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は，複数ユニットがバスに
接続されているシステムにおけるバス使用権の調停方法
および調停装置に関する。

【０００２】複数ユニットがバスに接続されているシス
テムにおいては，複数ユニットから同時にバス使用要求
が生じた場合にバス使用権を調停（アービトレーショ
ン）する必要がある。

【０００３】コンピュータの高性能化にともないバスに
接続されるユニット数が増大している。そのため，ユニ
ット数が増加しても少ない信号線数で効率的にアービト
レーションを行うことのできるアービトレ−ション方法
および装置が必要とされている。

【０００４】

【従来の技術】従来，ユニットのバス使用権の調停に必
要なバスの幅は，調停に必要なアービトレーションコー
ドのビット幅に応じた幅を必要としていた。例えばアー
ビトレーションコードを８ビットの幅とし，８本のバス
線を使用してバス線対応に最大８個までのユニットを接
続可能としてアービトレーションを行っていた。あるい
は，２ⁿ 個のユニットにビット幅ｎのコードを割り当
て，バスｎ本を使用してアービトレーションを行ってい
た。

【０００５】図６ (a)はバス線１本に１つのユニットを
対応付けてアービトレーションを行う場合である。図は
８本のバス線に８個のユニットを対応付けた場合を示
す。選択したユニットにバス使用権を与える８ビットの
コード（アービトレーションコード）をバスに出力し，
そのコードにより選択したユニットにバス使用権を与え
るようにする。例えば，ユニット１に接続される第１番
目のバス線のみ「１」とし，他は全て「０」とすること
によりユニット１にバス使用権を与えるようにする。

【０００６】図６ (b)は，２ⁿ 個のユニットにビット幅
ｎのコードを割り当て，バスｎ本を使用してアービトレ
ーションを行う場合の構成である。ｎ本のバス線に接続
されたユニットに対して２ⁿ 個のコード（アービトレー
ションコード）を割り当て，コードにより選択されたユ
ニットにバス使用権を与える。

【０００７】

【発明が解決しようとする課題】従来のバス使用権の調
停（アービトレーション）は，アービトレーションコー
ドに応じたバスの本数を必要としていたので，ユニット
数が増加するとアービトレーションで必要とするバス信
号線の本数を増加させなければならなかった。

【０００８】本発明は，ユニット数が増加してもバス使
用権の調停に必要なバス本数を増加させることなくアー
ビトレーションを行うことのできるバス使用権の調停方
法および調停装置を提供することを目的とする。

【０００９】

【課題を解決するための手段】本発明は，バス使用の優
先権を定める異なるアービトレーションコードを各ユニ
ットに固有に付与し，そのアービトレーションコードを
シリアル変換して１ビットずつ１本のバス線（アービト
レーションバス）に出力し，各ユニットのアービトレー
ションコードによりビット毎に定められるバスの信号レ
ベルと自身のアービトレーションコードの１ビットずつ
の値を比較し，バスの値の優先度が高い場合には，自身
の優先度が低いものと判定して以後の自身のビットのバ
ス出力は行わないようにし，バスの値の優先度が低い場
合には，自身の優先度が高いものと判定して次のビット
をバスに出力し，次のビットについてバスの値と自身の
ビットの値を比較し，全てのビットについてバスの値よ
り優先度が高い場合にバス使用権を獲得するようにし
た。

【００１０】図１は本発明の基本構成を示す（図はユニ
ット数が３つの場合について示す）。図において，１，
２，３はそれぞれユニット１，ユニット２，ユニット３
である。

【００１１】１０はコードシリアル化回路であって，自
身（ユニット１）のアービトレーションコードをシリア
ル信号に変換するものである。１１はコード出力回路で
あって，シリアル化されたアービトレーションコードを
１ビットずつバスに出力するものである。また，バス上
の値と自身のビットの値との比較結果バスの方が優先度
が高い場合にはそれ以後の自身のビットのバスへの出力
は行わないようにするものである。バスの値は各ユニッ
トのアービトレーションコードのビット出力に基づく論
理和により定められるようにされる。

【００１２】１２はコード比較回路であって，自身の出
力したアービトレーションコードのビットの値とバス上
の値を比較し，比較結果をコード出力回路１１およびバ
ス使用権獲得判定回路１３に出力するものである。

【００１３】１３はバス使用権獲得判定回路であって，
コード比較回路１２の比較結果を出力し，最終ビットま
で全てバス上の値より自身のアービトレーションコード
のビットの値の優先度が高い場合にバス使用権獲得を判
定するものである。

【００１４】１４はアービトレーション監視回路であ
る。２０はバスであって，アービトレーション開始信号
の伝送線，クロックの伝送線，各ユニットからシリアル
化されたアービトレーションコードが出力される伝送線
（アービトレーションバス）を含むものである。

【００１５】２１はアービトレーション開始信号を伝送
する伝送線である。２２はクロックを伝送する伝送線で
ある。２３は各ユニットのコード出力回路１１に接続さ
れる伝送線（アービトレーションバス）である。

【００１６】

【作用】図２は本発明の基本構成の動作説明図である。
以後の説明において，例として，ビット値の「１」（Ｈ
レべル）は優先度が高いことを示し，「０」（Ｌレベ
ル）は優先度が低いものとする。

【００１７】図は，バス線２１のアービトレーション開
始信号，バス線２２のクロック，バス線２３に出力され
るシリアル化されたアービトレーションコードの各ビッ
トの値の関係のタイムチャートを示す。

【００１８】アービトレーション監視回路１４はアービ
トレーション開始信号をバス線２１に出力する。 (1) クロック周期(1) において，アービトレーション
が開始される。

【００１９】コード出力回路１１は自身のシリアル化さ
れたアービトレーションコードの最上位ビットＣｎを出
力する。この時，他のユニットもそれぞれのシリアル化
されたアービトレーションコードの最上位ビットをバス
線２３に出力する。コード比較回路１２は自身のビット
の値Ｃｎとバス線２３の値を比較する。

【００２０】(2) クロック周期(2) において，コード
比較回路１２は自身のビットの値Ｃｎとバス線２３の値
を比較する。その結果，自身のビットは優先度の高い
「１」であるか，あるいは自身のビットの値は優先度の
低い「０」でありバス線２３の値も優先度の低い「０」
に基づく値（負論理の場合はアービトレーションコード
のビットが「０」の時にバス線２３へはＨレベルを出力
し，優先度が高い「１」の時にＬレベルをアービトレー
ションバスに出力するように構成される場合がある）で
あれば，次の第２位のビットをバス線２３に出力する。
あるいは，自身のビットは優先度の低い値「０」であ
り，バス線２３の値は優先度の高い値「１」に基づく値
であれば，以後バスには自身のビットは出力しない。

【００２１】他のユニットにおいても同様の処理を行
う。 (3) クロック周期(2) において自身のビットの値が優
先度の高い「１」であった場合もしくは，自身のビット
の値が優先度の低い値「０」でバス線２３の値も優先度
の低い値に基づくものであれば，クロック周期(3) にお
いて，コード比較回路１２は第3 位のビットＣｎ−２を
バス線２３に出力する。あるいは，クロック周期(2) に
おいて自身のビットの値がバス線２３の値より優先度が
低いと判定された場合には，自身のビットの値は出力せ
ず，優先度が低い値「０」に基づく値をバス線２３に出
力する。

【００２２】他のユニットにおいても同様の処理を行
う。同様の処理を各クロックで繰り返し，クロック周期
(n)において最下位ビットの値もバスの値より優先度が
高いものであれば，そのユニットはアービトレーション
においてバス使用権を獲得したと判定する。

【００２３】

【実施例】図３は本発明のアービトレーションコードの
例と動作例を示す。アービトレーションコードの優先度
は「１１１１」の優先度が一番高く，値が小さくなる順
に優先度が小さくなり，「００００」の優先度が一番低
いものとする。図３ (a)〜 (g)のタイムチャートは負論
理であって，アービトレーションコードの値「０」が
Ｈ，値「１」がＬである。

【００２４】図において，２０はアービトレーションコ
ードの例である。ユニット１のアービトレーションコー
ドコードは「１０１０」である。

【００２５】ユニット２のアービトレーションコードコ
ードは「１１００」である。ユニット３のアービトレー
ションコードコードは「１００１」である。ユニット４
のアービトレーションコードコードは「１０１１」であ
る。

【００２６】従って，ユニット２，ユニット４，ユニッ
ト１，ユニット３の順番に優先度が低くなる。アービト
レーションコード２０の例において，ユニット１，ユニ
ット３，ユニット４のバス使用要求があり，ユニット２
がバス使用要求なしとする。アービトレーションコード
２０の場合についてタイムチャート (a)〜 (g)により本
発明の基本構成の動作を説明する（図３の説明におい
て，図１を参照する）。

【００２７】図３において，(a)はクロックである。(b)
はアービトレーション開始信号であって，アービトレー
ション監視回路１４から出力されるものである。

【００２８】(c)はアービトレーションコードを出力す
るバス線２３（アービトレーションバス）の値を示し，
各ユニットから出力されるアービトレーションコードの
否定論理のワイヤードオアにより値が定められる。即
ち，１ビットの値が全て「０」ならＨレベルとなり，一
つのユニットでも「１」があるとＬレベルにプルダウン
される。

【００２９】図のクロック周期の順に動作を説明する。
ユニット２はバス使用要求をしないので，値「０」（Ｈ
レベル）を出力し続ける。

【００３０】(1) クロック周期(1) において，アービ
トレーション監視回路１４からアービトレーション開始
信号が出力され，各ユニットにおいてアービトレーショ
ンが開始される。

【００３１】(2) クロック周期(2) において，ユニッ
ト１，ユニット３，ユニット４からアービトレーション
コードの上位ビットｂ３がバス線（アービトレーション
バス）２３に出力される。

【００３２】各ユニットの出力値はいずれも「１」（Ｌ
レベル）である。各ユニットのコード比較回路におい
て，自身の出力したビットの値と，アービトレーション
バスの値を比較するが，いづれのユニットも同じ値なの
で勝ち負けはない。

【００３３】(3) クロック周期(3) において，ユニッ
ト１，ユニット３，ユニット４からアービトレーション
コードの次のビットｂ２がバス線（アービトレーション
バス）２３に出力される。各ユニットとも値「０」（Ｈ
レベル）を出力する。

【００３４】各ユニットのコード比較回路１２におい
て，自身の出力したビットの値と，アービトレーション
バス線の値を比較するが，いづれのユニットも同じ値な
ので勝ち負けはない。

【００３５】(4) クロック周期(4) において，ユニッ
ト１，ユニット３，ユニット４からアービトレーション
コードの次のビットｂ１がバス線（アービトレーション
バス）２３に出力される。ユニット１は値「１」（Ｌレ
ベル），ユニット３は値「０」（Ｈレベル），ユニット
４は値「１」（Ｌレベル）を出力する。

【００３６】各ユニットのコード比較回路１２におい
て，自身の出力したビットの値と，アービトレーション
バス線の値を比較する。ユニット３は自身の値が「０」
（Ｈレヘル）でアービトレーションバスの値１（Ｌレベ
ル）であるので，自身の負けを判定する。以後，ユニッ
ト３は自身のビットの値は出力せず，値「０」（Ｈレベ
ル）を出力し続ける。

【００３７】(5) クロック周期(5) において，ユニッ
ト１，ユニット４からアービトレーションコードの最下
位ビットｂ０がアービトレーションバス線に出力され
る。ユニット１は値「０」（Ｈレベル），ユニット４は
値「１」（Ｌレベル）を出力する。

【００３８】各ユニットのコード比較回路１２におい
て，自身の出力したビットの値と，バス線（アービトレ
ーションバス）２３の値を比較する。ユニット１は自身
の値が「０」（Ｈレベル）でアービトレーションバスの
値１（Ｌレベル）であるので，自身の負けを判定する。
以後，ユニット１は自身のビットの値を出力せず，値
「０」（Ｈレベル）を出力し続ける。ユニット４は自身
の値が「１」（Ｌレベル）でアービトレーションバスの
値０（Ｈレベル）であるので，自身の勝ちと判定する。
ユニット４は最下位ビットにおいてもバス線（アービト
レーションバス）２３の値より優先度が高いので，その
バス使用権獲得判定回路１３はバス使用権獲得を判定す
る。

【００３９】図４は本発明の実施例を示す。図４におい
て，１０はコードシリアル化回路である。

【００４０】１１はコード出力回路である。１２はコー
ド比較回路である。１３はバス使用権獲得判定回路であ
る。

【００４１】２５はプルアップ抵抗であって，フリップ
フロップ３０のＤ入力端子にＨレベルを入力するもので
ある。２６プルアップ抵抗であって，コードシリアル化
回路１０のフリップフロップ３０，フリップフロップ３
１、フリップフロップ３２，フリップフロップ３３，フ
リップフロップ３４をプリセットするものである。

【００４２】２７はプルアップ抵抗であって，フリップ
フロップ５１，フリップフロップ５５をプリセットする
ものである。２８はインバータであって，ＡＲＢＳＴＡ
ＲＴバー信号（アービトレーション開始信号を表し，図
では「ＡＲＢＢＵＳ」にバーを施した符号で表している
が，説明ではＡＲＢＳＴＡＲＴバーと表す）を入力し，
その否定論理を出力するものである。

【００４３】コードシリアル化回路１０において，３
０，３１，３２，３３，３４はそれぞれフリップフロッ
プであって，コードシリアル化回路１０に並列入力され
る自身のアービトレーションコード（Ｃ₃ Ｃ ₂ Ｃ₁ Ｃ₀
（Ｃ₃ が最上位ビット，Ｃ₀ が最下位ビット））を最上
位ビットＣ₃から下位ビットの順番にシリアルコードに
変換して出力するものである。

【００４４】４０，４１，４２，４３，４４はそれぞれ
ナンドゲートである。ナンドゲート４０は，Ｃ₃ ，Ｈレ
ベルの信号（プルアップ電圧），フリップフロップ３０
のＱ出力を入力するものである。

【００４５】ナンドゲート４１はＣ₂ ，フリップフロッ
プ３０のＱ出力，フリップフロップ３１のＱバー
（「Ｑ」バーを施した記号の意味）の出力端子（Ｑの否
定端子）の出力を入力し，それらの論理積の否定を出力
するものである。

【００４６】ナンドゲート４２はＣ₁ ，フリップフロッ
プ３１のＱ出力，フリップフロップ３２のＱバー（Ｑの
否定端子）出力を入力し，それらの入力の論理積の否定
を出力するものである。

【００４７】ナンドゲート４３はＣ₀ ，フリップフロッ
プ３２のＱ出力，フリップフロップ３３のＱバー（Ｑの
否定端子）出力を入力し，それらの論理積の否定を出力
するものである。

【００４８】ナンドゲート４４は，ナンドゲート４０，
４１，４２，４３の出力を入力し，それらの論理積の否
定を出力するものである。コード出力回路１１におい
て，５０はアンドゲートであって，ＡＲＢＪＯＩＮ信号
（バス使用権要求信号），Ｃ点の値（ナンドゲート４４
の出力であって，シリアル化されたコードの各ビットの
値），ノアゲート５３の出力（コード比較回路１２の比
較結果）を入力し，それらの論理積をとるものである。

【００４９】５１はフリップフロップであって，アンド
ゲート５０の出力を入力とし，クロックに同期してその
入力値をＱ端子に出力するものである。５２はナンドゲ
ートであって，フリップフロップ５１の出力Ｑの否定論
理をアービトレーションバスに出力するものである。

【００５０】コード比較回路１２において，５３はノア
ゲートであって，Ｂ点の値（フリップフロップ５１のＱ
出力）とＡＲＢＢＵＳバー（図では「ＡＲＢＢＵＳ」に
バーを施した符号で表しているが，説明ではＡＲＢＢＵ
Ｓバーと表し，アービトレーションバスの値である）を
入力し，それらの論理和の否定を出力するものである。

【００５１】５４はフリップフロップであって，ノアゲ
ート５３の出力を入力とし，クロックに同期してその値
をＱ端子に出力するものである。５５はノアゲートであ
って，Ａ点の値（ノアゲート５３の出力）とフリップフ
ロップ５４のＱ出力を入力し，その論理和の否定を，コ
ード比較回路１２の比較結果として出力するものであ
る。

【００５２】バス使用権獲得判定回路１３において，５
６はオアゲートであって，Ａ点の値とフリップフロップ
５４の出力Ｑの値の論理和をとるものである。

【００５３】６０はアンドゲートであって，フリップフ
ロップ３４の出力とノアゲート５５の出力（コード比較
回路１２の比較結果）を入力し，論理積をとるものであ
る。アンドゲート６０は最下位ビットＣ₀ がアービトレ
ーションバスの値より優先度が高いと判定された場合に
Ｈレベルの論理（バス使用権獲得（ＷＩＮ）を表す）を
出力するものである。

【００５４】図４の構成の動作は後述する。図５は本発
明の実施例（図４）のタイムチャートである（タイムチ
ャートの説明において図４を参照する）。

【００５５】(a)はクロックであって，各フリップフロ
ップ（３０，３１，３２，３３，３４，５１，５４）の
同期をとるものであり，クロックに同期して各フリップ
フロップの入力値（Ｄ）の値がＱ出力端子から出力さ
れ，入力値の否定論理がＱバー出力端子から出力され
る。

【００５６】(b)はＡＲＢＳＴＡＲＴバー信号（アービ
トレーション開始信号）であり，インバータ２８で反転
されて，各フリップフロップ（３０，３１，３２，３
３，３４，５１，５４）のクリア端子（ＣＬＲ）に入力
される。

【００５７】(c)はＡＲＢＪＯＩＮ（バス使用権要求信
号）であり，バス使用権要求をするものである。(d)は
シリアル化されたアービトレーションコードであり，最
上位ビットＣ₃から順番に最下位ビットＣ₀ まで１ビッ
トずつクロックに同期してＣ点（ナンドゲート４４の出
力点）に出力されるものである。

【００５８】(e)， (f)， (g)はバス使用権を獲得する
時のタイムチャートである。(e)はＢ点の信号を表し，
クロックに同期してシリアル化されたアービトレーショ
ンコードを表す。

【００５９】(f)はＡＲＢＢＵＳバーであって，アービ
トレーションバスの信号を表す。他のユニットから出力
されるシリアルコードの値を否定した値であり，自身お
よび他のユニットのコードのビットの値が全て「０」の
時Ｈであり，自身もしくは他のユニットのコードのビッ
トが１つでも「１」を出力している時Ｌである。

【００６０】(g)はＷＩＮ（バス使用権獲得信号）であ
って，最終ビットＣ₀ がアービトレーションバスの値よ
り優先度が高かった場合にＨレベルを出力してバス使用
権獲得を判定するものである。

【００６１】(e') ， (f') ， (h)は，バス使用権を獲
得できなかった場合のタイムチャートである。図はビッ
トＣ₁ で負けた場合（Ｃ₁ の値がアービトレーションバ
スの値より優先度が低かった場合）を例として示す。

【００６２】(e') はＢ点の値であって，Ｃ₃ ，Ｃ₄ の
値および，Ｃ₁ で値「０」が出力され，以後「０」を出
力し続けることを表す。(f') は，ＡＲＢＢＵＳバーで
あって，アービトレーションバスの信号を表す。上記
(f)と同様に値が決められるが，図はＣ₁ が出力されて
いるクロックにおいて，アービトレーションバスがＬで
ある場合を示す。

【００６３】(h)は，Ａ点（ノアゲート５３の出力点）
の値を表す。図４の実施例の動作を説明する（必要に応
じて図５を参照する）。図４の構成において，コードシ
リアル化回路はコードＣ₃ Ｃ₂ Ｃ₁ Ｃ₀ を並列入力し，
フリップフロップ３０，３１，３２，３３によりクロッ
クに同期して１周期毎に最上位ビットＣ₃ から順番に最
下位ビットＣ₀ まで順番にＣ点に出力する。

【００６４】コードシリアル化回路１０の各フリップフ
ロップ３０，３１，３２，３３，３４はアービトレーシ
ョン開始信号（ＡＲＢＳＴＡＲＴバー）によりクリアさ
れ，Ｑ出力は０，Ｑバー出力は１とされる（クロック周
期(1) ）。以後，フリップフロップ（３０，３１，３
２，３３，３４）のＱ出力をフリップフロップの番号の
順番に（Ｑ₁ ，Ｑ₂ ，Ｑ₃ ，Ｑ₄ ，Ｑ₅ ）と表す
（Ｑ₁ ，Ｑ₂ ，Ｑ₃ ，Ｑ₄ ，Ｑ ₅ ）はそれぞれフリップ
フロップ３０，３１，３２，３３，３４のＱ出力値を表
す。従って，クロック周期(1) では各フリップフロップ
の出力は（０，０，０，０，０）である。

【００６５】その後，１クロック毎にフリップフロップ
の出力値は順番に（１，０，０，０，０），（１，１，
０，０，０），（１，１，１，０，０），（１，１，
１，１，０），（１，１，１，１，１）と変化する。Ｑ
バー出力も同様に１クロック毎に（１，１，１，１，
１）から，（０，１，１，１，１），（０，０，１，
１，１），（０，０，０，１，１），（０，０，０，
０，０）に変化する。

【００６６】従って，ナンドゲート４０はクロック周期
(2) でＣ₃ の否定値が出力され，他のナンドゲート４
１，４２，４３の出力値は全て「１」である。またクロ
ック周期(3) ではナンドゲート４１の出力値はＣ₂ の否
定値であり，他のナンドゲート４０，４２，４３の出力
値は全て「１」である。同様にクロック周期(3) におい
て，ナンドゲート４２の出力値はＣ₁ の否定値であり，
他のナンドゲート４０，４１，４３の出力値は全て
「１」である。クロック周期(4) において，ナンドゲー
ト４３の出力値はＣ₀ の否定値であり，他のナンドゲー
ト４０，４１，４２の出力値は全て「１」である。

【００６７】従って，Ｃ点には，１クロック毎にコード
の最上位ビットから下位ビットに順番に１ビットずつ出
力される。コード出力回路１１のアンドゲート５０に，
バス使用権要求信号（ＡＲＢＪＯＩＮ）とナンドゲート
４４の出力および，アービトレーションバスの信号値に
基づくノアゲート５５の出力値が入力される。以下ＡＲ
ＢＪＯＩＮはＨであるとする（バス使用権要求があ
る）。

【００６８】(1) バス使用権を獲得する場合。 例えば，Ｃ₃ の値が１であるとする。この時，Ｃ点の値
は１である。Ｂ点の値はクリアされているので「０」，
アービトレーションバスの値はアービトレーション開始
時点ではＨとされているので，ノアゲート５３の出力は
０である。またフリップフロップ５４のＱ出力もクリア
されているので０である。従ってノアゲート５５の出力
は１である。従って，アンドゲート５０はＣ₃ の値１を
出力する。そして，次のクロックでアンドゲート５０の
出力値（Ｃ₃ の値「１」）がフリップフロップ５１の出
力Ｑに表れ，Ｂ点の値は１となる（クロック周期(1)
）。Ｂ点の「１」を入力するノアゲート５３の出力は
０である。この時フリップフロップ５４のＱ出力は０で
あるので，ノアゲート５５の出力は１である。

【００６９】ノアゲート５５の出力はバス使用権獲得回
路６０に入力されるが，この時フリップフロップ３４の
Ｑ出力は０であるので，バス使用権獲得判定回路１３か
らはバス使用権獲得信号ＷＩＮは出力されない。

【００７０】次のクロック周期において（クロック周期
(3) ），Ｃ点の値はＣ₂ となる。例えば，Ｃ₂ は「０」
であるとする。アービトレーションバスから「１」を入
力する。このときアービトレーションバスの値もＨ（他
のユニットの優先度も低い状態）となる。ノアゲート５
３の出力（Ａ点の値）は０である。フリップフロップ５
４の出力Ｑも０である（クロック周期(2) において，フ
リップフロップ５４のＤ入力値は「０」であった）。従
って，ノアゲート５５の出力は１である。しかし，この
時フリップフロップ３４のＱ出力は０であるので，バス
使用権獲得判定回路１３からはバス使用権獲得信号ＷＩ
Ｎは出力されない。

【００７１】次のクロック周期(4) において，Ｃ点にＣ
₁ が出力される。Ｃ₁ は「１」であり，このアービトレ
ーションバス（ＡＲＢＢＵＳバー）はＨであったとす
る。Ｂ点の値は「１」である。従って，Ａ点の値は
「０」となる。フリップフロップ５４の出力は「０」で
ある（クロック周期(3) においてフリップフロップ５４
のＤ入力値は「０」であった。従って，ノアゲート５５
の出力は「１」である。しかし，フリップフロップ３４
のＱ出力は０であるので，バス使用権獲得判定回路１３
からはバス使用権獲得信号ＷＩＮは出力されない。

【００７２】同様に，最終ビットＣ₀ の値がアービトレ
ーションバスの値より優先度が高いとするとノアゲート
５５の出力は１であり，フリップフロップ３４のＱ出力
も１となるので，バス使用権獲得判定回路１３はバス使
用権獲得信号ＷＩＮを出力する。

【００７３】(2) バス使用権を獲得できない場合。 例えば，ビットＣ₁ が０で，Ｃ点の値がＣ₁ のときアー
ビトレーションバスがＬレベルであったとする（アービ
トレーションバスの値の方が優先度が高い状態）。この
とき，Ｂ点の値は０，アービトレーションバスの値はＬ
であるので，ノアゲート５３の出力（Ａ点の値）は１で
ある，従って，ノアゲート５５の出力は０となる。従っ
て，バス使用権獲得判定回路１３の出力は０となりバス
使用権獲得信号は出力されない。

【００７４】自身のビットが負けてＡ点が一度１になる
と，その値はフリップフロップ５４のＤ端子に入力され
るので，次のクロックで，フリップフロップ５４のＱ出
力は１となる。またフリップフロップＱの出力はオアゲ
ート５６を介してフリップフロップ５４のＤ入力端子に
入力されるのでフリップフロップ５４の出力Ｑは「１」
に保持される。それ以降のノアゲート５５の出力は０と
なる。以後フリップフロップ５４のＱ出力１が維持さ
れ，アービトレーションバスにはＨを出力し続ける。

【００７５】なお，本発明の装置は，ＰＬＡを使用して
構成することも可能である。

【００７６】

【発明の効果】本発明によれば，アービトレーションバ
スを一本で構成することができるので，アービトレーシ
ョンに必要な信号線数を少なくすることができる。

【００７７】また，バスをコネクタ接続するような場合
でも，アービトレーションコードのビット幅を増やすこ
とによりコネクタのピン数を増やす必要がないので，ア
ービトレーションの設計が行い易くなる。

【図面の簡単な説明】

【図１】本発明の基本構成を示す図である。

【図２】本発明の基本構成の動作説明図である。

【図３】本発明の動作例を示す図である。

【図４】本発明の実施例を示す図である。

【図５】本発明の実施例のタイムチャートを示す図であ
る。

【図６】従来のバス使用権の調停方法を示す図である。

【符号の説明】

１：ユニット１ ２：ユニット２ ３：ユニット３ １０：コードシリアル化回路 １１：コード出力回路 １２：コード比較回路 １３：バス使用権獲得判定回路 １４：アービトレーション監視回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】 バス接続された複数ユニットのバス使用
   権の調停方法において，該ユニットはバス使用権の優先
   度を表すアービトレーションコードを割り当てられ，各
   ビットのＨもしくはＬに対して優先度を定め，自身のア
   ービトレーションコードをシリアル変換するコードシリ
   アル化回路(10)と，シリアル化されたアービトレーショ
   ンコードを一ビットずつバスに出力するコード出力回路
   (11)と，バス上に出力されているレベルと自身のアービ
   トレーションコードのビット優先度を比較するコード比
   較回路(12)と，コード比較回路(12)の比較結果に基づい
   てバス使用権を判定するバス使用権獲得判定回路(13)と
   を備え，各ユニットはそれぞれのアービトレーションコ
   ードを一ビットずつバスに出力し，各ユニットから出力
   される該ビットに基づく論理和をバス上の値とし，該バ
   スの値と自身のコードの一ビットずつを比較し，バスの
   値の優先度が高い場合には，自身の優先度が低いものと
   判定して以後の自身のビットのバス出力は行わないよう
   にし，バスの値の優先度が低い場合には，自身の優先度
   が高いものと判定して次のビットをバスに出力し，バス
   の値と自身のビットを比較し，全てのビットについて優
   先度が高い場合にバス使用権を獲得することを特徴とす
   るバス使用権の調停方法。
2. 【請求項２】 バス接続された複数ユニットのバス使用
   権の調停をするため各ユニットに備えられるバス使用権
   の調停装置において，該ユニットはバス使用権の優先度
   を示すアービトレーションコードを割り当てられ，各ビ
   ットのＨもしくはＬに対して優先度を定めたものであ
   り，自身のアービトレーションコードをシリアル変換す
   るコードシリアル化回路(10)と，自身のシリアル化コー
   ドを一ビットずつバスに出力するとともに自身のアービ
   トレーションコードのビットがバスの値の優先度より低
   い場合には以後のビットは出力しないコード出力回路(1
   1)と，各ユニットのアービトレーションコード出力に基
   づく論理和をバス上の値とされるバスの値と自身のコー
   ドの一ビットずつ比較するコード比較回路(12)と，全て
   のビットについて優先度が高い場合にバス使用権を獲得
   することを判定するバス使用権獲得判定回路(13)とを備
   えたことを特徴とするバス使用権の調停装置。