JPH077120A - Mounting structure for semiconductor device, mounting board and semiconductor device - Google Patents

Mounting structure for semiconductor device, mounting board and semiconductor device

Info

Publication number
JPH077120A
JPH077120A JP5167413A JP16741393A JPH077120A JP H077120 A JPH077120 A JP H077120A JP 5167413 A JP5167413 A JP 5167413A JP 16741393 A JP16741393 A JP 16741393A JP H077120 A JPH077120 A JP H077120A
Authority
JP
Japan
Prior art keywords
semiconductor device
mounting
mounting board
resin
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5167413A
Other languages
Japanese (ja)
Inventor
Katsuo Arai
克夫 新井
Tadatoshi Danno
忠敏 団野
Mayumi Kaneko
真弓 金子
Kazuya Takahashi
和也 高橋
Tadaki Sakuraba
忠基 桜庭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP5167413A priority Critical patent/JPH077120A/en
Publication of JPH077120A publication Critical patent/JPH077120A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

PURPOSE:To avoid projection of a semiconductor device from a mounting board by forming a receiving recess in a mounting board body, inserting a semiconductor device therein, and connecting the outer leads of the semiconductor device electrically and mechanically with contacts formed around the opening of the recess. CONSTITUTION:A semiconductor device 15 is inserted into a receiving hole 24 made in a mounting board 22 with the end face side thereof, from which a group of outer leads 8 of a package 4 projects, directing upward. Consequently, each outer lead 8 of the semiconductor device 15 is connected, on the lower face side thereof, with a solder cream placed on each land 25 formed around the opening of the receiving hole 24 made in the upper face of the mounting board 22. When the solder cream is fused by reflow soldering and eventually solidified, each outer lead 8 is connected electrically and mechanically with the land 25 through a solder bump layer 27. This structure allows mounting of the semiconductor device 15 onto the mounting board 22 without projecting the device 15 from the upper face of the board 22 thus realizing reduction of overall height.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置の実装技
術、特に、半導体装置が実装基板の主面から突出しない
ように実装することができる画期的な半導体装置の実装
技術に関し、例えば、半導体集積回路装置(以下、IC
という。)の実装技術に利用して有効なものに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device mounting technique, and more particularly to an epoch-making semiconductor device mounting technique capable of mounting a semiconductor device so as not to project from the main surface of a mounting substrate. Semiconductor integrated circuit device (hereinafter referred to as IC
Say. ) Related to the effective implementation technology.

【0002】[0002]

【従来の技術】従来のIC実装技術としては、次のよう
なものがある。 (1) シングル・インライン・パッケージや、デュア
ル・インライン・パッケージを備えているIC(SIP
・IC、DIP・IC)等のように、インライン構造の
アウタリードを備えているICが実装基板に実装される
場合、実装基板本体にはコンタクト構造を有する挿入口
が複数個開設されており、この挿入口群に前記アウタリ
ード群がそれぞれ挿入され、この挿入口のコンタクトと
アウタリードとの間がそれぞれはんだ付けされることに
より、ICが実装基板上に持ち上げられた状態で実装さ
れる。
2. Description of the Related Art The conventional IC mounting technology is as follows. (1) IC equipped with a single in-line package or dual in-line package (SIP
-IC, DIP, IC, etc.) such as an IC having an outer lead of an in-line structure is mounted on a mounting board, the mounting board body is provided with a plurality of insertion openings having a contact structure. The outer lead group is inserted into the insertion port group, and the contact between the insertion port and the outer lead are soldered to each other, whereby the IC is mounted in a state of being lifted on the mounting substrate.

【0003】なお、DIP形部品自動挿入技術を述べて
ある例としては、日刊工業新聞社発行「電子部品の自動
組立入門」昭和56年7月30日発行 P135〜P1
37、がある。
Incidentally, as an example in which the DIP type automatic component insertion technology is described, "Introduction to Automatic Assembly of Electronic Components" issued by Nikkan Kogyo Shimbun, July 30, 1981, P135-P1
There are 37.

【0004】(2) スモール・アウトライン・パッケ
ージやクワッド・フラット・パッケージを備えているI
C(SOP・IC、QFP・IC)等のように、アウト
ライン構造のアウタリードを備えているICが実装基板
に実装される場合、実装基板本体の主面上にはコンタク
ト構造を有するランドが複数個形成されており、このラ
ンド群に前記アウタリード群がそれぞれ当接され、この
ランドとアウタリードとの間がそれぞれはんだ付けされ
ることにより、ICが実装基板上に支持(表面実装)さ
れた状態で実装される。
(2) I equipped with a small outline package or a quad flat package
When an IC such as C (SOP / IC, QFP / IC) having an outer lead of an outline structure is mounted on a mounting board, a plurality of lands having a contact structure are provided on the main surface of the mounting board body. The outer lead groups are respectively brought into contact with the land group, and the land and the outer lead are soldered to each other, so that the IC is mounted on the mounting board in a state of being supported (surface mounted). To be done.

【0005】なお、表面実装技術を述べてある例として
は、株式会社プレスジャーナル発行「1989サーフェ
イスマウントテクノロジー」昭和63年8月25日発
行、がある。
An example of the surface mount technology is "1989 Surface Mount Technology" issued by Press Journal Co., Ltd., issued August 25, 1988.

【0006】[0006]

【発明が解決しようとする課題】しかし、前記従来の半
導体装置の実装技術においては、次のような問題点があ
る。
However, the conventional semiconductor device mounting technology has the following problems.

【0007】(1) インライン構造のアウタリードを
備えている半導体装置においては、半導体装置の実装基
板への実装状態において、半導体装置が実装基板の本体
表面から突出するため、実装後の厚みが全体として厚く
なる。
(1) In a semiconductor device provided with an outer lead having an in-line structure, since the semiconductor device projects from the surface of the main body of the mounting substrate when the semiconductor device is mounted on the mounting substrate, the total thickness after mounting is as a whole. Get thicker.

【0008】(2) アウトライン構造のアウタリード
を備えている半導体装置においては、アウタリードがラ
ンドにはんだ付けされるため、実装基板上における半導
体装置の占有面積が大きくなるばかりでなく、パッケー
ジの厚さ分が実装基板上にどうしても突出してしまう。
(2) In a semiconductor device having an outer lead having an outline structure, since the outer lead is soldered to the land, not only the area occupied by the semiconductor device on the mounting board becomes large, but also the thickness of the package increases. Will inevitably project onto the mounting board.

【0009】本発明の目的は、半導体装置が実装基板か
ら突出するのを回避することができる半導体装置の実装
技術を提供することにある。
An object of the present invention is to provide a semiconductor device mounting technique which can prevent the semiconductor device from protruding from the mounting substrate.

【0010】本発明の第2の目的は、実装基板上におけ
る半導体装置の占有面積を小さくすることができる半導
体装置の実装技術を提供することにある。
A second object of the present invention is to provide a semiconductor device mounting technique capable of reducing the occupied area of the semiconductor device on the mounting substrate.

【0011】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

【0012】[0012]

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。すなわち、本体に収容凹部が形成されていると
ともに、この本体の一主面における収容凹部の開口縁辺
部にコンタクトが配設されている実装基板と、この実装
基板の収容凹部に収容されるパッケージを備えていると
ともに、このパッケージの外周面における一主面側端部
にアウタリードが前記コンタクトに対向するように突設
されている半導体装置とを備えており、前記半導体装置
が前記実装基板に前記パッケージを前記収容凹部に全体
的に没するように収容され、かつ、前記アウタリードが
前記コンタクトに電気的に接続された状態で実装されて
いることを特徴とする。
The typical ones of the inventions disclosed in the present application will be outlined below. That is, a mounting board in which a housing recess is formed in the main body, and a contact is arranged at an opening edge portion of the housing recess on one main surface of the main body, and a package housed in the housing recess of the mounting board are provided. And a semiconductor device in which an outer lead is provided so as to protrude from the one main surface side end portion of the outer peripheral surface of the package so as to face the contact, and the semiconductor device is mounted on the mounting substrate as the package. Is housed so as to be entirely immersed in the housing recess, and the outer lead is mounted in a state of being electrically connected to the contact.

【0013】[0013]

【作用】前記した手段によれば、半導体装置は実装基板
本体の収容凹部に全体的に没するように収容されている
ため、半導体装置が実装基板の表面から突出するのはき
わめて小さく抑制される。
According to the above-mentioned means, since the semiconductor device is housed so as to be entirely submerged in the housing recess of the mounting substrate body, the semiconductor device is suppressed from projecting from the surface of the mounting substrate to an extremely small level. .

【0014】また、半導体装置のアウタリード群は実装
基板の一主面における収容凹部の開口縁辺に配設される
ため、アウタリード群の実装基板上における占有面積は
最小限度に抑制することができる。
Further, since the outer lead group of the semiconductor device is arranged on the opening edge of the accommodation recess on the one main surface of the mounting substrate, the area occupied by the outer lead group on the mounting substrate can be suppressed to the minimum.

【0015】[0015]

【実施例】図1は本発明の一実施例である半導体装置の
実装構造体を示しており、(a)は正面断面図、(b)
は一部省略一部切断平面図である。図2はそれに使用さ
れている実装基板を示しており、(a)は斜視図、
(b)は(a)のb−b線に沿う断面図である。図3以
降は本発明の一実施例である半導体装置の製造方法を示
す各説明図である。
1 shows a mounting structure of a semiconductor device according to an embodiment of the present invention, in which (a) is a front sectional view and (b) is a sectional view.
Is a partially omitted plan view with some parts omitted. FIG. 2 shows a mounting board used for it, (a) is a perspective view,
(B) is sectional drawing which follows the bb line | wire of (a). 3 and subsequent drawings are explanatory views showing a method of manufacturing a semiconductor device according to an embodiment of the present invention.

【0016】本実施例において、本発明に係る半導体装
置の実装構造体21は実装基板22、および半導体集積
回路装置から成る半導体装置15を備えている。
In this embodiment, a semiconductor device mounting structure 21 according to the present invention includes a mounting substrate 22 and a semiconductor device 15 including a semiconductor integrated circuit device.

【0017】本発明の一実施例である実装基板22は本
体23を備えており、本体23は樹脂またはセラミック
等のような絶縁材料を用いられて所望の平板形状に形成
されている。本体23には収容凹部としての収容孔24
が所望の場所に配されて、厚さ方向に貫通するように一
体的に開設されており、この収容孔24の内部空間は半
導体装置15を収容し得る略正方形の柱形状に形成され
ている。
The mounting substrate 22 which is an embodiment of the present invention includes a main body 23, and the main body 23 is formed in a desired flat plate shape using an insulating material such as resin or ceramic. The main body 23 has a housing hole 24 as a housing recess.
Are arranged at desired locations and are integrally formed so as to penetrate in the thickness direction, and the internal space of the accommodation hole 24 is formed in a substantially square pillar shape capable of accommodating the semiconductor device 15. .

【0018】本体23の一主面(以下、上面とする。)
における収容孔24の開口縁辺部の四辺には、コンタク
トとしてのランド25が複数個宛配されて形成されてい
る。ランド25のそれぞれは周方向に所定のピッチをも
って等間隔に配されて、径方向に延在するように形成さ
れている。そして、各ランド25群のピッチは後記する
半導体装置のアウタリードのピッチと対応されるように
設定されている。
One main surface of the main body 23 (hereinafter referred to as the upper surface).
A plurality of lands 25 as contacts are formed on the four sides of the opening edge of the accommodation hole 24 in the above. Each of the lands 25 is arranged at equal intervals in the circumferential direction with a predetermined pitch, and is formed so as to extend in the radial direction. The pitch of each land 25 group is set so as to correspond to the pitch of the outer leads of the semiconductor device described later.

【0019】また、ランド25は略長方形の小さい板形
状に形成されており、その大きさは後記する半導体装置
のアウタリードよりも若干大きめに設定されている。そ
して、各ランド25の上面にははんだクリーム(図示せ
ず)がスクリーン印刷法等の適当な手段によって塗布さ
れている。このはんだクリームによってはんだ盛り層2
7が形成されるようになっている。
The land 25 is formed in a substantially rectangular small plate shape, and its size is set to be slightly larger than the outer lead of the semiconductor device described later. Then, a solder cream (not shown) is applied to the upper surface of each land 25 by an appropriate means such as a screen printing method. With this solder cream, the solder layer 2
7 are formed.

【0020】そして、各ランド25は本体23の収容孔
24が開口された上面に形成されている電気配線26に
電気的に接続されている。この電気配線6は本体23の
上面にスクリーン印刷法等のような適当な厚膜形成技術
により、予め形成しておいてもよいが、後述するよう
に、半導体装置が収容孔24に没入された後、スクリー
ン印刷法等により形成することもできる。
Each land 25 is electrically connected to an electric wiring 26 formed on the upper surface of the main body 23 where the accommodation hole 24 is opened. The electric wiring 6 may be formed in advance on the upper surface of the main body 23 by an appropriate thick film forming technique such as a screen printing method, but as described later, the semiconductor device is immersed in the accommodation hole 24. After that, it can also be formed by a screen printing method or the like.

【0021】他方、本実施例に係る半導体装置15は、
シリコン半導体ペレット(以下、ペレットという。)1
2と、ペレットの周囲に配設されている複数本のインナ
リード7と、各インナリード7にそれぞれ一体的に接続
されている各アウタリード8と、ペレット12の各ボン
ディングパッド12aおよびインナリード7の先端部に
その両端部をそれぞれボンディングされて橋絡されてい
るワイヤ13と、これらを樹脂封止するパッケージ14
とを備えている。そして、樹脂封止パッケージ14の外
周面における一主面側端部にアウタリード8群が径方向
外向きに突設されているとともに、各アウタリード8の
径方向の長さが約0.8mm以下になるように短く形成
されている。
On the other hand, the semiconductor device 15 according to the present embodiment is
Silicon semiconductor pellet (hereinafter referred to as pellet) 1
2, the plurality of inner leads 7 arranged around the pellet, the outer leads 8 integrally connected to the inner leads 7, the bonding pads 12a of the pellet 12 and the inner leads 7. A wire 13 bridging and bridging both ends thereof to the tip part, and a package 14 for sealing them with resin
It has and. A group of outer leads 8 are provided so as to project outward in the radial direction on the one main surface side end portion of the outer peripheral surface of the resin-sealed package 14, and the radial length of each outer lead 8 is set to about 0.8 mm or less. It is formed to be short.

【0022】以下、本発明の一実施例であるこの半導体
装置の製造方法を説明する。この説明により、前記半導
体装置ついての構成の詳細が共に明らかにされる。
A method of manufacturing this semiconductor device, which is an embodiment of the present invention, will be described below. From this description, details of the configuration of the semiconductor device will be clarified together.

【0023】本実施例において、前記構成に係る半導体
装置についての製造方法には、図3に示されている多連
リードフレーム1が使用されている。この多連リードフ
レーム1は銅系(銅またはその合金)材料からなる薄板
が用いられて、打ち抜きプレス加工またはエッチング加
工等の適当な手段により一体成形されている。
In this embodiment, the multiple lead frame 1 shown in FIG. 3 is used in the method of manufacturing the semiconductor device having the above structure. The multiple lead frame 1 is a thin plate made of a copper-based material (copper or its alloy) and is integrally formed by an appropriate means such as punching press working or etching working.

【0024】この多連リードフレーム1には複数の単位
リードフレーム2が横方向に1列に並設されている。但
し、一単位についてのみ図示および説明される。単位リ
ードフレーム2は位置決め孔3aが開設されている外枠
3を一対備えており、両外枠3、3は所定の間隔で平行
になるように配されて一連にそれぞれ延設されている。
隣り合う単位リードフレーム2、2間には一対のセクシ
ョン枠4が両外枠3、3間に互いに平行に配されて一体
的に架設されており、これら外枠3、3、セクション枠
4、4により形成される略正方形の枠体内に単位リード
フレーム2が構成されている。
On this multiple lead frame 1, a plurality of unit lead frames 2 are arranged side by side in a row in the lateral direction. However, only one unit is shown and described. The unit lead frame 2 includes a pair of outer frames 3 each having a positioning hole 3a. The outer frames 3 and 3 are arranged in parallel at a predetermined interval and are extended in series.
A pair of section frames 4 are provided between the unit lead frames 2 and 2 adjacent to each other so as to be parallel to each other between the outer frames 3 and 3 and are integrally installed. The outer frames 3 and 3 and the section frame 4, The unit lead frame 2 is formed in a substantially square frame formed by 4.

【0025】各単位リードフレーム2において、外枠3
およびセクション枠4の接続部にはダム吊り部材5が略
直角方向にそれぞれ配されて一体的に突設されており、
ダム吊り部材5には4本のダム部材6が略正方形の枠形
状になるように配されて、一体的に吊持されている。
The outer frame 3 of each unit lead frame 2
Further, dam suspension members 5 are arranged at substantially right angles to the connecting portion of the section frame 4 and are integrally projected.
Four dam members 6 are arranged on the dam suspension member 5 so as to have a substantially square frame shape and are integrally suspended.

【0026】ダム部材6には複数本のインナリード7が
長手方向に等間隔に配されて、略放射状に延在するよう
に径方向内向きに突設されており、インナリード7のそ
れぞれはその先端が一列に整列されて配置されている。
A plurality of inner leads 7 are arranged on the dam member 6 at equal intervals in the longitudinal direction, and are radially inwardly projected so as to extend substantially radially. Each of the inner leads 7 is provided. The tips are arranged in a line.

【0027】他方、ダム部材6におけるインナリード7
と反対側にはアウタリード8が複数本、それぞれが各イ
ンナリード7と一体的に連続するように配されて、互い
に平行で、かつ、ダム部材6に対して直角になるように
一体的に突設されている。そして、各アウタリード8の
外側先端は外枠3またはセクション枠4にそれぞれ連結
されている。また、アウタリード8のダム部材6から外
枠3またはセクション枠4までの距離はきわめて短く設
定されている。したがって、アウタリード8の外側先端
は外枠3またはセクション枠4から予め切り離しておい
てもよい。
On the other hand, the inner lead 7 in the dam member 6
On the opposite side, a plurality of outer leads 8 are arranged so that each is integrally continuous with each inner lead 7, and are integrally projected so as to be parallel to each other and at right angles to the dam member 6. It is set up. The outer ends of the outer leads 8 are connected to the outer frame 3 or the section frame 4, respectively. The distance from the dam member 6 of the outer lead 8 to the outer frame 3 or the section frame 4 is set to be extremely short. Therefore, the outer ends of the outer leads 8 may be separated from the outer frame 3 or the section frame 4 in advance.

【0028】そして、ダム部材6における隣り合うイン
ナリード7、7およびアウタリード8、8間の部分は、
後述する樹脂封止パッケージの成形時にレジンの流れを
せき止めるダム6aを実質的に構成している。
The portion of the dam member 6 between the adjacent inner leads 7, 7 and outer leads 8, 8 is
A dam 6a that substantially blocks the flow of the resin at the time of molding a resin-sealed package, which will be described later, is substantially configured.

【0029】本実施例において、インナリード7群はそ
のダム部材6の付近においてダム部材6を含む平面から
一方向(以下、下方向とする。)に離れるように約45
度の傾斜角度をもって屈曲されている。また、インナリ
ード7群はの先端付近である傾斜下端付近において水平
方向内向きに屈曲されている。したがって、インナリー
ド7群の内側端部はダム部材6を含む平面から下方向に
下げられており、その下げられる高さは、ペレットの厚
み分以上になるように設定されている。
In the present embodiment, the inner lead 7 group is separated from the plane including the dam member 6 in the vicinity of the dam member 6 in one direction (hereinafter, referred to as downward direction) by about 45.
It is bent with an inclination angle of degrees. Further, the inner lead 7 group is bent inward in the horizontal direction near the inclined lower end which is near the tip of the inner lead. Therefore, the inner end portion of the inner lead 7 group is lowered downward from the plane including the dam member 6, and the lowered height is set to be equal to or more than the thickness of the pellet.

【0030】そして、インナリード7群の下げられて水
平に形成された部分によってタブ部材取付部9が実質的
に形成されており、この取付部9の下面にはタブ部材1
0が固着されるようになっている。タブ部材10は絶縁
性を有する樹脂から成るテープが用いられて形成されて
おり、接着等の適当な手段によって取付部9の下面に固
着されるようになっている。
Then, the tab member mounting portion 9 is substantially formed by the lowered and horizontally formed portion of the inner lead 7 group, and the tab member 1 is formed on the lower surface of this mounting portion 9.
0 is fixed. The tab member 10 is formed by using a tape made of an insulating resin, and is fixed to the lower surface of the mounting portion 9 by an appropriate means such as adhesion.

【0031】前記構成にかかる多連リードフレームには
ペレット・ボンディング作業、続いて、ワイヤ・ボンデ
ィング作業が実施され、これら作業により、図4に示さ
れているような組立体が製造されることになる。
Pellet bonding work and then wire bonding work are carried out on the multiple lead frame having the above-mentioned structure, and by these works, an assembly as shown in FIG. 4 is manufactured. Become.

【0032】まず、ペレットボンディング作業により、
前工程においてバイポーラ形の集積回路素子等(図示せ
ず)を作り込まれた半導体集積回路構造体としてのペレ
ット12が、各単位リードフレーム2におけるタブ部材
10の上の略中央部に配されて、銀ペースト等の適当な
ボンディング材料が用いられて形成されるボンディング
層11を介して固着される。銀ペーストは、エポキシ系
樹脂接着剤、硬化促進剤、および溶剤に銀粉が混入され
て構成されているボンディング材料であり、タブ部材1
0上に塗布された銀ペーストにペレットが押接された
後、適当な温度により硬化(キュア)されることによ
り、ボンディング層11を形成するようになっている。
First, by pellet bonding work,
A pellet 12 as a semiconductor integrated circuit structure in which a bipolar type integrated circuit element or the like (not shown) is formed in the previous step is arranged on the tab member 10 in each unit lead frame 2 at a substantially central portion. , A silver paste or the like is used as a bonding material, and the bonding layer 11 is fixed. The silver paste is a bonding material composed of an epoxy resin adhesive, a curing accelerator, and a solvent mixed with silver powder.
The bonding layer 11 is formed by pressing the pellets onto the silver paste coated on the surface of the substrate 0 and then curing (curing) at an appropriate temperature.

【0033】なお、本実施例においては、ペレット12
はタブ部材10にボンディングされるため、タブ部材1
0にペレット12を予めボンディングしておき、このペ
レット12がボンディングされたタブ部材10を単位リ
ードフレーム2のタブ取付部9にボンディングするよう
にしてもよい。この場合には、複数枚のタブ部材10を
多連リードフレーム1の各単位リードフレーム2に対応
するように配置されているテープ形状に連結しておくこ
とにより、複数個のペレット12を多連リードフレーム
1に一括にボンディングすることができる。また、タブ
部材10群のテープと、多連リードフレーム1とを同一
方向に同期させて送ることにより、ペレットボンディン
グ作業を順次かつ連続的に実行することができる。
In this embodiment, the pellet 12
Is bonded to the tab member 10, the tab member 1
It is also possible to bond the pellets 12 to 0 in advance and bond the tab member 10 to which the pellets 12 are bonded to the tab attachment portion 9 of the unit lead frame 2. In this case, by connecting a plurality of tab members 10 in a tape shape arranged so as to correspond to each unit lead frame 2 of the multiple lead frame 1, a plurality of pellets 12 are multiply joined. The lead frame 1 can be collectively bonded. Further, the tapes of the tab member group 10 and the multiple lead frame 1 are sent in synchronism with each other in the same direction, whereby the pellet bonding work can be executed sequentially and continuously.

【0034】そして、タブ部材10に固定的にボンディ
ングされたペレット12のボンディングパッド12a
と、単位リードフレーム2における各インナリード7と
の間に、金系材料、銅系材料およびアルミニウム系材料
等を使用されて形成されているワイヤ13が、超音波熱
圧着式等のような適当なワイヤボンディング装置が使用
されることにより、その両端部をそれぞれボンディング
されて橋絡される。これにより、ペレット12に作り込
まれている集積回路は、ボンディングパッド12a、ワ
イヤ13、インナリード7およびアウタリード8を介し
て電気的に外部に引き出されることになる。
Then, the bonding pad 12a of the pellet 12 fixedly bonded to the tab member 10 is formed.
And a wire 13 formed of a gold-based material, a copper-based material, an aluminum-based material, or the like between the unit lead frame 2 and each inner lead 7 are suitable such as ultrasonic thermocompression bonding type. By using such a wire bonding device, both ends thereof are bonded and bridged. As a result, the integrated circuit built in the pellet 12 is electrically drawn to the outside through the bonding pad 12a, the wire 13, the inner lead 7 and the outer lead 8.

【0035】このようにしてペレットおよびワイヤ・ボ
ンディングされた多連リードフレームには、各単位リー
ドフレーム毎に樹脂封止するパッケージ群が、図5に示
されているようなトランスファ成形装置を使用されて単
位リードフレーム群について同時成形される。
For the multiple lead frames thus pellet-bonded and wire-bonded as described above, a package group for resin-sealing each unit lead frame is used by using a transfer molding apparatus as shown in FIG. The unit lead frame group is simultaneously molded.

【0036】図5に示されているトランスファ成形装置
50はシリンダ装置等(図示せず)によって互いに型締
めされる上型51と下型52とを備えている。下型52
の上型51との合わせ面には下型キャビティー凹部53
bが上型51の合わせ面53aと協働して、前記実装基
板22における収容孔24と略同一の深さを有するキャ
ビティー53を形成するようにそれぞれ複数組没設され
ている。但し、一単位のみが図示されている。
The transfer molding apparatus 50 shown in FIG. 5 includes an upper mold 51 and a lower mold 52 which are clamped to each other by a cylinder device or the like (not shown). Lower mold 52
The lower mold cavity recess 53 is provided on the mating surface with the upper mold 51.
A plurality of sets of b are submerged so as to cooperate with the mating surface 53a of the upper mold 51 to form the cavity 53 having substantially the same depth as the accommodation hole 24 in the mounting substrate 22. However, only one unit is shown.

【0037】上型51の合わせ面にはポット54が開設
されており、ポット54にはシリンダ装置(図示せず)
により進退されるプランジャ55が成形材料としての樹
脂から成るタブレットが投入され、このタブレットが溶
融されて成る樹脂(以下、レジンという。)を送給し得
るようになっている。
A pot 54 is provided on the mating surface of the upper die 51, and a cylinder device (not shown) is provided in the pot 54.
A tablet made of a resin as a molding material is put into the plunger 55 which is moved forward and backward by this, and a resin (hereinafter, referred to as a resin) made by melting the tablet can be fed.

【0038】下型52の合わせ面にはカル56がポット
54との対向位置に配されて没設されているとともに、
複数条のランナ57がポット54にそれぞれ接続するよ
うに放射状に配されて没設されている。各ランナ57の
他端部は下側キャビティー凹部53bにそれぞれ接続さ
れており、その接続部にはゲート58がレジンをキャビ
ティー53内に注入し得るように形成されている。ま
た、下型52の合わせ面には逃げ凹所59がリードフレ
ームの厚みを逃げ得るように、多連リードフレーム1の
外形よりも若干大きめの長方形で、その厚さと略等しい
寸法の一定深さに没設されている。
On the mating surface of the lower mold 52, a cull 56 is arranged at a position facing the pot 54 and is sunk.
A plurality of runners 57 are radially arranged so as to be respectively connected to the pots 54 and are recessed. The other end of each runner 57 is connected to the lower cavity recess 53b, and a gate 58 is formed at that connection so that the resin can be injected into the cavity 53. In addition, in the mating surface of the lower mold 52, a rectangular shape slightly larger than the outer shape of the multiple lead frame 1 is provided so that an escape recess 59 can escape the thickness of the lead frame, and a constant depth approximately equal to the thickness thereof. It is buried in.

【0039】前記構成にかかる多連リードフレーム1が
用いられて樹脂封止型パッケージがトランスファ成形さ
れる場合、上型51および下型52における各キャビテ
ィー53は各単位リードフレーム2における一対のダム
6a、6a間の空間にそれぞれ対応される。
When the resin-sealed package is transfer-molded by using the multiple lead frame 1 having the above structure, each cavity 53 in the upper mold 51 and the lower mold 52 has a pair of dams in each unit lead frame 2. It corresponds to the space between 6a and 6a, respectively.

【0040】トランスファ成形時において、前記構成に
かかる多連リードフレーム1は下型52に没設されてい
る逃げ凹所59内に、各単位リードフレーム2における
ペレット12が各下型キャビティー凹部53b内にそれ
ぞれ収容されるように配されてセットされる。この状態
において、ペレット12は下方に下げられインナリード
7群のタブ部材10上にボンディングされているため、
下型キャビティー凹部53bの底面付近に位置した状態
になっている。
At the time of transfer molding, the multiple lead frame 1 having the above-described structure has the recesses 59 formed in the lower mold 52, and the pellets 12 in each unit lead frame 2 are accommodated in the lower mold cavity recess 53b. It is arranged and set so as to be housed in each. In this state, the pellet 12 is lowered and bonded to the tab member 10 of the inner lead 7 group.
It is located near the bottom surface of the lower mold cavity recess 53b.

【0041】続いて、上型51と下型52とが型締めさ
れて各キャビティー53がそれぞれ形成されると、ポッ
ト54からプランジャ55により成形材料としてのレジ
ン60がランナ57およびゲート58を通じて各キャビ
ティー53に送給されて注入される。
Subsequently, when the upper mold 51 and the lower mold 52 are clamped to form the respective cavities 53, the resin 60 as the molding material is passed from the pot 54 to the plunger 55 through the runner 57 and the gate 58. It is sent to the cavity 53 and injected.

【0042】注入後、レジンが熱硬化されて樹脂封止パ
ッケージ14が成形されると、上型51および下型52
は型開きされるとともに、エジェクタ・ピン(図示せ
ず)により樹脂封止パッケージ14群が離型される。こ
のようにして、樹脂封止パッケージ14群が成形された
多連リードフレーム1はトランスファ成形装置50から
脱装される。
After the injection, when the resin is thermoset to mold the resin-sealed package 14, the upper mold 51 and the lower mold 52 are formed.
The mold is opened and the group of resin-sealed packages 14 is released from the mold by ejector pins (not shown). In this way, the multiple lead frame 1 on which the group of resin-sealed packages 14 is molded is detached from the transfer molding device 50.

【0043】そして、このように樹脂成形された樹脂封
止パッケージ14は実装基板22に開設された前記収容
孔24の内部空間よりも僅かに小さい略正方形の平盤形
状にされている。この樹脂封止パッケージ14の内部に
は、ペレット12、タブ部材10、インナリード7およ
びワイヤ13が樹脂封止された状態になっている。ま
た、各アウタリード8は樹脂封止パッケージ14におけ
る上面側の四辺から外部に直角にそれぞれ突出した状態
になっている。
The resin-sealed package 14 resin-molded in this manner has a substantially square flat plate shape slightly smaller than the internal space of the accommodation hole 24 formed in the mounting substrate 22. Inside the resin-sealed package 14, the pellet 12, the tab member 10, the inner lead 7 and the wire 13 are resin-sealed. In addition, each outer lead 8 is in a state of protruding from the four sides on the upper surface side of the resin-sealed package 14 at right angles to the outside.

【0044】樹脂封止パッケージを成形された多連リー
ドフレーム1は、リード切断成形工程において各単位リ
ードフレーム毎に順次、リード切断装置(図示せず)に
より、外枠3、セクション枠4およびダム6aが切り落
される。
The multiple lead frame 1 in which the resin-sealed package is molded is sequentially processed for each unit lead frame by a lead cutting device (not shown) in the lead cutting molding process, and the outer frame 3, the section frame 4, and the dam are formed. 6a is cut off.

【0045】外枠3およびセクション枠4が切り落とさ
れると、各アウタリード8がそれぞれ成形された状態に
なる。この際、アウタリード8のそれぞれは樹脂封止パ
ッケージ14の上面側の四辺に外部にきわめて短く突出
するように切断されて成形される。例えば、アウタリー
ド8の長さは、0.8mm以下になるように設定されて
いる。
When the outer frame 3 and the section frame 4 are cut off, each outer lead 8 is in a molded state. At this time, each of the outer leads 8 is cut and formed on the four sides on the upper surface side of the resin-sealed package 14 so as to project to the outside extremely shortly. For example, the length of the outer lead 8 is set to 0.8 mm or less.

【0046】次に、前記構成に係る実装基板および半導
体装置が使用される本発明の一実施例である半導体装置
の実装構造体の実装作業について説明する。この説明に
より、本発明の一実施例である半導体装置の実装構造体
の構成が明らかにされる。
Next, the mounting work of the mounting structure of the semiconductor device which is an embodiment of the present invention in which the mounting substrate and the semiconductor device having the above-mentioned structure are used will be described. This description clarifies the configuration of the mounting structure of the semiconductor device which is an embodiment of the present invention.

【0047】前記構成に係る半導体装置15は前記構成
に係る実装基板22の収容孔24に、パッケージ14の
アウタリード8群が突設された端面側を上側にされて挿
入される。この挿入により、半導体装置15の各アウタ
リード8の下面は実装基板22の上面における収容孔2
4の開口縁辺に形成された各ランド25のはんだクリー
ムの上にそれぞれ接着される。
The semiconductor device 15 having the above structure is inserted into the accommodation hole 24 of the mounting substrate 22 having the above structure with the end surface side of the package 14 on which the outer lead 8 group is provided protruding upward. By this insertion, the lower surface of each outer lead 8 of the semiconductor device 15 is accommodated in the accommodation hole 2 on the upper surface of the mounting substrate 22.
4 is adhered on the solder cream of each land 25 formed on the edge of the opening 4.

【0048】その後、ランド25の上に塗布されたはん
だクリームがリフローはんだ処理によって溶融されて固
化されると、各アウタリード8とランド25とがリフロ
ーはんだ処理により形成されたはんだ盛り層27によっ
て電気的かつ機械的に接続される。このようにしてアウ
タリード8とランド25とは電気的かつ機械的に接続さ
れた状態になるため、半導体装置15は実装基板22に
電気的かつ機械的に実装された状態になる。
After that, when the solder cream applied on the land 25 is melted and solidified by the reflow soldering process, each outer lead 8 and the land 25 are electrically connected by the solder pile layer 27 formed by the reflow soldering process. And mechanically connected. In this way, the outer lead 8 and the land 25 are electrically and mechanically connected to each other, so that the semiconductor device 15 is electrically and mechanically mounted on the mounting substrate 22.

【0049】半導体装置15が実装基板22の収容孔2
4に挿入され、アウタリード8群がランド25群に機械
的かつ電気的に接続された状態において、半導体装置1
0は実装基板22における本体23の上面から全く突出
されていない状態になっている。したがって、実装基板
22に半導体装置15が実装された後においても、実装
基板本体23の上面上に電気配線26をスクリーン印刷
法により形成することもできる。
The semiconductor device 15 has the housing hole 2 of the mounting substrate 22.
4 and the group of outer leads 8 is mechanically and electrically connected to the group of lands 25, the semiconductor device 1
0 is in a state in which it is not projected at all from the upper surface of the main body 23 of the mounting substrate 22. Therefore, even after the semiconductor device 15 is mounted on the mounting board 22, the electric wiring 26 can be formed on the upper surface of the mounting board body 23 by the screen printing method.

【0050】以上説明した前記実施例によれば次の効果
が得られる。 (1) 実装基板本体に収容孔を形成し、この収容孔に
半導体装置を挿入するとともに、収容孔の開口縁辺に形
成されたランドにこの半導体装置のアウタリードを電気
的かつ機械的に接続することにより、半導体装置を実装
基板の収容孔に確実に保持させることができるため、半
導体装置を実装基板にその本体上面から突出しない状態
で実装することができるとともに、半導体装置の各アウ
タリードを実装基板の各コンタクトとしてのランドに電
気的に接続することができる。
According to the above described embodiment, the following effects can be obtained. (1) An accommodation hole is formed in the mounting substrate body, the semiconductor device is inserted into the accommodation hole, and the outer lead of the semiconductor device is electrically and mechanically connected to the land formed on the opening edge of the accommodation hole. Since the semiconductor device can be reliably held in the accommodation hole of the mounting board, the semiconductor device can be mounted on the mounting board without protruding from the upper surface of the main body, and each outer lead of the semiconductor device can be mounted on the mounting board. It can be electrically connected to the land as each contact.

【0051】(2) 半導体装置を実装基板にその本体
上面から突出しない状態で実装させることにより、実装
後の厚さを薄くすることができ、また、実装後に電気配
線を実装基板本体上面にスクリーン印刷法等のような適
当な厚膜形成技術により形成することもできる。
(2) By mounting the semiconductor device on the mounting substrate without protruding from the upper surface of the main body, the thickness after mounting can be reduced, and after mounting, the electrical wiring is screened on the upper surface of the mounting substrate main body. It can also be formed by an appropriate thick film forming technique such as a printing method.

【0052】(3) 半導体装置のアウタリードの径方
向の長さを短く形成することにより、実装基板上におけ
る半導体装置の占有面積を小さく抑制することができる
ため、実装密度をより一層高めることができる。
(3) Since the outer lead of the semiconductor device is formed to have a small radial length, the area occupied by the semiconductor device on the mounting substrate can be suppressed to a small value, so that the mounting density can be further increased. .

【0053】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the embodiments and various modifications can be made without departing from the scope of the invention. Needless to say.

【0054】例えば、半導体装置15は実装基板の収容
孔に収容した状態で実装基板に実装するに限らず、図6
に示されているように、実装基板22Aの実装面の上に
実装してもよい。このように半導体装置15が実装基板
22Aの実装面の上に実装された場合であっても、アウ
タリード8の径方向の長さが短いため、実装基板22A
における半導体装置15の占有面積は充分に抑制するこ
とができ、実装密度を高めることができる。
For example, the semiconductor device 15 is not limited to being mounted on the mounting board while being housed in the housing hole of the mounting board.
It may be mounted on the mounting surface of the mounting substrate 22A as shown in FIG. Even when the semiconductor device 15 is mounted on the mounting surface of the mounting board 22A in this manner, the radial length of the outer lead 8 is short, and therefore the mounting board 22A is mounted.
The area occupied by the semiconductor device 15 in the above can be sufficiently suppressed, and the packaging density can be increased.

【0055】また、図7に示されているように、ペレッ
ト12がボンディングされているタブ部材10のペレッ
トボンディング主面と反対側の主面にヒートシンク16
を固着してもよい。このヒートシンク16を有する半導
体装置15Aにおいては、ペレット12の発熱をヒート
シンク16を通じて樹脂封止パッケージ14の外部にき
わめて効果的に放熱することができるため、半導体装置
15Aの放熱性能を高めることができる。
Further, as shown in FIG. 7, a heat sink 16 is provided on the main surface of the tab member 10 to which the pellets 12 are bonded, opposite to the main surface of the pellet bonding main surface.
May be fixed. In the semiconductor device 15A having this heat sink 16, the heat generated in the pellet 12 can be radiated to the outside of the resin-sealed package 14 through the heat sink 16 very effectively, so that the heat radiation performance of the semiconductor device 15A can be improved.

【0056】前記実施例においては、アウタリードが樹
脂封止パッケージから四方に突出するように構成されて
いる場合について説明したが、これに限らず、アウタリ
ードは樹脂封止パッケージから二方に突出するように構
成してもよい。
In the above-described embodiment, the case where the outer leads are configured so as to project from the resin-sealed package in four directions has been described. However, the present invention is not limited to this, and the outer leads may be projected in two directions from the resin-sealed package. You may comprise.

【0057】また、ペレットはインナリードに取り付け
られたタブ部材にボンディングするように構成するに限
らず、リードフレームに予め吊持されているタブにペレ
ットボンディングするように構成してもよい。
Further, the pellet is not limited to be bonded to the tab member attached to the inner lead, and may be configured to be pellet-bonded to the tab suspended in advance on the lead frame.

【0058】前記実施例においては、実装基板に収容孔
が開設されている場合について説明したが、半導体装置
を収容する収容凹部は、実装基板に厚さ方向に貫通する
ように開設された透孔によって構成するに限らず、底を
有する穴によって構成してもよい。
In the above-described embodiment, the case where the mounting substrate is provided with the accommodation hole has been described. However, the accommodation recess for accommodating the semiconductor device is a through hole formed so as to penetrate through the mounting substrate in the thickness direction. However, the hole may have a bottom.

【0059】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である半導体
集積回路装置に適用した場合について説明したが、それ
に限定されるものではなく、樹脂封止パッケージを備え
ているトランジスタやハイブリットIC等のような半導
体装置および実装基板への実装技術全般に適用すること
ができる。特に、本発明は高密度で、かつ、薄型の実装
が要求される場合に使用して優れた効果が得られる。
In the above description, the case where the invention made by the present inventor is mainly applied to the semiconductor integrated circuit device which is the background field of application has been described, but the present invention is not limited thereto and the resin-sealed package is used. The present invention can be applied to a semiconductor device such as a transistor and a hybrid IC, and a general mounting technique on a mounting substrate. In particular, the present invention can be used in cases where high density and thin mounting is required, and excellent effects can be obtained.

【0060】[0060]

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
The effects obtained by the typical ones of the inventions disclosed in the present application will be briefly described as follows.

【0061】実装基板本体に収容凹部を形成し、この収
容凹部に半導体装置を挿入するとともに、収容凹部の開
口縁辺に形成されたコンタクトにこの半導体装置のアウ
タリードを電気的かつ機械的に接続することにより、半
導体装置を実装基板の収容凹部内において各コンタクト
に電気的に接続させることができるため、半導体装置を
実装基板にその本体上面から突出しない状態で実装する
ことができ、半導体装置の実装構造体の厚さを薄くする
ことができる。
A housing recess is formed in the mounting substrate body, the semiconductor device is inserted into the housing recess, and the outer leads of the semiconductor device are electrically and mechanically connected to the contacts formed on the opening edge of the housing recess. Since the semiconductor device can be electrically connected to each contact in the accommodation recess of the mounting substrate, the semiconductor device can be mounted on the mounting substrate without protruding from the upper surface of the main body. The thickness of the body can be reduced.

【0062】半導体装置のアウタリードの径方向の長さ
を短く形成することにより、実装基板上におけるアウタ
リードの占有面積を小さく抑制することができるため、
実装密度をより一層高めることができる。
Since the outer lead of the semiconductor device is formed to have a small radial length, the area occupied by the outer lead on the mounting substrate can be suppressed to a small value.
The mounting density can be further increased.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例である半導体装置の実装構造
体を示しており、(a)は正面断面図、(b)は一部省
略一部切断平面図である。
1A and 1B show a mounting structure of a semiconductor device according to an embodiment of the present invention, in which FIG. 1A is a front sectional view and FIG.

【図2】それに使用されている実装基板を示しており、
(a)は斜視図、(b)は(a)のb−b線に沿う断面
図である。
FIG. 2 shows the mounting board used for it,
(A) is a perspective view, (b) is sectional drawing which follows the bb line | wire of (a).

【図3】本発明の一実施例である半導体装置の製造に使
用される多連リードフレームを示しており、(a)は一
部省略平面図、(b)は正面断面図である。
3A and 3B show a multiple lead frame used for manufacturing a semiconductor device according to an embodiment of the present invention, in which FIG. 3A is a partially omitted plan view and FIG. 3B is a front sectional view.

【図4】ペレットおよびワイヤボンディング後を示して
おり、(a)は一部省略拡大部分平面図、(b)は正面
断面図である。
4A and 4B show a state after pellet and wire bonding, FIG. 4A is a partially omitted enlarged partial plan view, and FIG. 4B is a front sectional view.

【図5】樹脂封止型パッケージの成形工程を示す縦断面
図である。
FIG. 5 is a vertical cross-sectional view showing a molding process of a resin-sealed package.

【図6】本発明の一実施例である半導体装置の他の実装
例を示しており、(a)は正面断面図、(b)は一部省
略一部切断平面図である。
6A and 6B show another mounting example of the semiconductor device which is an embodiment of the present invention, in which FIG. 6A is a front sectional view and FIG.

【図7】本発明の他の実施例である半導体装置を示して
おり、(a)は正面断面図、(b)は半分が平面図、他
の半分が底面図である。
7A and 7B show a semiconductor device according to another embodiment of the present invention, FIG. 7A is a front sectional view, FIG. 7B is a half plan view, and the other half is a bottom view.

【符号の説明】[Explanation of symbols]

1…多連リードフレーム、2…単位リードフレーム、3
…外枠、4…セクション枠、5…ダム吊り部材、6…ダ
ム部材、6a…ダム、7…インナリード、8…アウタリ
ード、9…タブ部材取付部、10…タブ部材、11…ペ
レットボンディング層、12…ペレット、13…ボンデ
ィングワイヤ、14…樹脂封止パッケージ、15…半導
体装置、15A…ヒートシンク付き半導体装置、16…
ヒートシンク、21…半導体装置の実装構造体、22…
実装基板、23…実装基板本体、24…収容孔(収容凹
部)、25…ランド(コンタクト)、26…電気配線、
27…はんだ盛り層、50…トランスファ成形装置、5
1…上型、52…下型、53…キャビティー、54…ポ
ット、55…プランジャ、56…カル、57…ランナ、
58…ゲート、59…リードフレーム逃げ凹所、60…
樹脂(レジン、成形材料)。
1 ... Multiple lead frame, 2 ... Unit lead frame, 3
Outer frame, 4 ... Section frame, 5 ... Dam suspension member, 6 ... Dam member, 6a ... Dam, 7 ... Inner lead, 8 ... Outer lead, 9 ... Tab member mounting portion, 10 ... Tab member, 11 ... Pellet bonding layer , 12 ... Pellet, 13 ... Bonding wire, 14 ... Resin-sealed package, 15 ... Semiconductor device, 15A ... Semiconductor device with heat sink, 16 ...
Heat sink, 21 ... Semiconductor device mounting structure, 22 ...
Mounting board, 23 ... Mounting board body, 24 ... Housing hole (housing recess), 25 ... Land (contact), 26 ... Electrical wiring,
27 ... Solder layer, 50 ... Transfer molding device, 5
1 ... Upper mold, 52 ... Lower mold, 53 ... Cavity, 54 ... Pot, 55 ... Plunger, 56 ... Cull, 57 ... Runner,
58 ... Gate, 59 ... Lead frame escape recess, 60 ...
Resin (resin, molding material).

───────────────────────────────────────────────────── フロントページの続き (72)発明者 高橋 和也 東京都小平市上水本町5丁目20番1号 株 式会社日立製作所半導体事業部内 (72)発明者 桜庭 忠基 東京都小平市上水本町5丁目20番1号 株 式会社日立製作所半導体事業部内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Kazuya Takahashi, Kazuya Takahashi, 5-20-1 Kamimizuhonmachi, Kodaira-shi, Tokyo, Ltd., Semiconductor Company, Hitachi Ltd. (72) Inventor, Tadada Sakuraba Kodaira, Kodaira-shi, Tokyo 5-20-1 Honmachi, Hitachi Ltd. Semiconductor Division

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 本体に収容凹部が形成されているととも
に、この本体の一主面における収容凹部の開口縁辺部に
コンタクトが配設されている実装基板と、 この実装基板の収容凹部に収容されるパッケージを備え
ているとともに、このパッケージの外周面における一主
面側端部にアウタリードが前記コンタクトに対向するよ
うに突設されている半導体装置とを備えており、 前記半導体装置が前記実装基板に前記パッケージを前記
収容凹部に全体的に没するように収容され、かつ、前記
アウタリードが前記コンタクトに電気的に接続された状
態で実装されていることを特徴とする半導体装置の実装
構造体。
1. A mounting board in which a housing recess is formed in a main body, and a contact is arranged at an opening edge portion of the housing recess in one main surface of the main body, and a housing recess housed in the mounting board. And a semiconductor device in which an outer lead is provided so as to protrude from the one main surface side end portion of the outer peripheral surface of the package so as to face the contact, and the semiconductor device is the mounting substrate. A mounting structure for a semiconductor device, wherein the package is housed so as to be entirely immersed in the housing recess, and the outer lead is mounted in a state of being electrically connected to the contact.
【請求項2】 本体に収納凹部が形成されているととも
に、この本体の一主面における収容凹部の開口縁辺部に
コンタクトが配設されていることを特徴とする実装基
板。
2. A mounting board, characterized in that a storage recess is formed in the main body, and a contact is disposed on an opening edge portion of the storage recess on one main surface of the main body.
【請求項3】 電子回路が作り込まれているペレット
と、このペレットの電子回路を外部に取り出す複数本の
インナリードおよびアウタリードと、ペレットおよび各
インナリードを樹脂封止する樹脂封止パッケージとを備
えている半導体装置において、 前記樹脂封止パッケージの外周面における一主面側端部
にアウタリードが径方向外向きに突設されているととも
に、各アウタリードの径方向の長さが短く形成されてい
ることを特徴とする請求項1に記載の半導体装置。
3. A pellet having an electronic circuit built therein, a plurality of inner leads and outer leads for taking out the electronic circuit of the pellet to the outside, and a resin-sealed package for sealing the pellet and each inner lead with a resin. In a semiconductor device provided with, outer leads are provided so as to project outward in the radial direction on one main surface side end portion of the outer peripheral surface of the resin-sealed package, and the outer leads are formed to have a short radial length. The semiconductor device according to claim 1, wherein the semiconductor device comprises:
JP5167413A 1993-06-14 1993-06-14 Mounting structure for semiconductor device, mounting board and semiconductor device Pending JPH077120A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5167413A JPH077120A (en) 1993-06-14 1993-06-14 Mounting structure for semiconductor device, mounting board and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5167413A JPH077120A (en) 1993-06-14 1993-06-14 Mounting structure for semiconductor device, mounting board and semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2000074431A Division JP2000243878A (en) 2000-01-01 2000-03-16 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH077120A true JPH077120A (en) 1995-01-10

Family

ID=15849241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5167413A Pending JPH077120A (en) 1993-06-14 1993-06-14 Mounting structure for semiconductor device, mounting board and semiconductor device

Country Status (1)

Country Link
JP (1) JPH077120A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112010005769T5 (en) 2010-07-26 2013-05-08 Mitsubishi Electric Corporation transformer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112010005769T5 (en) 2010-07-26 2013-05-08 Mitsubishi Electric Corporation transformer

Similar Documents

Publication Publication Date Title
JP2844316B2 (en) Semiconductor device and its mounting structure
US6410363B1 (en) Semiconductor device and method of manufacturing same
US7410834B2 (en) Method of manufacturing a semiconductor device
US6858467B2 (en) Method for fabricating semiconductor packages with stacked dice and leadframes
US20020039811A1 (en) A method of manufacturing a semiconductor device
US6501160B1 (en) Semiconductor device and a method of manufacturing the same and a mount structure
KR20010110154A (en) Lead frame, semiconductor device and manufacturing the same, circuit substrate and electronic device
JP3482888B2 (en) Resin-sealed semiconductor device and method of manufacturing the same
JPH11191561A (en) Manufacture of semiconductor device
JPH09121015A (en) Semiconductor device
JPH08241940A (en) Semiconductor device and its manufacture
JPH11186481A (en) Lead frame
JPH11176856A (en) Manufacture of semiconductor device
JP2003086751A (en) Lead frame, resin-sealed semiconductor device, and manufacturing method therefor
JPH077120A (en) Mounting structure for semiconductor device, mounting board and semiconductor device
JPH0936155A (en) Manufacture of semiconductor device
JP2660732B2 (en) Semiconductor device
JPH09312372A (en) Manufacture of semiconductor device
JP2000243878A (en) Semiconductor device
KR200179419Y1 (en) Semiconductor package
JPH11195743A (en) Semiconductor device and manufacture thereof
JP3599566B2 (en) Method for manufacturing semiconductor device
JPH08316397A (en) Semiconductor device and its manufacture
JPH0774197A (en) Semiconductor device, its manufacture, and lead frame used thereof
JPH0411755A (en) Semiconductor device and manufacturing of the same and a molding apparatus used for manufacture

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000822