JPH0770531B2 - Method for forming buried oxide film - Google Patents

Method for forming buried oxide film

Info

Publication number
JPH0770531B2
JPH0770531B2 JP16880389A JP16880389A JPH0770531B2 JP H0770531 B2 JPH0770531 B2 JP H0770531B2 JP 16880389 A JP16880389 A JP 16880389A JP 16880389 A JP16880389 A JP 16880389A JP H0770531 B2 JPH0770531 B2 JP H0770531B2
Authority
JP
Japan
Prior art keywords
film
oxide film
silicon oxide
substrate
phosphorus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16880389A
Other languages
Japanese (ja)
Other versions
JPH0334426A (en
Inventor
中村  聡
Original Assignee
川崎製鉄株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 川崎製鉄株式会社 filed Critical 川崎製鉄株式会社
Priority to JP16880389A priority Critical patent/JPH0770531B2/en
Publication of JPH0334426A publication Critical patent/JPH0334426A/en
Publication of JPH0770531B2 publication Critical patent/JPH0770531B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、高密度集積回路に要する表面平坦性の精度
の高い埋め込み酸化膜の形成方法に関するものである。
Description: TECHNICAL FIELD The present invention relates to a method for forming a buried oxide film having high surface flatness accuracy required for a high-density integrated circuit.

〔従来の技術〕[Conventional technology]

従来、溝堀り酸化膜埋め込み形分離、いわゆるBOX分離
工程は、LOCOS分離に変わる分離方式として注目されて
いる。これはシリコン基板の分離領域をエッチングして
溝(段差)を形成し、CVD法でシリコン酸化膜を堆積し
平坦化エッチバック工程を経てシリコン基板に形成した
溝にのみシリコン酸化膜を残す方法である。
Conventionally, the so-called BOX separation process, which is a trench isolation oxide film embedded type separation process, has been drawing attention as an alternative separation method to LOCOS separation. This is a method of etching the isolation region of the silicon substrate to form a groove (step), depositing a silicon oxide film by the CVD method, and leaving the silicon oxide film only in the groove formed on the silicon substrate through the flattening etchback process. is there.

従来の技術では、平坦化エッチバック工程での終点判定
が時間によるものであったため、埋め込みシリコン酸化
膜と能動領域のシリコンの段差にバラツキが出て素子特
性に悪影響を生じさせていた。
In the conventional technique, since the end point determination in the flattening etch-back process depends on time, the step difference between the buried silicon oxide film and the silicon in the active region is varied, which adversely affects the device characteristics.

この問題を解消する従来例として特開昭63−192236号に
開示されているように、埋め込みシリコン酸化膜堆積前
後にシリコン窒化膜を堆積し、エッチングの際にCNラジ
カルの発光強度をモニタしてエッチングの終点を検出す
るものが提案されている。
As disclosed in JP-A-63-192236 as a conventional example for solving this problem, a silicon nitride film is deposited before and after the embedded silicon oxide film is deposited, and the emission intensity of CN radical is monitored during etching. It has been proposed to detect the end point of etching.

〔発明が解決しようとする課題〕[Problems to be Solved by the Invention]

しかしながら、窒化膜をシリコン基板上に堆積すると基
板との整合性が悪く、応力によって基板にそりが生じて
しまうため、窒化膜とシリコン基板との間に応力を緩和
するための熱酸化膜を介さなければならず、これでは、
工程が多く複雑になる。
However, if the nitride film is deposited on the silicon substrate, the compatibility with the substrate is poor and the substrate warps due to the stress. Therefore, a thermal oxide film for relaxing the stress is interposed between the nitride film and the silicon substrate. Must be
Many processes become complicated.

そこで、この発明は、上記従来の課題を解決するため
に、工程が複雑になることなく、エッチバックの終点を
検出して埋め込み酸化膜を形成することができる方法を
提供することを目的とする。
Therefore, in order to solve the above-mentioned conventional problems, it is an object of the present invention to provide a method capable of detecting the end point of etchback and forming a buried oxide film without complicating the process. .

〔課題を解決するための手段〕[Means for Solving the Problems]

上記目的を達成するために、この出願に係わる発明は、
溝を有する基板上にシリコン酸化膜を堆積し、次いで、
該シリコン酸化膜上にレジスト膜を堆積して表面を平坦
にし、前記基板の表面が現れる時点でエッチングを終了
する,前記レジスト膜及び前記シリコン酸化膜のエッチ
バックを行う方法であって、前記シリコン酸化膜及び前
記レジスト膜とは組成が異なる異種組成の薄膜を介在さ
せ、当該異種組成の薄膜がエッチングされて生ずる活性
種の強度をモニタしながら前記溝内に素子分離用の埋め
込み酸化膜を形成する方法において、前記異種組成の薄
膜をリンガラス(PSG)膜で形成し、該リンガラス膜が
エッチングされて生ずる特定活性種の強度をモニタしな
がら前記シリコン酸化膜及びレジスト膜のエッチングを
行い、当該特定活性種の強度のピークが終了した時点を
前記エッチバックの終点として検出する、ことを特徴と
するものである。
In order to achieve the above object, the invention related to this application is
Deposit a silicon oxide film on the substrate with the grooves, and then
A method of performing etch back of the resist film and the silicon oxide film, wherein a resist film is deposited on the silicon oxide film to flatten the surface, and etching is terminated when the surface of the substrate appears. A buried oxide film for device isolation is formed in the trench while interposing a thin film of a different composition different from that of the oxide film and the resist film and monitoring the intensity of active species generated by etching the thin film of the different composition. In the method, the thin film having a different composition is formed of a phosphorus glass (PSG) film, and the silicon oxide film and the resist film are etched while monitoring the intensity of a specific active species generated by etching the phosphorus glass film, It is characterized in that the time point when the peak of the intensity of the specific active species ends is detected as the end point of the etchback.

〔作用〕[Action]

リンガラス膜と基板との応力は、窒化膜と基板との応力
に比較して大幅に小さく、具体的には約1/20程度まで小
さいため、リンガラス膜と基板との間に熱酸化膜を介在
して応力を緩和する必要がなくなる。
Since the stress between the phosphorus glass film and the substrate is significantly smaller than the stress between the nitride film and the substrate, specifically about 1/20, the thermal oxide film between the phosphorus glass film and the substrate is small. There is no need to relieve stress by intervening.

従って、熱酸化膜を形成することがないため、工程を短
縮して埋め込み酸化膜を形成できる。
Therefore, since the thermal oxide film is not formed, the process can be shortened to form the buried oxide film.

尚、エッチバックの終点は、リンガラスがエッチングさ
れることによって生じる特定活性種の強度をモニタしな
がら前記シリコン酸化膜及びレジスト膜をエッチング
し、この活性種の強度のピークが終了した時点をエッチ
バックの終点とすることにより、このエッチバックの終
点の検出が容易となる。
The end point of the etch back is to etch the silicon oxide film and the resist film while monitoring the intensity of the specific active species generated by the etching of phosphorus glass, and to etch when the peak of the intensity of the active species ends. By setting the end point of the back, it is easy to detect the end point of the etch back.

ここで、特定活性種とは、リンガラス膜のエッチングに
よって生じ、化学的に活性状態にあるイオン、ラジカル
等で、機器分析機によりその強度が検出可能なものを言
う。
Here, the specific active species means ions, radicals and the like that are generated by etching the phosphorous glass film and are in a chemically active state, the intensity of which can be detected by an instrument analyzer.

〔実施例〕〔Example〕

次に、本発明の実施例を添付図面を参照することにより
詳説する。
Next, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

第1図は、一実施例の工程と説明するための断面構成図
である。
FIG. 1 is a cross-sectional configuration diagram for explaining the process of one embodiment.

第1図(1)の工程において、半導体シリコン基板1上
にCVD法によりリンガラス膜2を150nm堆積した。この工
程において、リンガラス膜2とシリコン基板1との応力
は小さいため、基板上に熱酸化膜を形成する工程を省略
してリンガラス膜2を形成しても基板1に反りが発生し
ない。
In the step of FIG. 1 (1), a phosphorous glass film 2 was deposited on the semiconductor silicon substrate 1 by the CVD method to a thickness of 150 nm. In this step, since the stress between the phosphorus glass film 2 and the silicon substrate 1 is small, even if the phosphorus glass film 2 is formed by omitting the step of forming the thermal oxide film on the substrate, the substrate 1 does not warp.

次いで(2)の工程に移行し、上記リンガラス膜2上に
レジストパターンを形成してリンガラス膜2とシリコン
基板1とを800nmドライエッチングし、基板表面に溝
(段差部)3を形成する。
Next, in step (2), a resist pattern is formed on the phosphor glass film 2 and the phosphor glass film 2 and the silicon substrate 1 are dry-etched by 800 nm to form a groove (step portion) 3 on the substrate surface. .

(3)の工程に移行し、減圧CVD法を用いて、上記溝3
内に基板1と平坦に埋め込まれ素子分離領域となる埋め
込み用のシリコン酸化膜4を1000nm積層形成する。この
時、前記溝内にシリコン酸化膜が入り込み、溝3上のシ
リコン酸化膜4の部分には、この溝に対応する段差が形
成される。
Go to step (3) and use the low pressure CVD method to form the groove 3
A silicon oxide film 4 for embedding, which is embedded flatly with the substrate 1 and becomes an element isolation region, is formed in a 1000 nm stacked layer therein. At this time, the silicon oxide film enters the groove, and a step corresponding to this groove is formed in the portion of the silicon oxide film 4 on the groove 3.

(4)の工程に移動し、後の工程でレジスト膜7を形成
するが、この工程の表面平坦化を完全にするためにレジ
ストパターン5を800nmの高さで上記段差部10に形成
し、さらにこのレジストパターン5の表面にのみシリコ
ン酸化膜6を20nm形成する。このシリコン酸化膜6を形
成する工程は省略しても良い。
Moving to the step (4), the resist film 7 is formed in a later step. To complete the surface flattening in this step, the resist pattern 5 is formed at the height of 800 nm on the step portion 10, Further, a silicon oxide film 6 having a thickness of 20 nm is formed only on the surface of the resist pattern 5. The step of forming the silicon oxide film 6 may be omitted.

続いて、レジストコートしてレジスト膜7を形成するこ
とにより、表面を平坦化する。
Then, the surface is flattened by forming a resist film 7 by resist coating.

次に(4)迄の工程を経て形成された膜構造を有する半
導体装置をドライエッチング法によってエッチバックを
行う。このエッチバックは次の(5),(6)の工程で
示すようにシリコン基板1の表面が現れるまで行い、前
記溝3内にのみ埋め込み用シリコン酸化膜4が存在し、
かつ、表面が平坦になるようにする。
Next, the semiconductor device having the film structure formed through the steps up to (4) is etched back by the dry etching method. This etch back is performed until the surface of the silicon substrate 1 appears as shown in the following steps (5) and (6), and the buried silicon oxide film 4 exists only in the groove 3.
And make the surface flat.

このエッチバック際、エッチングガスの排気ガスを質量
分析計に導入し、排ガス中のリンイオンの強度のモニタ
を行う。
At the time of this etch back, the exhaust gas of the etching gas is introduced into the mass spectrometer, and the intensity of phosphorus ions in the exhaust gas is monitored.

(5)の工程で示すように、エッチバックを進めて行く
と、レジスト膜7、シリコン酸化膜6、レジストパター
ン5及びリンガラス膜2上のシリコン酸化膜4がエッチ
ングされてリンガラス膜2が表面に露出するようにな
る。
As shown in the step (5), as the etch back proceeds, the resist film 7, the silicon oxide film 6, the resist pattern 5 and the silicon oxide film 4 on the phosphorus glass film 2 are etched to form the phosphorus glass film 2. It becomes exposed on the surface.

(4)の工程から(5)の工程に至る迄のリンイオン強
度のマスペクトルの経時変化を第2図に示す。
FIG. 2 shows the time course of the mass spectrum of phosphorus ion intensity from the step (4) to the step (5).

(5)の工程に示すように、最外表面にリンガラス膜2
が露出し始めるとエッチング排ガス中にリンガラス膜2
がエッチングされて生ずるリンイオンが混入するため
に、リンイオン強度のマススペクトルの強度が急激に高
くなる。すなわち、リンイオン強度が急激に高くなった
時点(t1)が、リンガラス膜2が露出するまでエッチバ
ックが進んでいる状態である。
As shown in the step (5), the phosphorus glass film 2 is formed on the outermost surface.
When the glass starts to be exposed, the phosphorus glass film 2 in the etching exhaust gas
Since phosphorus ions produced by etching are mixed, the intensity of the phosphorus ion mass spectrum sharply increases. That is, at the time when the phosphorus ion intensity sharply increases (t 1 ), the etch back is progressing until the phosphorus glass film 2 is exposed.

さらにエッチバックを進めて行くと、リンイオンの強度
が急激に低下しリンイオンの強度が基準線の値と等しく
なる。この時点(t2)が、(6)の工程図に示すよう
に、前記リンガラス膜2が150nmエッチングされて基板
1の表面が露出し、基板1の溝3内にのみ埋め込み用シ
リコン酸化膜4が基板と平坦に埋め込まれた状態であ
る。従って、第2図のリンイオン強度がピークが終了し
た時点をエッチバックの終点としてエッチングを終了す
れば、基板1の溝3内にのみ埋め込み用シリコン酸化膜
4が基板と平坦に埋め込まれてなるBOX分離構造を完成
させることができる。
When the etch back is further advanced, the intensity of phosphorus ions drops sharply and the intensity of phosphorus ions becomes equal to the value of the reference line. At this time (t 2 ), as shown in the process diagram of (6), the phosphor glass film 2 is etched by 150 nm to expose the surface of the substrate 1, and the silicon oxide film for embedding is formed only in the groove 3 of the substrate 1. 4 is a state in which it is embedded flat with the substrate. Therefore, if the etching is finished with the end point of the phosphorus ion intensity in FIG. 2 as the end point of the etch back, the burying silicon oxide film 4 is buried only in the groove 3 of the substrate 1 so as to be flat with the substrate. The separation structure can be completed.

上記実施例では、第1図(1)の工程において、リンガ
ラス膜2を基板1上に積層形成しているが、第3図に示
すように、基板1上に埋め込み用シリコン酸化膜4を形
成した後、該シリコン酸化膜上にリンガラス膜2を形成
することもできる。
In the above embodiment, the phosphor glass film 2 is laminated on the substrate 1 in the step of FIG. 1 (1), but as shown in FIG. 3, the embedding silicon oxide film 4 is formed on the substrate 1. After the formation, the phosphorus glass film 2 can be formed on the silicon oxide film.

この場合、リンガラス膜2の表面(第3図のA)までエ
ッチバックが進行すると、第4図のリンイオン強度の経
時変化のグラフに示すように、リンイオン強度が上昇し
始め、さらにエッチングを進めるにしたがって、リンイ
オン強度の第1のピーク40が生じる。
In this case, when the etch back progresses to the surface of the phosphorus glass film 2 (A in FIG. 3), the phosphorus ion intensity starts to increase as shown in the graph of the temporal change in phosphorus ion intensity in FIG. 4, and etching is further advanced. Accordingly, a first peak 40 of phosphorus ionic strength occurs.

さらに、エッチングが進行して、第5図に示すようにレ
ジストパターン5の下層に存在するリンガラス膜20の表
面(第5図のB)までエッチバックが進行すると、一度
低下したリンイオンの強度が再度上昇に転じ、エッチン
グの続行にしたがって第4図に示すようにリンイオン強
度の第2のピーク41が発生する。
Further, as the etching progresses and the etch back progresses to the surface of the phosphorus glass film 20 existing in the lower layer of the resist pattern 5 (B in FIG. 5) as shown in FIG. It starts to rise again, and as the etching is continued, a second peak 41 of the phosphorus ion intensity is generated as shown in FIG.

従って、この第2のピークの終了時点(t3)をもってエ
ッチバックを終了すると、前記第1図(6)の工程で示
すと同様に基板1の溝3にのみ埋め込み酸化膜を平坦に
形成することができる。
Therefore, when the etch back is completed at the end point (t 3 ) of this second peak, the buried oxide film is formed flat only in the groove 3 of the substrate 1 as in the step shown in FIG. 1 (6). be able to.

上記実施例によれば、窒化膜を介在してエッチバックの
終点検出を行う従来例に比較して、基板と窒化膜との間
に熱酸化膜を形成しなくても良いため、埋め込み酸化膜
の形成工程を短縮することができる。
According to the above-mentioned embodiment, as compared with the conventional example in which the end point of the etchback is detected through the nitride film, it is not necessary to form a thermal oxide film between the substrate and the nitride film. Can be shortened.

また、エッチバックの終点検出を質量分析計のリンイオ
ン強度のモニタに基づいているため、その終点の検出が
正確、かつ、精度良く行うことができるため、微細パタ
ーンを有する集積回路に要するエッチバック工程が精密
に再現性良く行え、さらには、リンイオン強度のピーク
の終点を自動的に検出する方式とすることにより、エッ
チバックを自動化することも可能になることから、埋め
込み酸化膜の形成における歩留まりを向上することがで
きる。
Further, since the end point of the etch back is detected based on the phosphorus ion intensity monitor of the mass spectrometer, the end point can be detected accurately and accurately, so that the etch back process required for an integrated circuit having a fine pattern is performed. Can be performed accurately and with good reproducibility. Moreover, by automatically detecting the end point of the peak of the phosphorus ion intensity, it is possible to automate the etchback, thus improving the yield in the formation of the buried oxide film. Can be improved.

上記実施例では、リンイオン強度のモニタに質量分析方
法を用いているが、これに限定されずガスクロマトグラ
フィ,発光分析方法等の他の機器分析方法を広く使用す
ることが可能である。
In the above embodiment, the mass spectrometric method is used for monitoring the phosphorus ion intensity, but the present invention is not limited to this, and other instrumental analysis methods such as gas chromatography and optical emission analysis method can be widely used.

また、特定活性種としてリンイオンを用い、このリンイ
オンのの強度をモニタすることによってエッチバックの
終点を検出しているが、リンガラス膜にホウ素,As,Ge等
をドーブして、これらリン以外のイオンの強度をモニタ
することによってエッチバックの終点を検出することも
可能である。
Also, phosphorus ions are used as the specific active species, and the end point of the etchback is detected by monitoring the intensity of the phosphorus ions.However, boron, As, Ge, etc. are doped in the phosphorus glass film to remove the impurities other than phosphorus. It is also possible to detect the end point of etchback by monitoring the ion intensity.

また、リンガラス膜がエッチングされる過程で生ずるイ
オン以外の例えばラジカル等の特定活性種を用いて、エ
ッチバックの終点を検出することも可能である。
It is also possible to detect the end point of the etchback by using a specific active species such as a radical other than ions generated in the process of etching the phosphorus glass film.

〔発明の効果〕〔The invention's effect〕

以上説明したように、本発明に係わる埋め込み酸化膜の
形成方法によれば、基板との間で応力の少ないリンガラ
ス膜を介在させ、このリンガラス膜のエッチングによっ
て生ずる特定活性種をモニタしてエッチバックの終点を
検出しているため、基板とリンガラス膜との間に熱酸化
膜を形成する必要がない結果、工程を短縮した状態で基
板に形成された溝内にのみ埋め込み酸化膜を平坦に形成
することが可能となる。
As described above, according to the method for forming a buried oxide film according to the present invention, a phosphorus glass film having a small stress is interposed between a substrate and a specific active species generated by etching the phosphorus glass film is monitored. Since the end point of the etch back is detected, it is not necessary to form a thermal oxide film between the substrate and the phosphor glass film.As a result, the buried oxide film is formed only in the groove formed in the substrate in a shortened process. It becomes possible to form a flat surface.

【図面の簡単な説明】[Brief description of drawings]

第1図は、本発明の一実施例の工程を説明するための断
面構成図、第2図は、第1図の工程で行うエッチバック
の過程で生ずるリンイオン強度のマスペクトルの経時変
化を示すグラフ、第3図は、本発明の他の実施例の工程
で形成された半導体装置の膜構造の断面図、第4図は、
第3図の半導体装置をエッチバックする過程で生ずるリ
ンイオン強度のマススペクトルの経時変化を示すグラ
フ、第5図は、第4図のグラフにおいてリンイオン強度
の第2のピークが生ずる時点における半導体装置の膜構
造断面図である。 図中、1はシリコン基板、2はリンガラス膜、3は溝、
4は埋め込み用シリコン酸化膜、5はレジストパター
ン、6はシリコン酸化膜、7はレジスト膜、である。
FIG. 1 is a cross-sectional configuration diagram for explaining a process of one embodiment of the present invention, and FIG. 2 shows a time-dependent change in the mass spectrum of phosphorus ion intensity generated in the process of etching back performed in the process of FIG. A graph, FIG. 3 is a sectional view of a film structure of a semiconductor device formed by a process of another embodiment of the present invention, and FIG.
FIG. 3 is a graph showing the change over time in the mass spectrum of the phosphorus ion intensity that occurs during the process of etching back the semiconductor device of FIG. 3, and FIG. 5 is a graph of the semiconductor device at the time when the second peak of the phosphorus ion intensity occurs in the graph of FIG. It is a membrane structure sectional view. In the figure, 1 is a silicon substrate, 2 is a phosphorus glass film, 3 is a groove,
Reference numeral 4 is a buried silicon oxide film, 5 is a resist pattern, 6 is a silicon oxide film, and 7 is a resist film.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】溝を有する基板上にシリコン酸化膜を堆積
し、次いで、該シリコン酸化膜上にレジスト膜を堆積し
て表面を平坦にし、前記基板の表面が現れる時点でエッ
チングを終了する,前記レジスト膜及び前記シリコン酸
化膜のエッチバックを行う方法であって、前記シリコン
酸化膜及び前記レジスト膜とは組成が異なる異種組成の
薄膜を介在させ、当該異種組成の薄膜がエッチングされ
て生ずる活性種の強度をモニタしながら前記溝内に素子
分離用の埋め込み酸化膜を形成する方法において、 前記異種組成の薄膜をリンガラス(PSG)膜で形成し、
該リンガラス膜がエッチングされて生ずる特定活性種の
強度をモニタしながら前記シリコン酸化膜及びレジスト
膜のエッチングを行い、当該特定活性種の強度のピーク
が終了した時点を前記エッチバックの終点として検出す
る、ことを特徴とする埋め込み酸化膜の形成方法。
1. A silicon oxide film is deposited on a substrate having a groove, and then a resist film is deposited on the silicon oxide film to flatten the surface, and etching is terminated when the surface of the substrate appears. A method of performing etch back of the resist film and the silicon oxide film, wherein the thin film having a different composition is interposed between the silicon oxide film and the resist film, and the thin film having the different composition is etched to generate an activity. In a method of forming a buried oxide film for device isolation in the groove while monitoring the strength of a seed, the thin film of different composition is formed of a phosphorus glass (PSG) film,
The silicon oxide film and the resist film are etched while monitoring the intensity of the specific active species generated by etching the phosphorus glass film, and the time point at which the peak of the intensity of the specific active species ends is detected as the end point of the etchback. A method for forming a buried oxide film, which comprises:
JP16880389A 1989-06-30 1989-06-30 Method for forming buried oxide film Expired - Fee Related JPH0770531B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16880389A JPH0770531B2 (en) 1989-06-30 1989-06-30 Method for forming buried oxide film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16880389A JPH0770531B2 (en) 1989-06-30 1989-06-30 Method for forming buried oxide film

Publications (2)

Publication Number Publication Date
JPH0334426A JPH0334426A (en) 1991-02-14
JPH0770531B2 true JPH0770531B2 (en) 1995-07-31

Family

ID=15874777

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16880389A Expired - Fee Related JPH0770531B2 (en) 1989-06-30 1989-06-30 Method for forming buried oxide film

Country Status (1)

Country Link
JP (1) JPH0770531B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0555220A (en) * 1991-08-26 1993-03-05 Nec Corp Manufacture of semiconductor device
US20050287747A1 (en) * 2004-06-29 2005-12-29 International Business Machines Corporation Doped nitride film, doped oxide film and other doped films
JP4626611B2 (en) * 2006-02-22 2011-02-09 Tdk株式会社 Method for manufacturing magnetic recording medium
CN100511431C (en) 2006-02-22 2009-07-08 Tdk股份有限公司 Method for manufacturing magnetic recording medium
JP4626612B2 (en) * 2006-02-23 2011-02-09 Tdk株式会社 Method for manufacturing magnetic recording medium

Also Published As

Publication number Publication date
JPH0334426A (en) 1991-02-14

Similar Documents

Publication Publication Date Title
US5753561A (en) Method for making shallow trench isolation structure having rounded corners
JP3506932B2 (en) Semiconductor pressure sensor and method of manufacturing the same
JPH0135495B2 (en)
JPH0936073A (en) Manufacture of semiconductor device
JPH118295A (en) Semiconductor device and its manufacture
JPH0770531B2 (en) Method for forming buried oxide film
KR930001499B1 (en) Manufacturing method of semiconductor device
JPS60138434A (en) Manufacture of semiconductor electrostatic capacity type pressure sensor
JP3143134B2 (en) Method for manufacturing semiconductor device
JPH0744174B2 (en) Etching method
JPH04370929A (en) Dry etching method
JP2956627B2 (en) Impurity concentration analysis method
JPH07135247A (en) Manufacture of semiconductor device
US6528433B2 (en) Method for monitoring nitrogen processes
JPH0864579A (en) Manufacture of semiconductor device
JP2671359B2 (en) Method for manufacturing semiconductor device
JP3231726B2 (en) Method for manufacturing semiconductor device
JPS60210876A (en) Manufacture of semiconductor device
KR100260243B1 (en) Pressure sensor and method for fabricating thereof
JPH0645617A (en) Manufacture of single-crystal thin-film member
JPS62296425A (en) Etch-back flattening process
JPH0481329B2 (en)
KR100293268B1 (en) Pressure sensor and method for fabricating the same
JPS6310898B2 (en)
JP2979795B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees