JPH0769813B2

JPH0769813B2 - データ処理装置

Info

Publication number: JPH0769813B2
Application number: JP62333721A
Authority: JP
Inventors: 俊春大島
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1987-12-29
Filing date: 1987-12-29
Publication date: 1995-07-31
Anticipated expiration: 2010-07-31
Also published as: JPH01175635A

Description

【発明の詳細な説明】〔目次〕概要産業上の利用分野従来の技術発明が解決しようとする問題点問題点を解決するための手段（第１図）作用実施例本発明の一実施例（第２、３図）発明の効果〔概要〕パイプライン制御および命令の先取り制御の行われるデ
ータ処理装置に関し、パイプライン処理の中断時間を低減して処理速度の向上
を図ることを目的とし、記憶部から先取りされた、分岐条件の成立する度合の高
い条件分岐命令とそうでない条件分岐命令とを含む複数
の命令を蓄えるバッファと、該バッファ内の命令を順次
取り出して解読する第１の処理手段と、アドレスを計算
する第２の処理手段と、命令で使用するオペランドを読
み出す第３の処理手段と、命令を実行する第４の処理手
段と、を含む各処理手段を具備し、前記バッファは、非
分岐側バッファおよび分岐側バッファを有し、前記第１
の処理手段の解読結果が条件分岐命令のとき、非分岐側
バッファに記憶部からの非分岐側命令を先取りして蓄え
るとともに、分岐側バッファに記憶部からの分岐側命令
を先取りして蓄え、前記第４の処理手段で条件判定がな
されるまで非分岐側バッファおよび分岐側バッファの何
れか一方に蓄えられた命令に対し、前記第１の処理手段
から第４の処理手段までの少なくとも一つの処理を仮実
行するデータ処理装置であって、前記解読された条件分
岐命令が、分岐条件の成立する度合の高い所定の条件分
岐命令であることを検出する検出手段と、該所定の条件
分岐命令が検出されたとき、前記第１の処理手段と分岐
側バッファとを接続して分岐側バッファから仮実行用の
命令を取り出させる接続手段と、を備えて構成してい
る。

〔産業上の利用分野〕

本発明は、データ処理装置に関し、特に、パイプライン
制御および命令先取り制御が行われるデータ処理装置に
係り、条件分岐命令処理時の処理速度を向上させたデー
タ処理装置に関する。

一般に、データ処理装置の処理速度を向上させる命令制
御方式として、先取り制御（Pre fetch）やパイプライ
ン制御（pipeline control）が用いられる。

先取り制御は、将来必要と思われる命令を予めバッファ
に読み出し、主記憶からの命令のフェッチと現在の処理
を並行して行うものである。

また、パイプライン制御は、いわゆる先回り制御（adva
nced control）を高度に進めたものである。すなわち、
先取り制御によって先取りした命令を部分解読し、一部
の処理は現命令の実行と並行して進めておくような先回
り制御をさらに進め、ベルトコンベア式に数個の命令を
同時に先回り並行処理するのがパイプライン制御であ
る。

パイプライン制御を用いると、命令の取り出し処理、命
令の解読処理、アドレス計算処理、オペランドの読み出
し処理、命令の実行処理、といった各論理要素が並行し
て常に動作することとなり、例えば、処理時間ｔの論理
要素をｎ段接続し、これに入力端からｔ時間毎にデータ
（命令）を供給すると、ｎ段の論理処理が施され、出力
端子からは、最初の処理結果がＴ＝ｎ×ｔ〔時間〕後に
出力され、以降ｔ〔時間〕毎に出力される。したがっ
て、論理要素の段数に拘らず、一つの論理要素の処理時
間ｔに相当する時間まで全体の処理時間を短縮すること
ができ、処理の高速化を図ることができる。

ところで、先取り制御によって予めバッファに取り込ま
れる命令は、現在処理中の命令に続いて処理が行われる
次位の命令を含む複数の命令群に限られる。したがっ
て、現在処理中の命令が、与えられた条件の判定結果に
よって別の命令に分岐するようないわゆる条件分岐命令
の場合、分岐が成立してもバッファ内に分岐先命令が先
取りされていないので、処理が停滞するといった不具合
を発生する。

〔従来の技術〕

そこで、従来から上述のバッファを非分岐側バッファと
分岐側バッファの二つのバッファに分け、条件分岐命令
が検出されたときには、分岐側バッファに予め分岐先命
令を先取りしておき、条件が成立した場合、分岐先命令
から必要な命令を取り出して分岐成立時の処理の停滞を
回避するものがある。しかし、一般に条件分岐命令は複
数のオペランドを持つものが多く、その解読や実行を行
うために数サイクルの処理時間を必要とする。

すなわち、条件分岐命令の条件の成立、非成立の判定結
果が得られるまでに少なくとも数サイクルの時間を要
し、この間、パイプライン制御に乗せるための次位の命
令は、非分岐側、分岐側の何れを採用すべきか判断でき
なかった。このため、従来では、（Ｉ）判定結果が出るまで次位の命令をパイプライン処
理に供給しない、（II）とりあえず、非分岐側バッファからの命令をパイ
プライン処理に供給する、といった何れかの方法を採らざるを得なかった。

〔発明が解決しようとする問題点〕

しかしながら、従来の（Ｉ）の方法にあっては、判定結
果が出るまでパイプライン処理が中断されることとな
り、判定結果が出てパイプライン再開後出力される最初
の処理結果はＴ＝ｎ×ｔ〔時間〕と遅くなり、処理速度
の面で問題点がある。

また、（II）の方法にあっては、判定結果が非成立（非
分岐）の場合であれば、パイプライン処理が中断される
ことなく有効であるが、成立（分岐）の場合には、
（Ｉ）と同様の問題点を招く。

そこで本発明は、条件分岐命令のなかには、判定結果が
分岐となる度合の高いものがあることに着目し、該命令
が検出されたとき、分岐側バッファから分岐先命令を取
り出して仮実行させることにより、仮実行命令と判定結
果が一致する確率を高め、パイプライン処理の中断時間
を低減して処理速度の向上を図ることを目的としてい
る。

〔問題点を解決するための手段〕

第１図は本発明のデータ処理装置の原理ブロック図を示
す。

第１図において、記憶部１から先取りされた、分岐条件
の成立する度合の高い条件分岐命令とそうでない条件分
岐命令とを含む複数の命令を蓄えるバッファ２と、該バ
ッファ２内の命令を順次取り出して解読する第１の処理
手段３と、アドレスを計算する第２の処理手段４と、命
令で使用するオペランドを読み出す第３の処理手段５
と、命令を実行する第４の処理手段６と、を含む各処理
手段を具備し、前記バッファ２は、非分岐側バッファ2a
および分岐側バッファ2bを有し、前記第１の処理手段３
の解読結果が条件分岐命令のとき、非分岐側バッファ2a
に記憶部１からの非分岐側命令を先取りして蓄えるとと
もに、分岐側バッファ2bに記憶部１からの分岐側命令を
先取りして蓄え、前記第４の処理手段６で条件判定がな
されるまで非分岐側バッファ2aおよび分岐側バッファ2b
の何れか一方に蓄えられた命令に対し、前記第１の処理
手段３から第４の処理手段６までの少なくとも一つの処
理を仮実行するデータ処理装置であって、前記解読され
た条件分岐命令が、分岐条件の成立する度合の高い所定
の条件分岐命令であることを検出する検出手段７と、該
所定の条件分岐命令が検出されたとき、前記第１の処理
手段３と分岐側バッファ2bとを接続して分岐側バッファ
2bから仮実行用の命令を取り出させる接続手段８と、を
備えて構成している。

〔作用〕

本発明では、例えば、所定の条件が満足されるまで分岐
しながらループを繰り返し、条件の成立とともに、非分
岐側に移行するような所定の条件分岐命令（一例とし
て、ループ加算命令、以下、ACB命令、およびループ減
算命令、以下、SCB命令）が検出されると、この場合、
分岐側バッファに先取りされた分岐先命令がパイプライ
ン処理において仮実行される。

したがって、この場合、非分岐が成立する度合よりも分
岐が成立する度合の方が高いので、仮実行された分岐先
命令と分岐条件の判定結果が一致する確率が高くなり、
パイプライン処理の中断時間が極限され、その結果、処
理速度を向上させることができる。

〔実施例〕

以下、本発明を図面に基づいて説明する。

第２、３図は本発明に係るデータ処理装置の一実施例を
示す図であり、第２図はその要部の構成図である。

まず、構成を説明する。第２図において、データ処理装
置11は、メモリインターフェース部12、命令先取りバッ
ファ部13、書き込みポインタ部14、読み出しポインタ部
15、命令デコーダ部16、実行部17、命令先取り制御部18
およびアドレスカウンタ部19を含んで構成され、メモリインターフェース部12は、各命令をアドレス順に
格納した外部メモリなどの記憶部Ｍに接続されており、
命令先取り制御部18からの命令フェッチ制御信号S₁が入
力されると、アドレスカウンタ部19のアドレスカウンタ
値Acを参照し、このカウンタ値が示すアドレスに格納さ
れた記憶部Ｍ内の命令をフェッチしてデータバスに乗せ
る。

命令先取りバッファ部（バッファ）13は、ワード単位の
複数の格納エリア（本例では六つのエリア）IBφ〜IB5
を有し、これらのエリアはグルーピングされて三つの領
域に分けられている。

すなわち、IBφとIB1で切換領域（Ａ）を、IB4とIB5で
切換領域（Ｂ）を、さらに、IB2とIB3で共通領域（Ｃ）
を形成している。これらの各領域に分けられたエリアIB
φ〜IB5は、後述の書き込みポインタ部14や読み出しポ
インタ部15の各ポインタ値Wp、Rpの最上位ビットによっ
て切換領域（Ａ）あるいは切換領域（Ｂ）と共通領域
（Ｃ）が連結され、連結された領域内のエリアに命令が
先取りされる。また、後述の命令デコーダ部16において
条件分岐命令（例えば、ループを伴わないBcc命令やル
ープを伴うACB、SCB命令など）が検出された場合は、条
件分岐命令で示された分岐先アドレスAsに従って分岐先
命令が記憶部Ｍからフェッチされ、この分岐先命令を含
む複数の命令（本実施例では分岐先命令も含めて２ワー
ド）が、連結されていない側の切換領域（Ａ）あるいは
切換領域（Ｂ）に先取りされる。したがって、連結され
た二つの領域、例えば（Ａ）と（Ｃ）あるいは（Ｂ）と
（Ｃ）は、先取りされた非分岐側の命令を蓄える非分岐
側バッファとして機能し、また、非連結側の領域は、先
取りされた分岐先命令を蓄える分岐側バッファとして機
能する。なお、上記のループを伴わないBcc命令は、分
岐条件の成立する度合の“低い”条件分岐命令に該当
し、また、上記のループを伴うACB命令やSCB命令は、分
岐条件の成立する度合が“高い”条件分岐命令に該当す
る。

書き込みポインタ部14は、複数ビット（本実施例では３
ビットを使用し、以下このビット数で説明する）のカウ
ンタからなる書き込みポインタ20と、書き込みポインタ
20の下位ビット（本実施例では下位の２ビットを使用
し、以下このビット数で説明する）に対応するビット数
をもつ退避レジスタ21と、書き込みポインタ20の最上位
ビットを必要に応じて反転するインバータ22と、を含ん
で構成され、書き込みポインタ20の３ビットのデータは
ポインタ値Wpとして取り出されるとともに、このWpは接
続手段８からの制御信号S₂に従って下位２ビットの値を
“00"から“11"、再び“00"へとサイクリックに順次ラ
ップアラウンドしていく。また、書き込みポインタ20の
最上位ビットは上述の命令先取りバッファ部13の切換領
域（Ａ）、（Ｂ）を切り換えるために用いられ、この最
上位ビットが“0"のとき、切換領域（Ａ）と共通領域
（Ｃ）が連結され、これら連結された領域内の格納エリ
アIBφ〜IB3を下位２ビットの値に従って順次指定して
いき、記憶部Ｍから取り出された命令を切換領域（Ａ）
および共通領域（Ｃ）内に先取りさせる。あるいは、最
上位ビットが“1"のときは、切換領域（Ｂ）と共通領域
（Ｃ）が連結され、格納エリアIB2〜IB5を順次指定して
いき、記憶部Ｍから取り出された命令を切換領域（Ｂ）
および共通領域（Ｃ）内に先取りさせる。

なお、次表１は書き込みポインタ20のポインタ値Wpと格
納エリアIBφ〜IB5の関係を示したものである。また、
次表１は後述の読み出しポインタ23のポインタ値Rpにも
適用される。

また、後述の命令デコーダ部16で条件分岐命令が検出さ
れたときは、書き込みポインタ20の下位２ビットを退避
レジスタ21に退避させ、書き込みポインタ20の下位２ビ
ットに“0"を書き込んでクリアするとともに、最上位ビ
ットを反転する。例えば反転前の最上位ビットが“0"な
らば、切換領域（Ａ）および共通領域（Ｃ）内の何れか
のエリアを指定しているが、最上位ビットの反転（例え
ば、０→１）および下位２ビットのクリアに伴って非連
結側の切換領域（Ｂ）の格納エリアIB4がまず指定さ
れ、下位２ビットを＋１インクリメントすると次のIB5
が指定される。したがって、条件分岐命令が検出された
場合、分岐先命令を２ワード分、例えばIB4、IB5に先取
りしておくことができる。なお、最上位ビットが“0"の
場合には二つの分岐先命令はIBφおよびIB1に先取りさ
れる。

読み出しポインタ部15は、３ビットの読み出しポインタ
23と、読み出しポインタ23の下位２ビットのデータを格
納して退避できる退避レジスタ24と、読み出しポインタ
23の最上位ビットを必要に応じて反転するインバータ25
と、を含んで構成され、読み出しポインタ23の最上位ビ
ットで命令先取りバッファ部13の領域を指定し、下位２
ビットで領域内のエリアを指定する。

また、読み出しポインタ部15は、命先取り制御部18から
の制御信号S₃の制御を受け、命令先取りバッファ部13の
非分岐側バッファから命令が取り出される度に、読み出
しポインタ23のポインタ値Rpを下位２ビットだけでラッ
プアラウンドしていく。

さらに、読み出しポインタ部15は、後述の命令デコーダ
部16で検出された条件分岐命令がループを伴うACB命令
やSCB命令のとき、言い換えれば、分岐条件の成立する
度合の“高い”条件分岐命令のとき、読み出しポインタ
23の下位２ビットを退避させるとともに、最上位ビット
を反転させて命令先取りバッファ部13の領域を非分岐側
から分岐側に切り換える。そして、分岐側バッファと命
令デコーダ部16とを接続して仮実行用の命令を分岐先バ
ッファから命令デコーダ部16に取り込まさせる。したが
って、読み出しポインタ部15は接続手段としての機能を
有している。

命令デコーダ部16は、第１の処理手段および検出手段と
しての機能を有し、命令先取りバッファ部13からの命令
の取り込み、命令の解読などの処理を行い、解読の結果
を実行部17に通知する。また、命令デコーダ部16は、命
令を解読した結果、当該命令が条件分岐命令のうち、ル
ープを伴うACB命令やSCB命令の場合、分岐の度合が高い
命令であることを示す分岐命令検出信号S₄を出力する。

実行部17は、第２、第３、第４の処理手段としての機能
を有し、命令デコーダ部16からの通知に従ってアドレス
の計算を行って分岐先アドレス信号Asを出力し、さら
に、必要な各種処理を実行する。また、実行部17は、命
令デコーダ部16からの通知が条件分岐命令に基づく条件
判定の通知であるとき、所定の条件を満足するか否かを
判定し、その判定結果を示す判定信号S₅を命令先取り制
御部18に出力する。

命令先取り制御部18は、書き込みポインタ部14、読み出
しポインタ部15およびアドレスカウンタ部19を管理し、
命令先取りバッファ部13内の領域を切り換えて、非分岐
命令や分岐先命令などを必要に応じて非分岐側バッファ
や分岐側バッファ内に先取りさせる。すなわち、命令先
取り制御部18は、書き込みポインタ20と読み出しポイン
タ23の各ポインタ値Wp、Rpの差から、空きエリアの有無
をモニタし、空きエリアがあるときには、命令フェッチ
制御信号S₁や制御信号S₆を出力して空きエリアに記憶部
Ｍからの命令を先取りさせる。

アドレスカウンタ部19はアドレスレジスタ26と、アドレ
ス退避レジスタ27と、を含んで構成され、アドレスレジ
スタ26のレジスタ値はアドレスカウンタ値Acとして出力
される。また、アドレスレジスタ26は命令先取り制御部
18からの制御信号S₆に従ってレジスタ値を更新するとと
もに、実行部17からの分岐先アドレス信号Asが入力され
ると、このアドレス信号の示すアドレス値にレジスタ値
を更新する。なお、分岐先アドレス信号Asの入力により
レジスタ値を更新する場合、アドレスレジスタ26の更新
前のレジスタ値は、分岐非成立時にレジスタ値を復帰で
きるように、アドレス退避レジスタ27に退避されるよう
になっている。

次に、作用を説明する。

第３図は、ACB命令実行のタイミング例である。ACB命令
は時間t₁以前に非分岐側バッファに先取りされていたも
のである。

時間t₁において、ACB命令は第１の処理によってバッフ
ァから取り出され解読される。その結果、この命令が条
件分岐命令であることが検出され、さらに、所定のLimi
t値までループ加算を行う分岐の度合の高い命令である
ことが検出される。したがって、命令デコーダ部16から
命令先取り制御部18に分岐命令検出信号S₄が出力され、
命令先取り制御部18は書き込みポインタ部14および読み
出しポインタ部15を制御して命令先取りバッファ部13の
領域を書き込みおよび読み出しの両方を非分岐側バッフ
ァから分岐側バッファへと切り換える。

そして、第２の処理の結果、分岐先命令のアドレスが計
算されると、このアドレスを示す分岐先アドレス信号As
によってアドレスカウンタAcが更新され、記憶部Ｍから
は分岐先命令が先取りされ、切り換えられた分岐側バッ
ファに書き込まれる。さらに、書き込まれた分岐先命令
は、命令先取りバッファ部13の分岐側バッファが読み出
しにも指定されているので、命令デコーダ部16に取り出
され、この取り出された分岐先命令に対して解読、アド
レスの計算といった処理を仮実行していく。

この間、第４の処理においては、ACB命令のindex,step,
limitの各オペランドに対する実行処理を数サイクルに
亘って行っており、例えば、index値を所定のstep値で
加算し、そのindex値がlimit値に到達したか否かの条件
を判定する。そして、否の場合には、再び命令のループ
を繰り返すために分岐する。このような分岐する度合
は、index値がlimit値に到達する非分岐の度合が１ルー
プの加算処理中一度なのに対し、ループの回数だけ発生
することはあきらかである。したがって、このようなAC
B命令（およびSCB命令）の判定の結果が分岐となる度合
は高い。

第４の処理の結果、分岐成立と判定されると、このとき
既に分岐先命令は第２の処理段階まで仮実行されてい
る。その結果、パイプライン処理の中断を最小限にし
て、条件分岐命令処理を行うことができ、先取り制御お
よびパイプライン制御の効果をいかんなく発揮して処理
速度の高速化を図ることができる。

なお、所定回数のループを繰り返すと、limit値とindex
値が一致し、分岐条件は非成立となって非分岐側に復帰
しなければならない。この場合、分岐側の第１〜第４の
処理をキャンセルするとともに、アドレス退避レジスタ
27、退避レジスタ21および退避レジスタ24のそれぞれに
退避させていた非分岐側の分岐先アドレス信号Asやポイ
ンタ値Wpおよびポインタ値Rpを復帰させ、直ちに命令先
取りバッファ部13内の領域を非分岐側バッファに切り換
える。これにより、非分岐側の命令が第１の処理によっ
てパイプライン処理に乗せられ、最小の中断時間で処理
を続行することができる。すなわち、ACB命令やSCB命令
の非分岐の度合は分岐が成立する度合に比して極めて小
さいから、処理の中断時間は問題とならない程度に極限
される。

このように、本実施例では、分岐が成立する度合の高い
所定の条件分岐命令（例えば、ACB命令やSCB命令）を処
理する過程において、分岐先命令を仮実行させているの
で、仮実行させた命令と判定結果が一致する確率が高ま
り、パイプライン処理の中断時間を極限することがで
き、処理速度の向上を図ることができる。

なお、本実施例では、ACB命令やSCB命令以外の条件分岐
命令であって、分岐、非分岐の出現度合が予測できない
例えばBcc命令などが検出されたとき、非分岐側バッフ
ァから仮実行用の命令を取り出すようにしている。この
ようにした理由は、Bcc命令の分岐判定に先立って分岐
先命令を仮実行しようとしても、実際には、Bcc命令の
実行サイクル数がACB命令やSCB命令に比べて少ないこと
から分岐先命令の先取りが間に合わず、仮実行命令を取
り出す際に処理ギャップを生じる恐れがあるためであ
る。したがって、このような分岐条件の成立する度合の
“低い”条件分岐命令、例えばBcc命令の検出時には、
既に先取りされている非分岐側バッファを指定すること
によって処理ギャップの発生を回避できる。また、Bcc
命令では分岐、非分岐の出現度合が予測できないか、あ
るいは五分五分の割合なので、仮実行の命令と分岐判定
結果が一致する確率もその割合に依存するから、とりあ
えず上述の処理ギャップを回避するだけでも相当の効果
はある。

〔発明の効果〕

本発明によれば、判定結果が分岐となる度合の高い条件
分岐命令（例えばACB命令やSCB命令）が検出されたと
き、分岐側バッファから分岐先命令を取り出して仮実行
させているので、仮実行命令と判定結果が一致する確率
を高めることができ、パイプライン処理の中断時間を極
限して処理速度の向上を図ることができる。

【図面の簡単な説明】第１図は本発明の原理ブロック図、第２、３図は本発明に係るデータ処理装置の一実施例を
示す図であり、第２図はその要部の構成図、第３図はそのACB命令実行タイミングの一例を示すタイ
ミング図である。１……記憶部、２……バッファ、2a……非分岐側バッフ
ァ、2b……分岐側バッファ、３……第１の処理手段、４
……第２の処理手段、５……第３の処理手段、６……第
４の処理手段、７……検出手段、８……接続手段、13…
…命令先取りバッファ部（バッファ）、15……読み出し
ポインタ部（接続手段）、16……命令デコーダ部（第１
の処理手段、検出手段）、17……実行部（第２の処理手
段、第３の処理手段、第４の処理手段）、Ｍ……記憶
部、（Ａ）、（Ｂ）……切換領域（非分岐側バッファ、
分岐側バッファ）、（Ｃ）……共通領域（非分岐側バッ
ファ、分岐側バッファ）。

Claims

【特許請求の範囲】

【請求項１】記憶部（１）から先取りされた、分岐条件
の成立する度合の高い条件分岐命令とそうでない条件分
岐命令とを含む複数の命令を蓄えるバッファ（２）と、
該バッファ（２）内の命令を順次取り出して解読する第
１の処理手段（３）と、アドレスを計算する第２の処理
手段（４）と、命令で使用するオペランドを読み出す第３の処理手段
（５）と、命令を実行する第４の処理手段（６）と、を含む各処理
手段を具備し、前記バッファ（２）は、非分岐側バッファ（2a）および
分岐側バッファ（2b）を有し、前記第１の処理手段（３）の解読結果が条件分岐命令の
とき、非分岐側バッファ（2a）に記憶部（１）からの非
分岐側命令を先取りして蓄えるとともに、分岐側バッファ（2b）に記憶部（１）からの分岐側命令
を先取りして蓄え、前記第４の処理手段（６）で条件判定がなされるまで非
分岐側バッファ（2a）および分岐側バッファ（2b）の何
れか一方に蓄えられた命令に対し、前記第１の処理手段（３）から第４の処理手段（６）ま
での少なくとも一つの処理を仮実行するデータ処理装置
であって、前記解読された条件分岐命令が、分岐条件の成立する度
合の高い所定の条件分岐命令であることを検出する検出
手段（７）と、該所定の条件分岐命令が検出されたとき、前記第１の処
理手段（３）と分岐側バッファ（2b）とを接続して分岐
側バッファ（2b）から仮実行用の命令を取り出させる接
続手段（８）と、を備えたことを特徴とするデータ処理
装置。