JPH076945A - 非平面露光ビームリトグラフィーを用いて薄膜半導体デバイスを作製する方法及び装置 - Google Patents

非平面露光ビームリトグラフィーを用いて薄膜半導体デバイスを作製する方法及び装置

Info

Publication number
JPH076945A
JPH076945A JP5046732A JP4673293A JPH076945A JP H076945 A JPH076945 A JP H076945A JP 5046732 A JP5046732 A JP 5046732A JP 4673293 A JP4673293 A JP 4673293A JP H076945 A JPH076945 A JP H076945A
Authority
JP
Japan
Prior art keywords
resist
workpiece
pattern
substrate
attaching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5046732A
Other languages
English (en)
Inventor
Stephen C Jacobsen
シー.ヤコブセン スチーブン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP5046732A priority Critical patent/JPH076945A/ja
Publication of JPH076945A publication Critical patent/JPH076945A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electron Beam Exposure (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 露光ビームリトグラフィー技術を用いて半導
体デバイス基板の非平面処理を行う方法及び装置を提供
する。 【構成】 前記基板上に一または複数の半導体材料84
の一または複数の層84を取り付ける工程、前記半導体
層84にレジストを塗布する工程、前記レジストを硬化
させる工程、及び電子ビームのごとき露光ビームを前記
基板に向かって指向する工程を有する。次いで、基板は
露光ビームと相対的に少なくとも2つの運動の自由度を
以て運動させられ、その1つの運動の自由度は前記ビー
ムに概ね垂直な軸線を中心とした基板の回転である。他
の運動の自由度は前記軸線に概ね平行な方向に沿っての
基板の直線的な運動であり得る。そのような運動によっ
て、前記レジストは予め決定されたパターン状92,9
6,98にビームに露光される。露光されたレジストは
現像され、次いで、露光されたレジストの下の一または
複数の層がエッチングされる。次に、残存するレジスト
が除去され、所望の半導体デバイス80が完成する。以
上の工程で構成される。

Description

【発明の詳細な説明】
【0001】本発明は1991年1月28日付けの米国
特許出願第07/647,659号の一部継続出願であ
る。
【0002】
【産業上の利用分野】本発明は薄膜半導体デバイスを作
製するための方法及び装置であってデバイスの非平面状
の表面に対し露光ビームリトグラフィーを用いるものに
関する。
【0003】
【従来の技術及び発明が解決しようとする課題】リトグ
ラフィー技術は特に集積回路及び関連製品の製作に相当
以前から使用されている。製作された製品は、言うまで
もなく、それにリトグラフィーが適用された平面状の領
域を典型的に含んでいる。そのような技術は製品の極め
て小さい部分の精密な製作及び形状において非常に効果
的であることが証明されている。しかし、そのような技
術を平面以外の表面に対して用いる試みは、これまでの
ところ、たとえ達成不可能ではないとしても、困難であ
ることが判明している。この結果、半導体デバイス及び
構造における融通性は本質的に平面状の部品の使用に限
定されてきた。
【0004】本発明の一つの目的は、リトグラフィー技
術を非平面状のデバイスに対して適用して薄膜半導体デ
バイスを作製するための方法及び装置を提供することで
ある。
【0005】本発明の別の目的は、そのような方法及び
装置であって被加工物の非平面状の表面における微細部
分の製作を可能にするものを提供することである。
【0006】本発明のさらに別の目的は、そのような方
法及び装置であって製作工程の精密な制御が行われ得る
ものを提供することである。
【0007】本発明のもう一つのさらに別の目的は、そ
のような方法及び装置であって被加工物が、精密且つ効
率的な態様で、露光ビームに対していくつかの運動の自
由度を以て動かされ得るものを提供することである。
【0008】
【課題を解決するための手段】本発明の上記及びその他
の諸目的は、室と、前記室内に配置され露光ビームを発
生させてそれを加工位置に指向するビーム発生器と、前
記室内に配置され前記加工位置に被加工物または立体的
な基板を保持してそれを位置決めするチャックと、前記
チャックが取り付けられており、第1の制御信号に応答
して運動の第1の自由度を以て前記チャック及び基板を
選択的に運動させそれにより基板の異なる領域を前記露
光ビームに露光させる第1の要素とを有する装置の特定
の一実施例において実現される。また、前記第1の要素
が取り付けられており、第2の制御信号に応答して運動
の第2の自由度を以て前記第1の要素及び前記チャック
と基板を選択的に運動させそれにより基板のさらに異な
る領域を前記露光ビームに露光させる第2の要素と、前
記第1の制御信号を発生させて前記第1の要素に供給す
ると共に前記第2の制御信号を発生させて前記第2の要
素に供給するコントローラとが包含される。
【0009】前記室が真空室であって前記露光ビームが
電子ビームであることが有利である。本装置において
は、基板はシリコンと絶縁層から成る一または複数の半
導体材料の一または複数の層によって被覆される。これ
らの層は次に電子ビームレジストによって被覆され、そ
して前記レジストはそれに熱を加えることによって硬化
される。次いで基板はチャック内に配置されて電子ビー
ムが基板に指向され、これと同時に、基板は予め決定さ
れた方法で第1と第2の要素によって運動させられ、そ
れにより前記レジスト内で半導体デバイスパターンを電
子ビームに露光させ得る。露光されたレジストを現像し
た後、所望のパターンが適当なエッチング用試薬を供給
することによって被加工物にエッチングされ得る。前記
パターンまたはそれの部分は、所望の半導体デバイスを
得るため選択された伝導型(N型またはP型)にドープ
され得る。選ばれた導体パターンが本装置を用いて基板
に形成され、以って該デバイスを動作させるために必要
とされる電気的接続を提供し得る。このように、非平面
状のパターンが精密且つ効率的な方法で立体的即ち三次
元的な基板内に形成され得る。
【0010】本発明の上記及びその他の目的、特長及び
利点は添付図面と関連して以下において提供される詳細
な説明から明らかになるであろう。
【0011】
【実施例】図1を参照すると、その内部に走査電子顕微
鏡における在来型の電子ビーム発生器8が配置される電
子ビーム真空室4が図示されている。電子ビーム発生器
8は加工領域16へ指向される電子ビーム12を発生す
る。電子ビーム12の方向はビーム走査制御ユニット2
0の制御下に在り、そして電子ビームに対して横向きの
2本の直交軸(X軸及びY軸として示される)に沿って
変更され叉は運動するようにされ得る。ビーム走査制御
ユニット20は、すべて在来の方式で、電子ビーム12
の方向を制御するために電子ビーム発生器8内のコイル
24にアナログ信号を送る。ビーム走査制御ユニット2
0は、実例として、電子ビームが有すべきX及びY軸を
指定するコンピュータ28からのデジタル信号を受け取
るデジタル/アナログ変換器を具備しても良い。図1の
システムの全動作を制御するコンピュータ28は、実例
として、コンパック(Compaq)386コンピュー
タとすることができる。
【0012】在来のビームブランキング回路32が、電
子ビーム12の強度を調整するために、コンピュータ2
8の制御下で働くように設けられる。この強度は零(ビ
ームなし)から予め決定された相当な上限強度まで変更
され得る。そのような操作はよく知られている。
【0013】叉、真空室4内には、図1に示される実施
例においては小さい円柱形の棒である被加工物すなわち
基板40を選択的に運動させて位置決めするための、被
加工物すなわち基板の位置決め機構36が配置される。
基板40は在来のチャック44によって保持され、該チ
ャック自体は動力化された回転ステージ48によって回
転可能に保持される。回転ステージ48はブラケット5
2上に保持され、該ブラケット自体は軌道60上におい
て直線方向に運動可能な動力化された直線ステージ56
上に取り付けられる。軌道60はベース64上に取り付
けられ、該ベース自体は所望される様に手動で動かされ
て電子ビーム真空室4内に位置決めされる。
【0014】回転ステージ48及び直線ステージ56
は、どちらも、コンピュータ28の制御下で働く。回転
ステージ48はチャック44の回転を選択的に生じさ
せ、それによって基板40は図示のごとく電子ビーム1
2に概ね垂直である軸線を中心として回転させられる。
直線ステージ56は、それが軌道60上を直線運動する
とき、それと共に、基板の回転軸線に対して平行する方
向である直線ステージの進行方向に、ブラケット52、
回転ステージ48、チャック44、及び基板40を運
ぶ。このようにして、基板40は、電子ビーム12を基
板40の異なる凸状の表面領域上へ落下又は入射させる
ように、回転方向にも直線方向にも電子ビーム12下で
選択的に動かされる。さらに、電子ビーム12それ自体
は、ビーム走査制御ユニット20の制御下で、被加工物
の位置と相対的に直交方向で運動させられることができ
る。動力化された回転ステージ48は、実例として、ク
リンガー(Klinger)社によって製造される36
0度連続回転ステージ、No.345,341でも良
く、そして動力化された直線ステージ56は、実例とし
て、やはりクリンガー社によって製造される移動ステー
ジ、No.MF04でも良い。
【0015】回転ステージ48及び直線ステージ56の
動作の制御は、やはりコンピュータ28の制御下で、2
軸サーボコントローラ68及び増幅器72によって行わ
れる。コンピュータ28は回転ステージ48及び直線ス
テージ56の運動のためのコマンドの形式で信号を2軸
サーボコントローラ68に供給する。これらの信号は増
幅器72に供給され、次いで増幅器72は回転ステージ
48に回転コマンド信号を、そして直線ステージに直線
コマンド信号を供給し、それにより両ステージの所望動
作を生じさせ得る。回転ステージ48及び直線ステージ
56が動作させられるに従って、両ステージはそれぞれ
の運動の度合を表すフィードバック信号を発生させ、こ
れら信号は2軸サーボコントローラ68へ供給され、次
に該コントローラ68は前記信号をコンピュータ28へ
供給する。コンピュータ28は、フィードバック信号を
前に発生されたコマンド信号と比較し以て両ステージの
運動がコマンド信号に従ったか否かを決定して、もし必
要ならば適切な修正を行う。2軸サーボコントローラ6
8は、実例として、ガリル(Galil)社のDMC−
620コントローラで良く、増幅器72は、実例とし
て、ガリル社のICB−960増幅器ででも良い。
【0016】図2は、円柱形の棒76であって図1の装
置を使用してその上に半導体デバイス、例えば電界効果
トランジスタFET80が取り付けられ、エッチングさ
れたものの斜視図である。このデバイスはその上に絶縁
層88を被覆された半導体の層を含んでおり、その中で
は、以下にすぐ説明されるように、電子ビームリトグラ
フィー法を用いてソース領域92及びドレイン領域96
がエッチングされている。
【0017】図3はトランジスタデバイス80のソース
92、ゲート98、及びドレイン96のそれぞれを接続
するための導体100、104、及び108を備えて形
成された棒76を示す。
【0018】基板40の運動の2つの自由度が図1の装
置によって可能であるが、さらに、明らかに運動の別の
自由度も基板40に提供され得る。例えば、その方向が
電子ビーム12と直線ステージ56の運動方向とに対し
概ね垂直である追加の直線運動自由度が提供され得る。
これは直線ステージ56の方向及び運動方向に対し直交
する方向に運動可能な別の直線ステージに軌道60を取
り付けることによって達成され得る。また、ブラケット
52は、電子ビーム12に概ね平行する軸線を中心とす
るブラケット及び基板40の回転を可能にし、それによ
り、運動の2つの回転自由度を基板に提供するように、
別の回転ステージに取り付けられ得る。総合して、3つ
の回転運動自由度が3つの直線運動自由度(但し、電子
ビーム発生器8に近付き遠ざかる直線運動は恐らくあま
り有用でない)と共に提供され、またはそれらの任意の
コンビネーションが提供され得るだろう。
【0019】図1の装置は電子ビーム12を使用してい
るが、電子ビームに関して説明されたのと同じ方法で、
基板に対しレーザービーム、イオンビームまたはX線ビ
ームを指向する装置を供給し得ることは理解されるべき
である。
【0020】次に、図1の装置と共に使用する実例とし
てのリトグラフィー法を使用して図2及び図3のFET
80を円柱76上に作製することについて説明する。実
例として石英、シリカ、サファイヤ、あるいはその他の
非導電性材料でできた円柱76はアセトン及び2−プロ
パノールのごとき溶剤を使用して、または過酸化水素サ
イクルを使用して洗浄される。次いでP型にドープされ
たシリコンのごとき半導体材料の層84がスパッタリン
グ、気相堆積法、ディップコーティングあるいはメッキ
のごとき在来の応用技術を使用して円柱76に形成され
る。この層の厚さは実例として2,000 ないし7,000 オン
グストロームであり、円柱76の一部分のみを覆うよう
に示されている。次に、ここでもスパッタリング、気相
堆積法、ディップコーティングあるいはメッキによって
半導体層84を覆って絶縁材料88が2,000 ないし3,00
0 オングストロームの厚さに取り付けられる。この絶縁
材料は、実例としてシリコン窒化物、二酸化シリコン、
あるいはこれら2つの組み合わせでも良い。この時点
で、電子ビームレジストが表面に付着する能力を向上さ
せるHMDSのごとき付着促進剤を円柱76に塗布する
ことが望ましいであろう。次いで、電子ビームレジスト
が前記絶縁層88を被覆するように円柱76へ取り付け
られるがこのことは円柱をレジストの溶液中へ単に浸す
ことによって達成できよう。
【0021】次いで、電子ビームレジストは、例えば約
80℃で約30分間に亘って対流オーブン内で円柱のソ
フトベーキングを行うことによって硬化される。次い
で、円柱はチャック44内に配置され(図1参照)、次
に電子ビーム発生器8及び位置決め機構36が操作さ
れ、円柱を所望のパターンが得られるように電子ビーム
12に露光させる。例えば、円柱76は、図2に示され
るように、まず領域92を露光させ、次いで領域96を
露光させるように、直線運動及び回転運動させられ得
る。このことは円柱76をまず軸方向に領域92の幅だ
け動かし、次いで円柱をわずかに回転させ、次いで再び
円柱を逆の方向に領域92の幅だけ動かし、さらに円柱
をわずかに回転させた後に円柱を再び逆方向に動かし、
等々領域全体が電子ビームに露光されるまで繰り返すこ
とによって達成され得る。同様なプロセスが領域96の
露光でも繰り返される。
【0022】所望のパターンの露光が完了した後、露光
されたレジストは現像され、その現像中に前記パターン
即ち領域92及び96上に乗っているレジストは洗い流
される(ポジティブリトグラフィー)。次いで、円柱7
6は例えば約80℃で約30分間に亘って対流オーブン
内で再びベーキングされる。かくて円柱はそれを適当な
エッチング剤にさらすことによって遂行されるエッチン
グのための準備ができる。ポジティブリトグラフィーに
おいては、パターン即ち2つの領域92及び96は、例
えば緩衝フッ化水素酸を使用してそれら領域から絶縁体
を除去することによって半導体層84まで直接エッチン
グされ得る。このエッチング工程に引き続いて、残存し
ている電子ビームレジストが除去され、かくて円柱は製
作過程におけるつぎの工程のための準備ができる。
【0023】ここでは電界効果トランジスタである所望
のトランジスタを作製するために、半導体材料84の領
域92及び96は、例えばリンで以てドープされ、既に
P型にドープされているシリコン層84中にN型にドー
プされたソース領域92及びドレイン領域96が生成さ
れる。
【0024】製作過程でのつぎの工程は、トランジスタ
80への電気的信号を供給しあるいはトランジスタ80
からの電気的信号を受け取ることを可能にするために、
絶縁材料88の上に図3に示されたごとき導体パターン
を提供することである。このことは、スパッタリング、
気相堆積法等々の方法を使用して、円柱76に対して約
3,000 オングストロームの厚さにアルミニウムあるいは
その他の導電材 料の層を取り付けることによって実
現される。次いで、導電材料のこの層の上に電子ビーム
レジストが塗布され、既述のように硬化される。円柱は
チャック44内に配置され、次いで電子ビーム発生器及
び位置決め機構36が操作されて、図3に示された導体
パターン100、104、及び108を除くすべての円
柱領域を電子ビームに露光させることが行われる(ネガ
ティブリトグラフィー)。露光が完了された後、露光さ
れた電子ビームレジストは現像され、導体パターンを覆
うレジストのみを残して洗い流される。そこからレジス
トが洗い流されてしまったアルミニウム層の部分は、次
いでエッチング即ち除去され、図3に示されたような導
体パターン100、104、及び108の形に成形され
たアルミニウムが残される。残存しているアルミニウム
の上に乗っているレジストが次いで除去されて、ソース
領域92、ドレイン領域96、及びゲート領域98を備
え、それらすべてがそれぞれ導体100、108、及び
104によって円柱76の一端へつながれた図3に示さ
れたごときFETトランジスタが完成する。図3に示さ
れた導体パターンは、別の方法として、良く知られた方
法で、絶縁材料上のレジスト塗布−エッチング除去済み
パターンの上へ導体材料の堆積を行う方法によっても形
成可能である。
【0025】特定の一半導体デバイスの作製について説
明し図2及び図3に示してきたが、本発明の方法を使用
することによって、図2及び図3に示された円柱76の
ごとき立体的な基板上に多様な半導体デバイスまたはそ
の他の固体電子デバイスを作製することが可能であるこ
とは明かであろう。
【0026】上に示された構成は、本発明の原理の適用
の例を説明するに過ぎないことが理解されるべきであ
る。本発明の精神及び範囲から逸脱することなしに非常
に多くの修正並びに代替構成が当業者によって案出され
得、従って冒頭に記載された特許請求の範囲はそのよう
な修正及び代替構成を包含するように意図される。
【図面の簡単な説明】
【図1】本発明の原理に基づいて作られた、リトグラフ
ィー技術を用いる被加工物の非平面処理のための装置の
概略図。
【図2】図1の装置を使用して半導体パターンがエッチ
ングされた円柱形の被加工物の斜視図。
【図3】図1の装置を使用して導体パターンが形成され
た円柱形の被加工物の斜視図。
【符号の説明】
4 電子ビーム真空室 8 電子ビーム発生器 12 電子ビーム 16 加工領域 20 ビーム走査制御ユニット 24 コイル 28 コンピュータ 32 ビームブランキング回路 36 被加工物位置決め機構 40 被加工物 44 チャック 48 回転ステージ 52 ブラケット 56 直線ステージ 60 軌道 64 ベース 68 2軸サーボコントローラ 72 増幅器 76 円柱形の棒 80 電界効果トランジスタ 84 半導体材料 88 絶縁層 84 P形ドープ半導体層 92 ソース領域 96 ドレイン領域 98 ゲート領域 100 導体 104 導体 108 導体

Claims (22)

    【特許請求の範囲】
  1. 【請求項1】 被加工物の一般に非平面状の表面に半導
    体デバイスパターンをエッチングする方法において、 (a) 前記被加工物の表面に対して半導体材料を取り付け
    る工程と、 (b) 前記半導体材料の上に絶縁材料を取り付ける工程
    と、 (c) 前記絶縁材料の上ににレジストを塗布する工程と、 (d) 前記レジストを硬化させる工程と、 (e) 前記被加工物に向かって露光ビームを指向させる工
    程と、 (f) 前記半導体デバイスパターンを前記レジスト内で該
    ビームに露光させるため、該ビームに対する相対運動の
    少なくとも2つの自由度を以て被加工物を運動させる工
    程と、 (g) 前記絶縁材料上の露光されたレジストを現像する工
    程と、 (h) その上に前記露光されたレジストが設けられている
    絶縁体上の前記パターンをエッチングする工程と、 (i) 残存するレジストを前記絶縁材料から除去する工程
    と、 を含む方法。
  2. 【請求項2】 請求項1に記載の方法において、さら
    に、 (j) 前記パターンの選択された部分を選択された伝導型
    にドープする工程と、 (k) 前記パターンの選択された部分にコンタクトするた
    めに前記被加工物に導電性材料を取り付ける工程と、 を含むことを特徴とする方法。
  3. 【請求項3】 請求項2に記載の方法において、前記工
    程(k) が、 (l) 前記絶縁材料及び前記パターンの上に導電性材料を
    取り付ける工程と、 (m) 前記導電性材料の上にレジストを塗布する工程と、 (n) 前記レジストを硬化させる工程と、 (o) 前記被加工物に向かって露光ビームを指向させる工
    程と、 (p) 予め決定された導体パターンを前記レジスト内で該
    ビームに露光させるため、該ビームに対する相対運動の
    少なくとも2つの自由度を以て被加工物を運動させる工
    程と、 (q) 前記導電性材料の上の露光されたレジストを現像す
    る工程と、 (r) その上に露光されたレジストが設けられている導電
    性材料の上の導体パターンをエッチングする工程と、 (s) 残存するレジストを導電性材料から除去する工程
    と、 を含むことを特徴とする方法。
  4. 【請求項4】 請求項3に記載の方法において、さら
    に、 (t) 前記導体パターンの導電性材料上の選択された場所
    へ電気的リード線をボンディングする工程と、 を含むことを特徴とする方法。
  5. 【請求項5】 請求項1に記載の方法において、前記被
    加工物が電気的に絶縁性の材料でできていることを特徴
    とする方法。
  6. 【請求項6】 請求項5に記載の方法において、前記被
    加工物が、石英、シリカ、及びサファイヤから成る群の
    うちから選択された材料であることを特徴とする方法。
  7. 【請求項7】 請求項1に記載の方法において、前記材
    料取り付け工程(a)、(b) 、及び(l) が、被加工物を被
    覆するための材料をスパッタリングする工程を含むこと
    を特徴とする方法。
  8. 【請求項8】 請求項3に記載の方法において、前記材
    料取り付け工程(a)、(b) 、(c) 、(l) 、及び(m) が取
    り付けるべき材料の溶液中へ被加工物を浸す工程を含む
    ことを特徴とする方法。
  9. 【請求項9】 請求項1に記載の方法において、前記材
    料取り付け工程(a)、(b) 、及び(l) が被加工物上への
    材料の蒸着を含むことを特徴とする方法。
  10. 【請求項10】 請求項1に記載の方法において、工程
    (a) が被加工物へシリコンを取り付ける工程を含むこと
    を特徴とする方法。
  11. 【請求項11】 請求項10に記載の方法において、工
    程(b) が、シリコン窒化物と二酸化シリコンとから成る
    群のうちから選択された材料を取り付ける工程を含むこ
    とを特徴とする方法。
  12. 【請求項12】 請求項1に記載の方法において、前記
    露光ビームが電子ビームであることを特徴とする方法。
  13. 【請求項13】 請求項1に記載の方法において、前記
    露光ビームがイオンビームであることを特徴とする方
    法。
  14. 【請求項14】 請求項1に記載の方法において、前記
    露光ビームがレーザービームであることを特徴とする方
    法。
  15. 【請求項15】 請求項1に記載の方法において、前記
    露光ビームがX線ビームであることを特徴とする方法。
  16. 【請求項16】 請求項1に記載の方法において、前記
    運動工程がビームに概ね垂直の軸線を中心として被加工
    物を回転させる工程と、前記軸線に平行な方向に直線的
    に被加工物を運動させる工程とを有することを特徴とす
    る方法。
  17. 【請求項17】 請求項1に記載の方法に従って作製さ
    れるデバイス。
  18. 【請求項18】 少なくとも幾分かの一般に非平面状の
    表面を有する基板上に薄膜半導体デバイスを作製する方
    法において、 (a) 被加工物の表面に一または複数の半導体材料の一ま
    たは複数の層を取り付ける工程と、 (b) 工程(a) で取り付けられた層の上にレジストを塗布
    する工程と、 (c) レジストを硬化させる工程と、 (d) 被加工物へ向かって露光ビームを指向させる工程
    と、 (e) 前記レジスト内の予め決定された半導体デバイスパ
    ターンを前記ビームに露光させるため前記ビームに対す
    る相対運動の少なくとも2つの運動の自由度を以て該被
    加工物を運動させる工程であって、前記運動の自由度の
    少なくとも1つがビームに概ね垂直な軸線を中心として
    該被加工物を回転させることを含む工程と、 (f) 露光されたレジストを現像する工程と、 (g) その上に露光されたレジストが設けられた層の上の
    パターンをエッチング又は堆積させる工程と、 (h) 残存するレジストを前記層から除去する工程と、 を含む方法。
  19. 【請求項19】 請求項18に記載の方法において、さ
    らに、 (i) 前記層上の予め選択された場所に導電性材料を取り
    付ける工程と、 を含むことを特徴とする方法。
  20. 【請求項20】 請求項19に記載の方法において、工
    程(e) が前記軸線に概ね平行な方向に沿って直線的に被
    加工物を運動させる工程を含むことを特徴とする方法。
  21. 【請求項21】 請求項18に記載の方法に従って作製
    されるデバイス。
  22. 【請求項22】 立体的な基板上に超小型回路を作製す
    る方法において、 (a) エッチング可能な超小型回路材料を前記基板上へ取
    り付ける工程と、 (b) 前記エッチング可能な材料の上に露光ビームレジス
    トを塗布する工程と、 (c) 前記レジストを硬化させる工程と、 (d) 前記基板が露光ビームの通路中にある間に該基板を
    少なくとも2つの運動の自由度を以て運動させ、それに
    より、予め決定された超小型回路パターンを前記レジス
    ト内で露光させる工程と、 (e) 露光されたレジストを現像する工程と、 (f) 前記基板上の超小型回路材料をエッチング又は堆積
    して所望のパターンを該材料中に形成させる工程と、 (g) 残存するレジストを前記材料から除去する工程と、 を含む方法。
JP5046732A 1993-03-08 1993-03-08 非平面露光ビームリトグラフィーを用いて薄膜半導体デバイスを作製する方法及び装置 Pending JPH076945A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5046732A JPH076945A (ja) 1993-03-08 1993-03-08 非平面露光ビームリトグラフィーを用いて薄膜半導体デバイスを作製する方法及び装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5046732A JPH076945A (ja) 1993-03-08 1993-03-08 非平面露光ビームリトグラフィーを用いて薄膜半導体デバイスを作製する方法及び装置

Publications (1)

Publication Number Publication Date
JPH076945A true JPH076945A (ja) 1995-01-10

Family

ID=12755511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5046732A Pending JPH076945A (ja) 1993-03-08 1993-03-08 非平面露光ビームリトグラフィーを用いて薄膜半導体デバイスを作製する方法及び装置

Country Status (1)

Country Link
JP (1) JPH076945A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100837338B1 (ko) * 2007-01-16 2008-06-12 한국기계연구원 곡면 기층의 노광 장치, 이를 이용한 곡면 기층의 패터닝방법 및 그방법으로 패터닝된 곡면 기층
KR100837337B1 (ko) * 2007-01-16 2008-06-12 한국기계연구원 곡면 기층의 노광 장치, 이를 이용한 곡면 기층의 패터닝방법 및 그 방법으로 패터닝된 곡면 기층
KR100839774B1 (ko) * 2006-04-11 2008-06-19 주식회사 엘지화학 나노 패턴 형성 방법 및 이에 의하여 형성된 패턴을 갖는롤 기판
KR100964681B1 (ko) * 2008-09-03 2010-06-21 한국기계연구원 관부재 내면의 패턴 형성 방법 및 이에 사용되는 코팅 장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100839774B1 (ko) * 2006-04-11 2008-06-19 주식회사 엘지화학 나노 패턴 형성 방법 및 이에 의하여 형성된 패턴을 갖는롤 기판
KR100837338B1 (ko) * 2007-01-16 2008-06-12 한국기계연구원 곡면 기층의 노광 장치, 이를 이용한 곡면 기층의 패터닝방법 및 그방법으로 패터닝된 곡면 기층
KR100837337B1 (ko) * 2007-01-16 2008-06-12 한국기계연구원 곡면 기층의 노광 장치, 이를 이용한 곡면 기층의 패터닝방법 및 그 방법으로 패터닝된 곡면 기층
KR100964681B1 (ko) * 2008-09-03 2010-06-21 한국기계연구원 관부재 내면의 패턴 형성 방법 및 이에 사용되는 코팅 장치

Similar Documents

Publication Publication Date Title
US5269882A (en) Method and apparatus for fabrication of thin film semiconductor devices using non-planar, exposure beam lithography
JP3217832B2 (ja) 非平面露光ビームリトグラフィーを用いてミクロ構造体を製作する方法及び装置
US5273622A (en) System for continuous fabrication of micro-structures and thin film semiconductor devices on elongate substrates
US6087274A (en) Nanoscale X-Y-Z translation of nanochannel glass replica-based masks for making complex structures during patterning
US4764485A (en) Method for producing via holes in polymer dielectrics
US5435887A (en) Methods for the fabrication of microstructure arrays
JP3464320B2 (ja) 高速原子線を用いた加工方法及び加工装置
US11880137B2 (en) Film structure for electric field guided photoresist patterning process
JPH06226477A (ja) 印刷回路盤技術に対する除去方法
US5708267A (en) Processing method using fast atom beam
JPH076945A (ja) 非平面露光ビームリトグラフィーを用いて薄膜半導体デバイスを作製する方法及び装置
JP4680058B2 (ja) 液相エッチング方法
US5466548A (en) Method for producing nanometer order dot pattern by electron holography and drawing apparatus for the same
CA2089240C (en) Method and apparatus for fabrication of thin film semiconductor devices using non-planar, exposure beam lithography
JPH08318387A (ja) エネルギービームによる処理方法および処理装置
JPH0314172B2 (ja)
JP3804293B2 (ja) 微小構造体の製造方法および製造装置
EP0718875A2 (en) Contact photolithographic process for realizing metal lines on a substrate
JP2001201627A (ja) 回折素子の製造方法
JPH0330979B2 (ja)
JPS61194837A (ja) 構造化された表面を電気絶縁し平らにする方法
JPH08286000A (ja) エネルギービーム源
JPS61183931A (ja) 絶縁膜表面の平坦化方法
JPS5823441A (ja) 樹脂層パタ−ンの形成方法
JPS57134929A (en) Method for interconnection-pattern forming