JPH076924B2

JPH076924B2 - プリント基板のパターン検査方法

Info

Publication number: JPH076924B2
Application number: JP1082117A
Authority: JP
Inventors: 龍治北門; 裕宜矢野; 央章角間; 哲夫法貴
Original assignee: Dainippon Screen Manufacturing Co Ltd
Current assignee: Dainippon Screen Manufacturing Co Ltd
Priority date: 1989-03-31
Filing date: 1989-03-31
Publication date: 1995-01-30
Anticipated expiration: 2010-01-30
Also published as: JPH02259552A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、プリント基板のパターン検査方法、特に配
線パターンとスルーホール（ミニバイアホールを含む）
との相対的な位置ズレの良否を判定する検査方法に関す
る。

〔従来の技術〕

電子部品の小形軽量化，高性能化に伴なって、プリント
基板回路のパターンも微細化，高密度化が進んでおり、
パターンの細線化，スルーホールの小径化が要求されて
いる。特に、多層基板の導通用スルーホールとしては、
過去の0.8mm径から、さらに小径化された0.5mm〜0.1mm
径のミニバイアホールと呼ばれるスルーホールが、現在
用いられている。

スルーホールの小径化に伴い、スルーホールのメッキ技
術、ドリル加工、信頼性検査などの各方面において新し
い技術が望まれる。

一般に、ドリル加工は、フォトエッチングプロセスに比
べて精度が悪く、スルーホールがパターンからずれるこ
とが多い。0.8mm径程度のスルーホールにおいては、そ
の周囲に充分大きなランドが設けられており、スルーホ
ールの多少の位置ずれが起きても、基板の電気的信頼性
への影響は軽微であった。

しかし、スルーホールの小径化が進むと、ランドも小さ
くなり、ドリル加工において、ランド内に確実にスルー
ホール用の穴を設ける精度が保証されなくなってきた。
そのため、穴の位置ずれによるプリント基板の電気的信
頼性の低下が問題となり、スルーホールの穴の位置ずれ
検査の重要性が増大する。

穴の位置ずれ検査においては、電気式検査および外観検
査の両面からのアプローチが必要となる。外観検査にお
いては、メッキのクラックからの漏洩光を検出する方式
の検査機が知られているが、基板の高多層化が進むにつ
れて、様々な課題が指摘されている。また、スルーホー
ルとパターンとの相対的な位置ずれによって生じるパタ
ーン切れの検査に対しては、適用できない。

第18A図，第18B図は、ランドＲとスルーホールＨとの相
対的位置関係を示す図である。第18A図において、ラン
ドＲの中心にスルーホールＨの中心Ｏが一致しており、
良好なパターンとなっている。第18B図においては、ラ
ンドＲの中心とスルーホールＨの中心Ｏがずれており、
スルーホールＨの一部が、ランドＲの外側に突出してい
る。この突出部分の大きさは開口角θによって求められ
る。開口角θが所定の基準より大きい時には、そのパタ
ーン切れは不良と判定される。

第19A図，第19B図は、配線パターンの直線部PLとスルー
ホールＨとの相対的位置関係を示す図である。第19A図
において直線部PLの中心線CL上にスルーホールの中心Ｏ
が配置されており、良好なパターンとなっている。第19
B図においては、中心線CLと中心Ｏがずれており、スル
ーホールＨの一部が直線部PLの外側に突出している。そ
の突出部分の大きさは、やはり開口角θによって求めら
れ、開口角θが所定の基準より大きい時には、そのパタ
ーン切れは不良と判定される。

以上のように、開口角θを求めることによって、パター
ン切れの良否を判定することができるが、従来の多くの
検査においては、拡大レンズ等を使用した目視によって
この判定を行っていた。

また、判定の自動化を意図する際には、スルーホールや
配線パターンのイメージを正確に読み取る必要がある
が、スルーホールＨの開口縁部には光学的反射特性が一
定でない、がたつきや、傾斜部が存在しており、スルー
ホールやランドのイメージを正確に２値化することが困
難であった。

〔発明が解決しようとする課題〕

以上のように、従来のプリント基板のパターン検査方法
においては、人間の目視に頼るため、検査者の主観によ
る判定基準の不統一や、検査能率が悪いという問題点が
あった。

また、検査の自動化を意図する技術においては、スルー
ホールの開口縁部の２値化が困難であり、正確な開口角
判定が困難であるという問題点があった。

〔発明の目的〕

この発明は、以上のような事情を考慮してなされたもの
であり、プリント基板のパターンの検査の自動化を可能
にするとともに、正確な開口角判定が行えるプリント基
板のパターン検査方法を得ることを目的とする。

〔課題を解決するための手段〕

この発明に係る第１の構成のプリント基板のパターン検
査方法は、プリント基板を光電走査して、画素ごとに読
取った画像データに基づいて、プリント基板上の配線パ
ターンとスルーホールとの間の相対的位置関係を判定す
る、プリント基板のパターン検査方法であって、まず、
読取った画像データに基づいて、配線パターンを示すパ
ターンイメージと、スルーホールを示すホールイメージ
とを求める。

次に、パターンイメージおよびホールイメージの少なく
とも一方に拡大処理を施して、対応する拡大パターンイ
メージおよび拡大ホールイメージの少なくとも一方を求
める。

この拡大処理に対応する、拡大パターンイメージと拡大
ホールイメージとの間、拡大パターンイメージとホール
イメージとの間、およびパターンイメージと拡大ホール
イメージとの間の１つのイメージ間の空間的関係に基づ
いて、イメージ間の重なり領域を求める。

さらに、重なり領域に含まれる重なり画素数を求め、重
なり画素数と、所定の基準画素数とを比較して、相対的
位置関係を判定するものである。

また、この発明に係る第２の構成のプリント基板のパタ
ーン検査方法は、ホールイメージに第１の拡大処理を施
して、第１の拡大ホールイメージを求める工程と、ホー
ルイメージに、第１の拡大処理とは拡大率の異なる第２
の拡大処理を施して、第２の拡大ホールイメージを求め
る工程とを備える。

次に、第１の拡大ホールイメージと第２の拡大ホールイ
メージとの差分に基づいて、リング状パラメーターを求
め、拡大パターンイメージとリング状パラメーターとの
間の空間的関係に基づいて、重なり領域を求める。

そして、リング状パラメーターに含まれる画素数に所定
係数を乗じて、基準画素数を求めるものである。

〔作用〕

この発明における重なり領域は、パターンイメージおよ
びホールイメージの少なくとも一方に拡大処理を施し
て、対応する拡大パターンイメージおよび拡大ホールイ
メージの少なくとも一方を求めた後、その拡大処理に対
応する、拡大パターンイメージと拡大ホールイメージと
の間、拡大パターンイメージとホールイメージとの間、
およびパターンイメージと拡大ホールイメージとの間の
１つのイメージ間の空間的関係に基づいて、求められる
ので、重なり領域に含まれる重なり画素数と、所定の基
準画素数とを比較することにより、配線パターンとスル
ーホールとの間の相対的位置関係が把握される。

〔実施例〕

A.全体構成と概略動作第２図は、この発明の一実施例を適用するパターン検査
装置の全体構成を示すブロック図である。

ステージ10上には、検査対象となるプリント基板11が配
置される。プリント基板11は、ライン方向Ｘごとに、そ
のイメージを読取装置20によって読みとられながら、搬
送方向Ｙに送られる。読取装置20は、数千素子を有する
CCD複数個をライン方向Ｘに直列配列したものであり、
画素ごとにプリント基板11のパターンを読み取る。読み
取られた画素データは、２値化回路21a,21bに送られ
る。２値化回路21aは、後述するホールイメージ原信号H
IS₀を生成し、２値化回路21bは後述するパターンイメー
ジ原信号PIS₀を生成する。信号HIS₀,PIS₀は共に、スル
ーホール検査回路30に入力される。

スルーホール検査回路30は、後述する機能を有し、スル
ーホールと配線パターン（ランドを含む）との相対的位
置関係を検査し、その結果を中央演算装置（MPU）50に
与える。

MPU50は、制御系51に介して、装置全体を制御する。制
御系51は、スルーホール検査回路30において得られたデ
ータのアドレスを特定するためのＸ−Ｙアドレスなどを
生成する。また、このＸ−Ｙアドレスをステージ駆動系
52にも与えて、ステージ10の搬送機構を制御する。

CRT60は、MPU50からの指令を受けて、各種の演算結果、
例えばホールイメージなどを表示する。キーボード70
は、MPU50に対して種々の命令を入力するために用いら
れる。

オプション部80には、欠陥確認装置81,欠陥品除去装置8
2および欠陥位置マーキング装置83などが配置される。
欠陥確認装置81は、検出された欠陥を、例えばCRT上に
拡大して表示するための装置である。また、欠陥品除去
装置82は、欠陥を有するプリント基板11を検出したら、
そのプリント基板11を不良品用トレーなどに搬送するた
めの装置である。また、欠陥位置マーキング装置83は、
プリント基板11上の欠陥部分に直接、または、その部分
に該当するシート上の点にマーキングを行うための装置
である。これらの装置は必要に応じて取り突けられる。

B.読取り光学系第３図は、第２図に示すステージ10,プリント基板11お
よび読取装置20などによって構成される読取り光学系の
一例を示す図である。

第３図において、光源22からの光は、ハーフミラー23で
反射されてステージ10上のプリント基板11上に照射され
る。プリント基板11上には、下地となるベースB,配線パ
ターンP,スルーホールＨおよびそのまわりのランドＲが
存在する。プリント基板11からの反射光はハーフミラー
23を通過し、さらにレンズ25を介して、読取装置20内に
設けられたCCD24に入射される。CCD24は、搬送方向Ｙに
送られるプリント基板11上のベースB,配線パターンP,ス
ルーホールH,ランドＲなどからの反射光を線順次に読取
っていく。

第4A図は第３図のＡ−Ａ′線において読み取られた信号
波形を示すグラフであり、第4B図は第３図の装置によっ
て読取られたＡ−Ａ′線付近の信号波形を合成して得ら
れるパターンの一例を示す図である。

第4A図に示すように、ベースＢにおいては反射光は比較
的少く、閾値TH1,TH2（TH1＜TH2）の間のレベルの信号
が生成される。ランドＲは、銅などの金属によって形成
されているので、この部分での反射光は多く、閾値TH2
以上のレベルの信号が生成される。なお、配線パターン
Ｐにおいても、同じレベルの信号が生成される。また、
スルーホールＨにおいては、反射光はほとんど無く、閾
値TH1以下のレベルの信号が生成される。さらに、通常
スルーホールＨとランドＲとの間には、穴あけ時に形成
されるエッジ（開口縁部）Ｅが存在する。この部分には
ガタつきや傾斜が存在し、この部分での反射光レベル
は、特に一定の値を取らないが、ほぼ閾値TH1と閾値TH2
との間にある。

第4B図は、以上のようにして、読み取られたＡ−Ａ′線
付近のパターンを示す図である。読取装置20からの信号
は、２値化回路21a,21bにおいて、例えば閾値TH1,TH2を
それぞれ用いて２値化される。２値化回路21aは、スル
ーホールＨを示すホールイメージHIを生成し、２値化回
路21bはランドＲおよび配線パターンＰを示すパターン
イメージPIを生成する。この２つのイメージHI,PIが、
後述する処理に必要な信号として用いられる。ベースB,
エッジＥは特に２値化されないが、エッジＥは、ランド
ＲとスルーホールＨとの間の領域として認識されるの
で、ランドＲとスルーホールＨとの相対的位置関係を把
握する際には、すきま領域となるエッジＥの処理が重要
となる。

第５図は、読取光学系の他の例を示す図である。光源22
aからの光は、第３図に示す例と同様に、反射光として
ハーフミラー23およびレンズ25を介して読取装置20内の
CCD24上に照射される。この例においては、さらにステ
ージ10の裏側に光源22bが備えられており、スルーホー
ルＨを通過した光もCCD24上に照射される。従って、ス
ルーホールＨにおいて、信号レベルが最も高く、ランド
R,配線パターンＰにおいて、信号レベルが中程度、ベー
スＢおよびエッジＥにおいて信号レベルが比較的低くな
る。

さらに、他の例として、CCD24を２列以上用意し、光源2
2aによって、ランドＲおよび配線パターンＰを検出し、
光源22bによってスルーホールＨのみを検出し、それら
のデータを別々に後段の２値化回路に出力するように構
成してもよい。

C.スルーホール検査回路第1A図は、第２図に示すスルーホール検査回路30の内部
構成を示すブロック図であり、第1B図は、第1A図に示す
回路で行われるプリント基板のパターン検査方法の処理
手順を示すフローチャートである。

第２図の２値化回路21a,21bで生成されたホールイメー
ジ原信号HIS₀,パターンイメージ原信号PIS₀は、インタ
ーフェース31を介してノイズフィルタ32a,32bにそれぞ
れ与えられる。ノイズフィルタ32a,32bは平滑化処理な
どを行って、ノイズを除去し、ホールイメージ信号HIS,
パターンイメージ信号PISをそれぞれ生成する。この処
理と前述した２値化処理とが第1B図のステップS11に対
応する。

ホールイメージ信号HISは、ホールイメージ拡大ブロッ
ク33に与えられる。ホールイメージ拡大ブロック33で
は、第６図に示すように、ホールイメージ信号HISに基
づいて元のホールイメージHIをｎ段拡大した第１の拡大
ホールイメージHInとｎ−ｉ段拡大した第２の拡大ホー
ルイメージHIn_-iを生成する。なお、ｎ＞ｉであり、共
に正の整数とする。この拡大処理は、例えば１段拡大す
るたびに元の拡大部の上下，左右及び斜め方向のそれぞ
れ１画素を新たな拡大部とする空間フィルタによって実
行される。拡大をくり返すと元のイメージHIの欠陥部分
LPの全体像に占める割合が低下し、図形の形状が整った
ものとなる。この処理は第1B図のステップS12に対応す
る。

さらに、拡大ホールイメージHIn,HIn_-iの相互の差分に
基づいて、第６図に示すようにリング状パラメータRPを
求める。この処理は、ホールイメージ拡大ブロック33内
の排他的OR回路の入力に、第１および第２の拡大ホイー
ルイメージHIn,HIn_-iを示す信号を入力することによっ
て実行される、以上のようにして、リング状パラメータ
RPを示すリングイメージ信号RISが生成される。第７図
は、リング状パラメータRPの形状および２値化済の信号
レベル（L,H）を模式的に示す図である。なお、段数ｎ
および減数ｉはソフト的に設定可能である。また、この
処理は、第1B図のステップS13に対応している。

一方、パターンイメージ信号PISは、パターン拡大ブロ
ック34に与えられる。パターン拡大ブロック34では、第
８図に示すように、パターンイメージ信号PISに基づく
元のパターンイメージPIをｍ段拡大した拡大パターンイ
メージPImを生成する。この拡大処理においても同様
に、パターンイメージPIの欠落部分やがたつきが整形さ
れる。なお、段数ｍはソフト的に設定可能な正の整数で
ある。また、この処理は、第1B図のステップS14に対応
している。

さらに、ホールイメージ拡大ブロック33から入力された
リングイメージ信号RISと、拡大パターンイメージPImを
示す信号とを、パターンイメージ拡大ブロック34内のア
ンド回路に入力して、リング状パラメータRPと拡大パタ
ーンイメージPImとの重なり領域に対応する重なり領域
イメージ信号WISを生成する。

第９図は、正常なスルーホールに対応するこの重なり領
域WRを模式的に示す図である。リング状パラメータRP全
体が、拡大パターンイメージPImの中に含まれており、
重なり領域WRとリング状パラメータRPが一致している。
前述した第4B図に示すように、スルーホールＨと、ラン
ドＲとの間には、２値化されない領域としてエッジＥが
存在したが、ホールイメージHIの拡大処理によってエッ
ジＥは内側から、パターンイメージPIの拡大処理によっ
てエッジＥは外側からそれぞれ縮退していく。拡大段数
ｎ−i,mの相互の和を、エッジＥの最大幅に対応した所
定段数以上に設定すると、第９図に示すような拡大イメ
ージにおいてはエッジＥが認められず、代りに重なり領
域WRが生成される。なお、この処理は第1B図のステップ
S15に対応している。

ホール拡大ブロック33で生成されたリングイメージ信号
RISは、中心判定ブロック35で、リング上側信号RUSとリ
ング下側信号RLSとに後述する仮想中心によって分割さ
れて、リングカウントブロック36に入力される。リング
カウントブロック36では、信号RUS,RLSを読み取って、
リング状パラメータRP内の全画素数を算出し、リング画
素数RPNとして開口角判定ブロック37に与える。なお、
この回路構成については後述する。

また、パターン拡大ブロック34で生成された重なり領域
イメージ信号WISは、パターンカウントブロック38に入
力される。パターンカウントブロック38は、信号WISに
基づいて、重なり領域WR内の全画素数である重なり画素
数WPNを算出し、開口角判定ブロック37に与える。この
算出処理は、中心判定ブロック35で生成されたリング上
側検出信号URDおよびリング下側検出信号LRDによって制
御される。

開口角判定ブロック37は、リング画素数RPNと重なり画
素数WPNとを比較して、ホールイメージHIと、パターン
イメージPIとの相対的位置関係を判定する。この判定
は、例えばリング画素数RPNに所定数Ｋを乗じて基準画
素数BPNを求め、さらに重なり画素数WPNとの大小関係を
判定することによって行われる。

第10図は位置ずれのある場合の重なり領域WRの例を示す
図である。位置ずれが大きいと、拡大パターンイメージ
PImの一部が中断し、さらにリング状パラメータRPの一
部が、拡大パターンPImの外側に突出してしまう。その
ため、重なり画素数WPNがリング画素数RPNよりも小さく
なる。そのため“1"より小さい所定係数Ｋを設定して、
位置関係が良好（OK）か不良（NG）かを下記式（1a），
（1b）のように判定することができる。

WPN＞RPN×Ｋ（＝BPN） OK …（1a） WPN≦RPN×Ｋ（＝BPN） NG …（1b）この判定は、拡大イメージにおける開口角θ（第10図参
照）の判定に対応している。開口角判定ブロック37はこ
の良好／不良（OK/NG）信号を開口角判定信号ASとして
出力する。なお、以上の一連の処理は、第1B図のステッ
プS16に対応している。

次に以上のような判定処理を制御するための各部の動作
について説明する。実際の回路構成においては、実時間
処理を行うために以下のような構成ブロックが配置され
る。

ラインディレー39には、ホール拡大ブロック33で生成さ
れた第１の拡大ホールイメージHInが入力される。ライ
ンディレー39は、CCDの素子数に対応した画素数を１ラ
インとし、例えば第11図に示すようなワークエリアWAの
上半分48ライン分のデータをストアする。このデータ
は、１ライン分読取りが行われるたびに、順次更新され
ていく。また、その中心ラインは、仮想中心ACとして処
理中のエリアを示すアドレスとして用いられる。ライン
ディレー39は、これらのデータを含むホール識別信号HS
を生成する。

ホール識別信号HSは、中心判定ブロック35,リングカウ
ントブロック36,パターンカウントブロック38およびラ
ベリングブロック40に入力される。リングカウントブロ
ック36およびパターンカウントブロック38には、仮想中
心ACの座標をアドレスとして与える。

また、中心判定ブロック35は、ホール識別信号HSおよび
リングイメージ信号RISを読み取って、仮想中心ACが、
実際の拡大ホールイメージHInの中心となる要件を供え
ているかどうかの判定を行う。そして、その結果を中心
判定結果信号OSとして出力し、ラベリングブロック40に
与える。なお、この中心判定については、後で詳述す
る。

ラベリングブロック40は、信号OS,AS,HSを入力され、同
一のホールが処理中の各時刻で異なる複数の開口角判定
信号ASを有する際には、それらのデータに対して、後で
詳述するラベリング処理を行う。その処理結果は欠陥信
号ESとして、欠陥判定ブロック41に入力される。そこで
は、欠陥の種類，程度などの判定が行われる。その処理
結果は、欠陥ストアブロック42を介してインターフェー
ス31に与えられ、さらに図示しないバスラインによって
外部に読み出される。

以上のような一連の処理によって、スルーホールとパタ
ーンとの相対的位置関係が判定される。

D.回路構成次に、以上のような処理を実現するための回路構成の例
について説明する。第12図は、第1A図のリングカウント
ブロック36内に用いられる画素カウント回路の回路図で
ある。また、第13図は、第12図に示す回路内の処理に用
いられるデータを示す図である。

第12図において、第1A図に示す中心判定ブロック35から
のリング上側信号RUSが画素カウント回路100内の２次元
シフトレジスタ101に入力される。２次元シフトレジス
タ101は、この信号RUSを受けて、第13図に示す仮想中心
ACより上側の上側ワークエリアUWAについてのデータを
保持する。このデータは、Ｘ座標によって定義されるス
リットラインSLごとに読み出される。エリアUWAが48ラ
イン分の幅を持っているので、１つのスリットラインSL
上のデータは48ビットとなる。また、下側ワークエリア
LWAについてのデータは、上記画素カウント回路100と類
似の構成を有する他の画素カウント回路（図示せず）で
処理される。

仮想中心ACとリング状パラメータRPとの交点が、処理の
開始点SPおよび終了点EPとなる。例えば、スリットライ
ンSL₁におけるデータは、リングイメージ信号RIS内のデ
ータを“1"とすると、［０…0,1,1］となっている。任
意のスリットラインSL_Nにおいて、そのデータは“1"が
連続して数個続く以外は“0"となっている。なお、この
処理は上側および下側ともに、開始点SPから終了点EPま
でについて行われるので、実時間処理においては、仮想
中心ACが真の中心位置に近づくほど、算出される画素数
は多くなり、真の全画素数に近づく。

このスリットラインSLごとに読み出された48ビットのデ
ータは、２次元シフトレジスタのブロックB1〜B8に分割
して保持される。ブロックB1は最上位ビットMSBを含む
６ビットの構成であり、ブロックB8は最下位ビットLSB
を含む６ビットの構成である。なお、最下位ビットLSB
は仮想中心ACに対応する。また、他のブロックB2〜B7も
６ビットの構成である。

この48ビットのデータはブロックB1〜B8ごとに分割され
た後、対応するNOR回路N1〜N8に入力される。NOR回路N1
〜N8は、入力の中に１つでも“1"があれば、“0"を出力
する。従って、これらの出力データは、ブロックB1〜B8
の中のどのブロックに“1"がデータとして存在するかを
示す。さらに、この８ビットの出力はプライオリティー
エンコーダPEに入力される。エンコーダPEはこの入力を
受けて、NOR回路N1〜N8の中の“0"を出力するものを探
し、さらにその中の最下位のビットを指示する３ビット
のデータを出力する。例えばブロックB2,B3に連続して
データ内に“1"が保持された場合、NOR回路N2,N3の出力
が“0"となり、データ［1,1,1,1,1,0,0,1］がエンコー
ダPEに入力される。エンコーダPEは、仮想中心ACから最
も近い“0"を出力するNOR回路N3を指示する３ビットの
データを出力する。

また、ブロックB1〜B8が保持する48ビットのデータは、
８ビット入力/1ビット出力の12個のセレクタS1〜S12に
入力される。最下位のセレクタS12の入力の最下位ビッ
トには、ブロックB8内の最下位ビットが入力される。以
下、順にブロックB8のデータの残りのビットが、セレク
タS7〜S11の各最下位ビットにそれぞれ入力される。さ
らに、セレクタS1〜S6のそれぞれの最下位ビットには、
ブロックB7の各ビットが入力される。同様にして、セレ
クタS1〜S12の入力の下位２ビット目には、ブロックB6,
B7のデータが入力される。このようにして、セレクタS1
〜S12に共通に、特定の順位のビットを指定すると、ブ
ロックB1〜B8のうち連続した２つのブロックに保持され
る合計12ビットのデータが読み出される。なお、この構
成においては、セレクタS1〜S12の入力は７ビットだけ
使用される。ビットの順位の指定は、プライオリティー
エンコーダPEによって与えられ、データ内に、“1"を保
持するブロックが常に読み出されるように指定される。

プログラマブルROM102は、データ内に“1"を含む連続し
た２つのブロック内の12ビットのデータをアドレスとし
て与えられる。そして、その12ビットの中の“1"の個数
を示す４ビットのデータを加算器103に出力する。加算
器103およびレジスタ104はスリットラインSLごとに与え
られるデータ内の“1"の個数を、逐次、加算していく。
この処理はスリットラインSLが第13図の開始点SPから終
了点EPに至るまで続けられる。最終的にリング状パラメ
ータRPの上側ワークエリアUWA内に含まれる画素数RPN_U
が出力される。なお、同様の構成の回路が画素カウント
用として他のブロックにも適用できる。

E.中心判定およびラベリング処理次に、開口角判定の演算結果のアドレスを特定するため
の処理について説明する。まず、仮想中心が、実際の中
心位置かどうかを判定する中心判定処理について説明す
る。この処理は第1A図に示す中心判定ブロック35で行わ
れる。

第14A図は、拡大ホールイメージHInと仮想中心ACおよび
真の中心位置RCとの位置関係を示す図であり、第14B図
は中心判定の算出原理を示す図である。

第14A図に示すように、仮想中心ACと中心位置RCとは、
一般的には一致していない。第14B図に示すように、仮
想中心ACと拡大ホールイメージHInとの交点において、
仮想中心ACに垂直なラインHLを設け、仮想中心ACより上
側の面積S_Uと下側の面積S_Lとの差面積Saを求めることに
より、仮想中心ACと中心位置RCとのずれが与えられる。
この差面積Saのカウントは、例えば前述した第12図に示
すような回路によって行われる。

また、第15図に示すように、仮想中心ACと中心位置RCと
の間に１画素以内のずれがあった場合の最小の差面積の
大きさを、以下の判定の基準となる面積Ｃとする。中心
判定の基準をＣ＞Saとすると、仮想中心ACが中心位置RC
と、ほぼ一致する時にのみ中心と判定されるが、イメー
ジHInの形状にがたつきがある場合には、仮想中心ACと
中心位置RCとが一致した時においても、差面積Saがあま
り小さくならず、中心無しという判定がなされる可能性
がある。従って、中心判定の基準を2C≧Sa程度にし、確
実に仮想中心ACの中の一つが中心と判定されるようにす
る方がよい。

次に、ラベリング処理について説明する。前述した中心
判定処理を行うと、例えば第16図に示すように、拡大ホ
ールイメージHInに対して複数の仮想中心AC₁〜AC₃が中
心と判定されることがある。仮想中心AC₁〜AC₃のそれぞ
れについて開口角判定を行うと、画素カウント処理の開
始点および終了点が異なるため、開口角判定結果も異な
ることがある。

例えば、実際の中心位置に最も近い仮想中心AC₂におい
て、開口角判定信号ASが良好（OK）となり、他の仮想中
心AC₁,AC₃において不良（NG）となった場合について説
明する。まず、最終的に必要となるデータは、良好（O
K）信号のみであり、他の不良（NG）信号は、仮想中心A
C₁,AC₃が真の中心位置RCからずれているために生成され
たものである。また、３つの仮想中心AC₁〜AC₃が、同一
のホールイメージHIに関するラインであることも良好／
不良（OK/NG）信号と共にデータ内に示す必要がある。

まず、仮想中心AC₁が中心と判定されたら、その開始点x
s₁と終了点xe₁との座標を単純平均して中心点xc₁を求め
る。次に、仮想中心AC₂に移り、その開始点xs₂,終了点x
e₂から中心点xc₂を求める。この中心点xc₂のＸ座標が、
点xxs₁,xe₁のｘ座標の間にあれば、同一のイメージHIに
関する仮想中心ACであると判定する。そして、中心点xc
₂の座標を示すデータを、中心点xc₁の座標を示すデータ
によって置換する。さらに、仮想中心AC₃の開始点xs₃,
終了点xe₃とから求められた中心点xc₃についても同様の
処理を行い、中心点xc₁の座標データに置換する。この
ようにして、イメージHInに関する仮想中心AC₁〜AC₃の
座標データは中心点xc₁によって代表される。また、そ
れらの仮想中心AC₁〜AC₃についての判定結果（OK/NG）
は、そのうちの一つでも良好（OK）であれば、イメージ
HIn全体として良好（OK）信号を出すように、後段の回
路を構成する。以上のような処理の流れを第17図に示
す。

F.変形例以上説明した例においては、ホールイメージHIおよびパ
ターンイメージPIの両方に拡大処理を施したが、ホイー
ルイメージHIおよびパターンイメージPIのうち少なくと
も一方を拡大すれば、重なり領域WRが形成でき、同様の
開口角判定処理を行うことができる。

また、リング状パラメータRPを形成するための減数ｉと
しては、“1"を選択すれば充分であるが、“2"以上の数
を選択してもよい。

また、上下48ラインの画素についてワークエリアWAとし
ての処理を行ったが、ライン数は任意である。

さらに、所定係数Ｋや中心判定の基準面積Ｃの設定を変
更して、ラベリング処理において１つでも不良（NG）信
号があれば、全体として不良（NG）と判定するようにし
て構成してもよい。

また、プリント基板にスルーホール以外の取付穴が存在
する場合、この取付穴を検査対象外として検査自体を行
なわないか、あるいは、検査しても不良（NG）と判定し
ないようにできる。そのためには、取付穴の位置，形
状，大きさ等のデータを予め入力しておく必要がある。

〔発明の効果〕

以上のように、この発明によれば、パターンイメージお
よびホールイメージの少なくとも一方に拡大処理を施し
て、両イメージの重なり領域を求めるため、スルーホー
ルの開口縁部（エッジ）におけるがたつきや傾斜による
影響を解消することができ、その重なり領域に含まれる
重なり画素数と、所定の基準画素数とを比較することに
より、配線パターンとスルーホールとの間の相対的位置
関係が把握される。

そのため、プリント基板のパターンの検査の自動化を可
能にするとともに、正確な開口角判定が行えるプリント
基板のパターン検査方法を得ることができる。

【図面の簡単な説明】

第1A図はこの発明の一実施例によるスルーホール検査回
路のブロック図、第1B図はこの発明の一実施例によるプリント基板のパタ
ーン検査方法の処理手順を示すフローチャート、第２図はこの発明の一実施例による検査装置の全体構成
を示すブロック図、第３図は読取り光学系の一例を示す図、第4A図は、第３図に示す装置によって得られる信号波形
を示す図、第4B図は第4A図に示す信号波形を合成して得られるパタ
ーンを示す図、第５図は読取り光学系の他の例を示す図、第６図は拡大ホールイメージを示す図、第７図はリング状パラメータを示す図、第８図は拡大パターンイメージを示す図、第９図は重なり領域の一例を示す図、第10図は重なり領域の他の例を示す図、第11図はワークエリアを示す図、第12図は画素カウント回路の回路図、第13図はスリットラインおよびスリットライン内のデー
タを示す図、第14A図は仮想中心と中心位置および拡大ホールイメー
ジの位置関係を示す図、第14B図は中心判定処理の原理を示す図、第15図は差面積の一例を示す図、第16図はラベリング処理の原理を示す図、第17図はラベリング処理の流れの一例を示す図、第18A図はランドとスルーホールとの良好な相対的位置
関係を示す図、第18B図はランドとスルーホールとの不良な相対的位置
関係を示す図、第19A図は配線パターンとスルーホールとの良好な相対
的位置関係を示す図、第19B図は配線パターンとスルーホールとの不良な相対
的位置関係を示す図である。Ｈ……ホール、Ｒ……ランド、Ｐ……配線パターン、HI……ホールイメージ、 PI……パターンイメージ、 HIn……第１の拡大ホールイメージ、 HIn_-i……第２の拡大ホールイメージ、 PIm……拡大パターンイメージ、 RP……リング状パラメータ、 WR……重なり領域、RPN……リング画素数、 WRN……重なり画素数、Ｋ……所定係数、AS……開口角判定信号

───────────────────────────────────────────────────── フロントページの続き (72)発明者角間央章京都府京都市上京区堀川通寺之内上る４丁目天神北町１番地の１大日本スクリーン製造株式会社内 (72)発明者法貴哲夫京都府京都市上京区堀川通寺之内上る４丁目天神北町１番地の１大日本スクリーン製造株式会社内 (56)参考文献特開昭62−272379（ＪＰ，Ａ) 特開昭59−192945（ＪＰ，Ａ) 特開昭63−196980（ＪＰ，Ａ)

Claims

【特許請求の範囲】

【請求項１】プリント基板を光電走査して、画素ごとに
読取った画像データに基づいて、前記プリント基板上の
配線パターンとスルーホールとの間の相対的位置関係を
判定する、プリント基板のパターン検査方法であって、（ａ）前記画像データに基づいて、前記配線パターン
を示すパターンイメージと、前記スルーホールを示すホ
ールイメージと、を求める工程と、（ｂ）前記パターンイメージおよび前記ホールイメー
ジの少なくとも一方に拡大処理を施して、対応する拡大
パターンイメージおよび拡大ホールイメージの少なくと
も一方を求める工程と、（ｃ）前記拡大処理に対応する、前記拡大パターンイ
メージと前記拡大ホールイメージとの間、前記拡大パタ
ーンイメージと前記ホールイメージとの間、および前記
パターンイメージと前記拡大ホールイメージとの間の１
つのイメージ間の空間的関係に基づいて、前記イメージ
間の重なり領域を求める工程と、（ｄ）前記重なり領域に含まれる重なり画素数を求め
る工程と、（ｅ）前記重なり画素数と、所定の基準画素数とを比
較して、前記相対的位置関係を判定する工程と、を含む
プリント基板のパターン検査方法。
【請求項２】請求項１記載のプリント基板のパターン検
査方法であって、工程（ｂ）が、（b-1）ホールイメージに第１の拡大処理を施して、第
１の拡大ホールイメージを求める工程と、（b-2）前記ホールイメージに、第１の拡大処理とは拡
大率の異なる第２の拡大処理を施して、第２の拡大ホー
ルイメージを求める工程と、（b-3）前記第１の拡大ホールイメージと前記第２の拡
大ホールイメージとの差分に基づいて、リング状パラメ
ーターを求める工程と、を含み、工程（ｃ）が、（c-1）拡大パターンイメージと前記リング状パラメー
ターとの間の空間的関係に基づいて、重なり領域を求め
る工程を含み、工程（ｅ）が、（e-1）前記リング状パラメーターに含まれる画素数に
所定係数を乗じて、基準画素数を求める工程を含むプリ
ント基板のパターン検査方法。