JPH0767272B2 - Neutral point clamp type power converter controller - Google Patents

Neutral point clamp type power converter controller

Info

Publication number
JPH0767272B2
JPH0767272B2 JP3033910A JP3391091A JPH0767272B2 JP H0767272 B2 JPH0767272 B2 JP H0767272B2 JP 3033910 A JP3033910 A JP 3033910A JP 3391091 A JP3391091 A JP 3391091A JP H0767272 B2 JPH0767272 B2 JP H0767272B2
Authority
JP
Japan
Prior art keywords
turned
elements
neutral point
triangular wave
power converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3033910A
Other languages
Japanese (ja)
Other versions
JPH04275057A (en
Inventor
茂 田中
和敏 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP3033910A priority Critical patent/JPH0767272B2/en
Publication of JPH04275057A publication Critical patent/JPH04275057A/en
Publication of JPH0767272B2 publication Critical patent/JPH0767272B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Rectifiers (AREA)
  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

[発明の目的] [Object of the Invention]

【0001】[0001]

【産業上の利用分野】本発明は、交流電力を直流電力に
変換するパルス幅変調制御(PWM制御)コンバ―タ
や、直流電力を交流電力に変換するPWM制御インバ―
タ等に適用される3レベルの出力電圧を発生する中性点
クランプ式電力変換器の制御装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pulse width modulation control (PWM control) converter for converting AC power into DC power, and a PWM control inverter for converting DC power into AC power.
The present invention relates to a control device for a neutral-point clamp type power converter that generates a three-level output voltage applied to a power converter or the like.

【0002】[0002]

【従来の技術】図5は、中性点クランプ式インバ―タの
主回路構成図を示す。図は1相分(U相分)を示し、3
相出力インバ―タの場合、V,W,相も同様に構成され
る。
2. Description of the Related Art FIG. 5 is a main circuit configuration diagram of a neutral point clamp type inverter. The figure shows one phase (U phase) and 3
In the case of a phase output inverter, V, W, and phases are similarly constructed.

【0003】図中、Vd1,Vd2は直流電源、S1 〜S4
は自己消弧素子、D1 〜D4 はフリ―ホイリングダイオ
―ド、D5 ,D6 はクランプ用ダイオ―ド、LOADば
負荷である。
In the figure, V d1 and V d2 are DC power supplies, and S 1 to S 4
The self-turn-off device, D 1 to D 4 is flip - wheeling diode - de, D 5, D 6 are clamping diodes - a de, LOAD if load.

【0004】このインバ―タの出力電圧VU は、4つの
素子S1〜S4 をオン、オフさせることによって、次の
ように変化する。ただし、全体の直流電圧をVd とし、 Vd1,=Vd2=Vd /2とする。即ち、 S1 とS2 がオンのとき、VU =+Vd /2 S2 とS3 がオンのとき、VU =0 S3 とS4 がオンのとき、VU =−Vd /2 となる。この時、素子は2個ずつオンさせなければなら
ない。3個同時にオンになると、直流電源を短絡し、過
電流によって素子を破壊してしまう。
The output voltage V U of this inverter changes as follows by turning on and off the four elements S 1 to S 4 . However, the total DC voltage is V d, and V d1 , = V d2 = V d / 2. That is, when S 1 and S 2 are on, V U = + V d / 2 When S 2 and S 3 are on, V U = 0 When S 3 and S 4 are on, V U = −V d / It becomes 2. At this time, two devices must be turned on each. If all three are turned on at the same time, the DC power supply is short-circuited and the device is destroyed due to overcurrent.

【0005】例えば、素子S1 〜S3 にオン信号が入る
と、直流電圧Vd1を素子S1 ―S2―S3 ―ダイオ―ド
6 で短絡し、過大な短絡電流が素子に流れ、素子を壊
してしまう。
For example, when an ON signal is input to the elements S 1 to S 3 , the DC voltage V d1 is short-circuited by the element S 1 -S 2 -S 3 -diode D 6 and an excessive short-circuit current flows to the elements. , The element is destroyed.

【0006】このような直流短絡を防止するため、素子
1 とS3 を逆動作させ、素子S24 を逆動作させて
いる。即ち、素子S1 がオンのときは素子S3 をオフさ
せ、素子S3 がオンのときは素子S1 をオフさせてい
る。同様に、素子S2 がオンのときは素子S4 をオフさ
せ、素子S4 がオンのときは、素子S2 をオフさせてい
る。図6は、中性点クランプ式インバ―タの従来のパル
ス幅変調制御法を説明するためのタイムチャ―ト図であ
る。
In order to prevent such a DC short circuit, the elements S 1 and S 3 are operated in reverse and the elements S 2 S 4 are operated in reverse. That is, when the element S 1 is on, the element S 3 is turned off, and when the element S 3 is on, the element S 1 is turned off. Similarly, when the element S 2 is on, the element S 4 is turned off, and when the element S 4 is on, the element S 2 is turned off. FIG. 6 is a time chart for explaining a conventional pulse width modulation control method for a neutral point clamp type inverter.

【0007】図中、X,YはPWM制御の搬送波信号
で、Xは+EMAX−E MAX の間を変化する三角波、Y
はXの反転値(または位相が電気角で180°ずれた三
角波)である。また、ei はPWM制御入力信号であ
る。入力信号ei と三角波X、Yとを比較し、素子S1
〜S4 のゲ―ト信号g1 ,g2 を作る。即ち、ei >X
で、かつei >Yのとき、g1 =1で、S1 をオン、S
3 をオフさせる。ei ≦X、またはei ≦Yのとき、g
1 =0で、S1 をオフ、S3 をオンさせる。ei <X
で、かつei <Yのとき、g2 =1で、S4 をオン、S
2 をオフさせる。ei ≧X、またはei ≧Yのとき、g
2 =0で、S4 をオフ、S2 をオンさせる。
In the figure, X and Y are PWM control carrier signals, and X is + E MAX to -E MAX. A triangular wave that changes between
Is an inverted value of X (or a triangular wave whose phase is shifted by 180 electrical degrees). Further, e i is a PWM control input signal. The input signal e i is compared with the triangular waves X and Y, and the element S 1
The gate signals g 1 and g 2 of S 4 are generated. That is, e i > X
And when e i > Y, g 1 = 1 and S 1 is turned on, S
Turn off 3 . When e i ≤X or e i ≤Y, g
When 1 = 0, S 1 is turned off and S 3 is turned on. e i <X
, And e i <Y, g 2 = 1 and S 4 is turned on, S
Turn off 2 . When e i ≧ X or e i ≧ Y, g
2 = 0, the S 4 off, turn on the S 2.

【0008】この結果、出力電圧VU は、図の最下段の
ようになる。このように、中性点クランプ式インバ―タ
では、出力電圧VU として、3レベル(+Vd /2,
0,−Vd /2)の電圧が得られ、高調波成分の少ない
電圧波形となる。電動機負荷の場合は、電流の脈動は小
さくなり、トルクリップルも低減できる利点がある。
As a result, the output voltage V U becomes as shown at the bottom of the figure. As described above, in the neutral point clamp type inverter, the output voltage V U is set at three levels (+ V d / 2,
0, the voltage of -V d / 2) is obtained, and less voltage waveform of the harmonic component. In the case of a motor load, there are advantages that the pulsation of current is reduced and the torque ripple is also reduced.

【0009】[0009]

【発明が解決しようとする課題】しかし、従来の中性点
クランプ式インバ―タの制御装置には、次のような問題
点がある。図7は、図6と同様に従来のPWM制御方法
を説明するためのタイムチャ―ト図を示すもので、入力
信号ei が急激に変化した場合の動作を表す。
However, the conventional neutral point clamp type inverter control device has the following problems. FIG. 7 is a time chart for explaining the conventional PWM control method similar to FIG. 6, and shows the operation when the input signal e i changes abruptly.

【0010】ei がa点で、正から負に急変すると、ゲ
―ト信号g1 は「1」から「0」に、ゲ―ト信号g2
「0」から「1」に変化する。このゲ―ト信号に従っ
て、素子S1 〜S4 が瞬時にオン、オフできれば、出力
電圧VU は図示のようになり、何の問題も発生しない。
When e i suddenly changes from positive to negative at point a, the gate signal g 1 changes from "1" to "0" and the gate signal g 2 changes from "0" to "1". . If the elements S 1 to S 4 can be turned on and off instantly according to this gate signal, the output voltage V U becomes as shown in the figure, and no problem occurs.

【0011】しかし、大容量のインバ―タでは、自己消
弧素子としてGTO(ゲ―トタ―ンオフサイリスタ)な
どが使われ、タ―ンオフ時の過電圧を抑制するためスナ
バ回路が設置される。
However, in a large-capacity inverter, a GTO (gate turn-off thyristor) or the like is used as a self-extinguishing element, and a snubber circuit is installed to suppress overvoltage at turn-off.

【0012】このスナバ回路のコンデンサの電圧を初期
化する(放電させる)ため、GTOをオンさせた時、一
定時間(最小オン時間:例えば100マイクロ秒程度)
オン状態を維持しなければならない。
In order to initialize (discharge) the voltage of the capacitor of this snubber circuit, when the GTO is turned on, a fixed time (minimum on time: about 100 microseconds, for example)
Must remain on.

【0013】図8は、図7のa点付近のゲート信号の動
作を拡大したものでゲート信号g1=1の幅が最小オン
時間Δtより狭くなった場合を示す。素子S1 の最小オ
ン時間Δtは素子自体を保護するために不可欠なもので
あり、最終的に素子へのゲートパルスを作る回路によっ
て確保され、素子には最小オン時間Δtが確保されたゲ
ート信号g´が与えられる。この結果、g1 ´とg2
が期間δだけ重なり、素子S1 がオン、S2 がオフ、S
3 がオフ、S4 がオンとなる。
FIG. 8 is an enlarged view of the operation of the gate signal in the vicinity of point a in FIG. 7, showing a case where the width of the gate signal g 1 = 1 becomes narrower than the minimum on-time Δt. The minimum on-time Δt of the element S 1 is indispensable for protecting the element itself.
Yes, and finally by the circuit that creates the gate pulse to the device
And the element has a minimum on-time Δt.
A gate signal g'is provided . As a result, g 1 ′ and g 2 overlap each other for a period δ, and the element S 1 is on, S 2 is off, and S
3 turns off and S 4 turns on.

【0014】図5の主回路において、出力電流IU が図
の矢印の向に流れている場合、ダイオ―ドD3 、D4
導通し、かつ素子S1 にオン信号が来ているので、素子
2に直流全電圧Vd =Vd1+Vd2が印加される。逆
に、出力電流IU が図の矢印と反対方向にながれている
場合は、ダイオ―ドD1 、D2 が導通し、S4 にオン信
号が入っているので、素子S3 に全電圧Vd が印加され
る。中性点クランプ式インバ―タでは、各素子(各ア―
ム)の耐圧は直流電圧Vd の半分が印加されるものとし
て設計されており、全電圧が印加された場合、過電圧に
より素子破壊に至ってしまう。
In the main circuit of FIG. 5, when the output current I U is flowing in the direction of the arrow in the figure, the diodes D 3 and D 4 are conducting and the ON signal is coming to the element S 1 . , The total DC voltage V d = V d1 + V d2 is applied to the element S 2 . On the contrary, when the output current I U is flowing in the direction opposite to the arrow in the figure, the diodes D 1 and D 2 are conducting, and the ON signal is input to S 4 , so that the total voltage is applied to the element S 3. V d is applied. In the neutral point clamp type inverter, each element (each
Is designed so that half of the DC voltage V d is applied, and when the full voltage is applied, the element is destroyed due to overvoltage.

【0015】図7は入力信号ei が大きく急激に変化し
た場合を例にとって説明したが、三角波XとYが交差す
る点(b点)では入力信号ei が正負に少しでも変化す
ると、上記問題点が発生する。
FIG. 7 has been described by taking as an example the case where the input signal e i changes abruptly and sharply. However, if the input signal e i changes positively or negatively at the point (point b) where the triangular waves X and Y intersect, the above-mentioned case occurs. Problems occur.

【0016】このように従来の中性点クランプ式インバ
―タのPWM制御装置では、入力信号eiの急変に対し
て弱く、特に三角波XとYが交差する点付近では頻繁に
素子破壊の危険にさらされることになる。
As described above, the conventional neutral point clamp type inverter PWM control device is weak against a sudden change of the input signal e i , and frequently has a risk of element destruction especially near the intersection of the triangular waves X and Y. Will be exposed to.

【0017】本発明は、以上の問題点に鑑みてなされた
もので、PWM制御の入力信号eiが急激に変化しても
1つの素子に直流全電圧が印加されることのないような
中性点クランプ式電力変換器の制御装置を提供すること
を目的とする。 [発明の構成]
The present invention has been made in view of the above-mentioned problems. In the present invention, the total DC voltage is not applied to one element even if the input signal e i of the PWM control changes abruptly. An object of the present invention is to provide a controller for a sex point clamp type power converter. [Constitution of Invention]

【0018】[0018]

【課題を解決するための手段】前記目的を達成するため
に本発明は、直流端子間に接続され中性点出力端子を備
えた直流電源と、前記直流端子間に同一極性で直列接続
された4個の自己消弧素子S1 ,S2 ,S3 ,S4 と、
これらの各素子にそれぞれ逆並列接続されるフリ―ホイ
リングダイオ―ドD1 ,D2 ,D3 ,D4 と、直列接続
されている前記2個の自己消弧素子S 2 ,S 3 に逆並列
接続されるクランプ用ダイオ―ドD5 ,D6 の直列回路
と、前記自己消弧素子S 1 とS 3 及びS 2 とS 4 とが逆
動作するように最小オン・オフ時間が確保されたゲート
信号でオンオフ制御するゲート制御手段を備え、前記ク
ランプ用ダイオ―ドD 5 ,D 6 の直列接続点と前記中性
点出力端子とを接続し前記4個の自己消弧素子S 1
2 ,S 3 ,S 4 の直列回路の中間接続点に交流端子を
設けた中性点クランプ式電力変換器において、パルス幅
変調制御用搬送波として、1つは零と+Emax 間で変化
する三角波X、もう1つは該三角波Xと周波数と位相が
一致し零と−Emax 間で変化する三角波Yを発生する手
段と、−Emax ≦e i ≦+Emax を満すPWM制御入力
信号e i を発生する手段と、この2つの三角波X,Yと
PWM制御入力信号ei とを比較し、ei >Xのとき、
前記素子S1 ,S2 をオンさせ素子3 ,S4 をオフ
せるゲート信号を発生し、Y≦ei ≦Xのとき、前記素
子S2 ,S3 をオンさせ素子1 ,S4 をオフさせるゲ
ート信号を発生し、ei <Yのとき、前記素子S3 ,S
4 をオンさせ素子S1 ,S2 をオフさせるゲート信号を
発生するようにパルス幅変調制御する手段を具備したこ
とを特徴とするものである。
In order to achieve the above-mentioned object, the present invention comprises a neutral point output terminal connected between DC terminals.
And the four self-extinguishing elements S 1 , S 2 , S 3 , S 4 connected in series between the DC terminals with the same polarity ,
Freewheeling diodes D 1 , D 2 , D 3 and D 4 connected in anti-parallel to each of these elements and connected in series
Antiparallel to the two self-turn-off devices S 2, S 3 being
Series circuit of connected clamp diodes D 5 and D 6
And the self-extinguishing elements S 1 and S 3 and S 2 and S 4 are reversed.
Gate with minimum on / off time ensured to operate
A gate control means for on / off control by a signal is provided, and
The series connection point of the lamp diodes D 5 and D 6 and the neutrality
The point output terminal is connected to the four self-extinguishing elements S 1 ,
AC terminal at the intermediate connection point of the series circuit of S 2 , S 3 , S 4
In the provided neutral point clamp type power converter, as a carrier for controlling pulse width modulation, one is a triangular wave X changing between zero and + Emax , and the other is a triangular wave X and a frequency and a phase.
Means for generating a triangular wave Y that coincides and changes between zero and -Emax , and a PWM control input satisfying -Emax ≤ e i ≤ + Emax
Comparing means for generating a signal e i, the two triangular wave X, and Y and the PWM control input signal e i, when e i> X,
The element S 1, S 2 was turned element S 3, S 4 off of
The gate signal is generated which, when Y ≦ e i ≦ X, gate to turn off the element S 1, S 4 are turned on the element S 2, S 3
Of the elements S 3 and S when e i <Y
A gate signal that turns on element 4 and turns off elements S 1 and S 2
It is characterized in that a means for controlling pulse width modulation so as to generate is provided.

【0019】[0019]

【作用】本発明は、PWM制御の搬送波として、1つは
0〜+EMAX の間で変化する三角波X、もう1つは三角
波Xと同位相で0〜−EMAXの間で変化する三角波Yを
用い、この2つの三角波X,Yと入力信号ei とを比較
して中性点クランプ式電力変換器を構成する素子S1
2 ,S3 ,S4 のゲ―ト信号を作っている。即ち、 ei >Xのとき、 素子S1 ,S2 をオン(S3 ,S
4 をオフ) Y≦ei ≦Xのとき、素子S2 ,S3 をオン(S1 ,S
4 をオフ) ei <Yのとき、 素子S3 ,S4 をオン(S1 ,S
2 をオフ) となるようにパルス幅変調制御する。
According to the present invention, as a carrier wave for PWM control, one is a triangular wave X changing between 0 and + E MAX , and the other is a triangular wave Y changing in phase with the triangular wave X and between 0 and −E MAX. By comparing the two triangular waves X and Y with the input signal e i , the element S 1 constituting the neutral point clamp type power converter,
The gate signals of S 2 , S 3 and S 4 are produced. That is, when e i > X, the elements S 1 and S 2 are turned on (S 3 , S 2
4 is turned off) When Y ≦ e i ≦ X, the elements S 2 and S 3 are turned on (S 1 , S
4 is off) When e i <Y, elements S 3 and S 4 are turned on (S 1 , S
Pulse width modulation control is performed so that 2 is turned off).

【0020】これにより、三角波XとYは常にEMAX
けの電圧差を有し、この電圧差以内に入力信号ei が変
化しても、ei >Xからei <Yの状態に、あるいはe
i <Yからei >Xの状態にモ―ドが直接変化すること
はなくなり、素子の最小オン時間を考慮しても、素子S
1 オンで素子S2 がオフ或いは素子S4 がオンで素子S
3 がオフとなるモ―ドが発生しなくなる。従って、素子
2 あるいは素子S3 に直流全電圧が印加されることが
なくなり、従来の問題点を解決することができる。
As a result, the triangular waves X and Y always have a voltage difference of E MAX , and even if the input signal e i changes within this voltage difference, the state of e i > X changes to e i <Y. Or e
The mode does not change directly to the state of i <Y to e i > X, and even if the minimum on-time of the element is taken into consideration, the element S
1 ON to turn off element S 2 or element S 4 to turn ON element S
The mode in which 3 is turned off does not occur. Therefore, the total DC voltage is not applied to the element S 2 or the element S 3 , and the conventional problems can be solved.

【0021】[0021]

【実施例】図1は、本発明の中性点クランプ式インバ―
タの制御装置を説明するための主回路構成図および制御
装置のブロック図の一実施例を示す。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT FIG. 1 shows a neutral point clamp type inverter of the present invention.
1 is a block diagram of a main circuit configuration diagram and a control device for explaining a control device for a computer.

【0022】図中、Vd1,Vd2は直流電源、S1
2 ,S3 ,S4 は自己消弧素子、D12 ,D3 ,D
4 はフリ―ホイリングダイオ―ド、D5 ,D6 はクラン
プ用ダイオ―ド、LOADは負荷、CTU は電流検出器
である。又、制御回路として、比較器CU ,C1
2 、電流制御補償回路GU (s) 、三角波発生器TR
G、シュミット回路SH1 ,SH2 が設けられている。
この図は1相分(U相分)のみを示しているが、3相負
荷の場合、他の2相(V相,W相)も同様に構成され
る。
In the figure, V d1 and V d2 are DC power supplies, S 1 and
S 2, S 3, S 4 are self-turn-off device, D 1 D 2, D 3 , D
4 flip - wheeling diode - de, D 5, D 6 are clamping diodes - de, LOAD is the load, CT U is a current detector. Further, as control circuits, comparators C U , C 1 ,
C 2 , current control compensation circuit G U (s), triangular wave generator TR
G and Schmitt circuits SH 1 and SH 2 are provided.
This figure shows only one phase (U phase), but in the case of a three phase load, the other two phases (V phase, W phase) are similarly configured.

【0023】U相の負荷電流IU を電流検出器CTU
より検出し、電流制御回路の比較器CU に入力する。比
較器CU は電流指令値IU *と電流検出値IU とを比較
し、偏差εU =IU *−IU を求める。当該偏差εU を
次の制御補償回路GU (s) で増幅し、PWM制御の入力
信号ei とする。
[0023] The load current I U of the U-phase detected by the current detector CT U, is input to a comparator C U of the current control circuit. The comparator C U compares the current command value I U * and the current detection value I U, a deviation εU = I U * -I U. The deviation ε U is amplified by the next control compensation circuit G U (s) and used as the input signal e i for PWM control.

【0024】三角波発生器TRGは2つの三角波X,Y
を発生し、比較器C1 ,C2 に入力する。比較器C1
三角波Xと前記入力信号ei を比較しシュミット回路S
1を介して素子素子S1 とS3 のゲ―ト信号g1 を作
る。又、比較器C2 は三角波Yと前記入力信号ei を比
較し、シュミット回路SH2 を介して素子素子S2 とS
4 のゲ―ト信号g2 を作る。図2は、本発明の動作を説
明するためのタイムチャ―ト図である。
The triangular wave generator TRG has two triangular waves X and Y.
Is generated and input to the comparators C 1 and C 2 . The comparator C 1 compares the triangular wave X with the input signal e i , and the Schmitt circuit S
A gate signal g 1 of the device elements S 1 and S 3 is produced via H 1 . Further, the comparator C 2 compares the triangular wave Y with the input signal e i , and the device elements S 2 and S 2 are connected via the Schmitt circuit SH 2.
Generate a gate signal g 2 of 4 . FIG. 2 is a time chart for explaining the operation of the present invention.

【0025】PWM制御の搬送波Xは0〜+EMAX の間
で変化する一定周波数の三角波である。又、搬送波Yは
0〜−EMAX の間で変化する一定周波数の三角波で、搬
送波Xと同相になっている。即ち、X=+EMAX のと
き、Y=0となり、X=0 のとき、Y=−EMAX
となる。故に、b1 点(X=0)からb2 点(Y=−E
MAX )まで、電圧差としてEMAXの差がある。PWM制
御入力信号ei と前記三角波X,Yとを比較し、ゲ―ト
信号g1 及びg2 を作る。即ち、 ei >Xのとき、g1 =1で、素子S1 をオン(素子S
3 をオフ) ei ≦Xのとき、g1 =0で、素子S1 をオフ(素子S
3 をオン) ei <Yのとき、g2 =1で、素子S4 をオン(素子S
2 をオフ) ei ≧Yのとき、g2 =0で、素子S4 をオフ(素子S
2 をオン) とする。このとき、インバ―タの出力電圧VU は、次の
ように変化する。但し、全体の直流電圧をVd とし、V
d1=Vd2=Vd /2とする。即ち、 素子S1 とS2 がオンのとき、VU =+Vd /2 素子S2 とS3 がオンのとき、VU =0 素子S3 とS4 がオンのとき、VU =−Vd /2 となり、3レベルの出力電圧となる。その平均値VU
上記入力信号ei に比例位した値となる。
The carrier wave X for PWM control is a triangular wave having a constant frequency which varies between 0 and + E MAX . Further, the carrier wave Y is a triangular wave having a constant frequency that varies between 0 and -E MAX , and is in phase with the carrier wave X. That is, when X = + E MAX , Y = 0, and when X = 0, Y = −E MAX
Becomes Therefore, from b 1 point (X = 0) to b 2 point (Y = -E
There is a difference of E MAX as a voltage difference up to MAX ). The PWM control input signal e i is compared with the triangular waves X and Y to generate gate signals g 1 and g 2 . That is, when e i > X, g 1 = 1 and the element S 1 is turned on (element S 1
3 is turned off) When e i ≤X, g 1 = 0 and the element S 1 is turned off (element S
3 is turned on) When e i <Y, g 2 = 1 and element S 4 is turned on (element S
2 is turned off) When e i ≧ Y, g 2 = 0 and the element S 4 is turned off (element S
2 is turned on). At this time, the output voltage V U of the inverter changes as follows. However, the total DC voltage is V d, and V
Let d1 = Vd2 = Vd / 2. That is, when the elements S 1 and S 2 are on, V U = + V d / 2 When the elements S 2 and S 3 are on, V U = 0 When the elements S 3 and S 4 are on, V U = − The output voltage becomes V d / 2 and the output voltage becomes three levels. The average value V U becomes a value proportional to the input signal e i .

【0026】今、a点で入力信号ei が急変した場合を
考える。ゲ―ト信号g1 の幅が素子S1 の最小オン時間
Δtより短くなるが、当該最小オン時間Δtを確保する
ため破線で示す信号g1 ´となる。しかし入力信号ei
の変化がEMAX より小さい場合、ei は三角波Yとa点
で交差することなく、ゲ―ト信号g2は「0」の状態を
保つ。この結果、g1 ´=1とg2 =1の期間が重なる
ことはなく、素子S1がオンのときは素子S2も必ずオン
となっている。同様に、素子S4 がオンのときは素子S
3 も必ずオン状態を保っている。
Now, consider the case where the input signal e i changes abruptly at point a. Although the width of the gate signal g 1 becomes shorter than the minimum on-time Δt of the element S 1 , it becomes the signal g 1 ′ shown by the broken line in order to secure the minimum on-time Δt. However, the input signal e i
When the change of is smaller than E MAX , e i does not intersect the triangular wave Y at the point a, and the gate signal g 2 maintains the state of “0”. As a result, the periods of g 1 ′ = 1 and g 2 = 1 do not overlap, and when the element S 1 is on, the element S 2 is always on. Similarly, when the element S 4 is on, the element S
3 is always on.

【0027】これを言い代えると、素子S2 がオフのと
き素子S1 もオフとなっており、図1の出力電流IU
矢印の向きに流れている場合、ダイオ―ドD3 ,D4
導通し、全電圧Vd が素子S1 とS2 の直列回路に印加
されるが、両者ともオフなので、各素子にはVd /2の
電圧が印加される。同様に、素子S3 がオフのときは素
子S4 もオフとなっており、やはり各素子にはVd /2
以上の電圧は印加されない。
In other words, when the element S 2 is off, the element S 1 is also off, and when the output current I U of FIG. 1 flows in the direction of the arrow, the diodes D 3 , D 4 becomes conductive and the total voltage V d is applied to the series circuit of the elements S 1 and S 2 , but both are off, so a voltage of V d / 2 is applied to each element. Similarly, when the element S 3 is off, the element S 4 is also off, and each element also has V d / 2.
The above voltage is not applied.

【0028】即ち、従来のPWM制御装置によると、入
力信号ei が零点付近で変動すると、4つの素子S1
4 のうち、内側の素子S2 かS3 のいずれかに直流全
電圧Vd が印加される危険があったが、本発明によれば
その危険を除去できる。
That is, according to the conventional PWM control device, when the input signal e i fluctuates in the vicinity of the zero point, the four elements S 1 ...
There is a risk that the DC total voltage V d is applied to either the inner element S 2 or S 3 of S 4 , but according to the present invention, the risk can be eliminated.

【0029】以上はU相分のインバ―タについて説明し
たが、V相、W相も同様に制御され、従来の問題点は解
決される。又、3相3線式の負荷にも同様に適用できる
ことは言うまでもない。尚、搬送波X,Yの周波数は一
定として説明したが、両者の位相が一致していれば、周
波数を可変しても同様に適用できることは言うまでもな
い。
Although the inverter for the U phase has been described above, the V phase and W phase are controlled in the same manner, and the conventional problems can be solved. Needless to say, the present invention can also be applied to a three-phase, three-wire type load. Although the frequencies of the carrier waves X and Y have been described as constant, it is needless to say that the same can be applied even if the frequencies are varied as long as the phases of the carrier waves match.

【0030】図3は単相フルブリッジ結線の中性点クラ
ンプ式インバ―タの主回路構成を示すもので、図4はそ
のインバ―タに本発明を適用したときのタイムチャ―ト
図を示す。
FIG. 3 shows the main circuit configuration of a neutral point clamp type inverter with a single-phase full bridge connection, and FIG. 4 shows a time chart when the present invention is applied to the inverter. .

【0031】図中、Vd1,vd2は直流電源、S1 〜S8
は自己消弧素子、D1 〜D8 はフリ―ホイリングダイオ
―ド、D9 〜D12はクランプ用ダイオ―ド、LOADは
負荷である。以下、図4を用いて図3のインバ―タのP
WM制御動作を説明する。
In the figure, V d1 and v d2 are DC power supplies, and S 1 to S 8
The self-turn-off device, D 1 to D 8 are flip - wheeling diode - de, D 9 to D 12 are clamping diodes - a de, LOAD is the load. The P of the inverter shown in FIG. 3 will be described below with reference to FIG.
The WM control operation will be described.

【0032】PWM制御の搬送波X1 ,X2 は0〜+E
MAX の間で変化する一定周波数の三角波で、X2 はX1
に対して位相が180°ずれている。又、搬送波Y1
2は0〜−EMAX の間で変化する一定周波数の三角波
で、それぞれX1 ,X2 と同相になっている。素子S1
とS3 のゲ―ト信号g1 は入力信号ei と三角波X1
を比較することによって求められる。即ち、 ei >X1 のとき、g1 =1で、素子S1をオン(素子
3 をオフ) ei ≦X1 のとき、g1 =0で、素子S1をオフ(素子
3 をオン) となる。又、入力信号ei と三角波Y1 とを比較するこ
とにより、素子S2 及びS4 のゲ―ト信号g2 が得られ
る。 ei <Y1 のとき、g2 =1で、素子S4をオン(素子
2 をオフ) ei ≧Y1 のとき、g2 =0で、素子S4をオフ(素子
2 をオン) となる。同様に、入力信号ei と三角波X2 ,Y2 を比
較することにより、素子S5 〜S8 のゲ―ト信号g3
4 が得られる。即ち、 ei >X2 のとき、g3 =1で、素子S8 をオン(素子
6 をオフ) ei ≦X2 のとき、g3 =0で、素子S8 をオフ(素子
6 をオン) ei <Y2 のとき、g4 =1で、素子S5 をオン(素子
7 をオフ) ei ≧Y2 のとき、g4 =0で、素子S5 をオフ(素子
7 をオン) となる。この結果、図3のA点の電圧VA およびB点の
電圧VBは図4に示すようになり、負荷LOADに印加
される電圧VU はの平均値は前記PWM制御入力信号e
i に比例した値となる。
Carrier waves X 1 and X 2 for PWM control are 0 to + E
A constant frequency triangular wave that changes between MAX , where X 2 is X 1
The phase is 180 ° out of phase with. Also, the carrier wave Y 1 ,
Y 2 is a triangular wave with a constant frequency that varies between 0 and −E MAX , and is in phase with X 1 and X 2 , respectively. Element S 1
And the gate signal g 1 of S 3 are obtained by comparing the input signal e i with the triangular wave X 1 . That is, when e i > X 1 , g 1 = 1 and the element S 1 is turned on (element S 3 is turned off). When e i ≦ X 1 , g 1 = 0 and the element S 1 is turned off (element S 1 3 turns on). Further, by comparing the input signal e i with the triangular wave Y 1 , the gate signal g 2 of the elements S 2 and S 4 can be obtained. When e i <Y 1 , g 2 = 1 and the element S 4 is turned on (element S 2 is turned off). When e i ≧ Y 1 , g 2 = 0 and the element S 4 is turned off (element S 2 is turned on). ON). Similarly, by comparing the input signal e i with the triangular waves X 2 and Y 2 , the gate signals g 3 of the elements S 5 to S 8
g 4 is obtained. That is, when e i > X 2 , g 3 = 1 and element S 8 is turned on (element S 6 is off). When e i ≦ X 2 , g 3 = 0 and element S 8 is turned off (element S 6 is turned on). On) When e i <Y 2 , g 4 = 1 and element S 5 is turned on (element S 7 is turned off) When e i ≧ Y 2 , g 4 = 0 and element S 5 is turned off (element S 7 is turned on) ON). As a result, the voltage V A at the point A and the voltage V B at the point B in FIG. 3 become as shown in FIG. 4, and the average value of the voltage V U applied to the load LOAD is the PWM control input signal e.
The value is proportional to i .

【0033】入力信号ei が急変してもその変動幅がE
MAX より小さければ、図2で説明したときと同様の効果
が得られる。もちろん、入力信号の変動幅がEMAX より
大きくなっても、それが緩やかに変化するのであれば何
の問題も発生しない。
Even if the input signal e i changes abruptly, the fluctuation range is E
If it is smaller than MAX, the same effect as that described with reference to FIG. 2 is obtained. Of course, even if the fluctuation range of the input signal becomes larger than E MAX , no problem will occur as long as it changes gently.

【0034】尚、図1の制御回路は説明を分り易くする
ため、ハ―ドウェアの制御ブロック図として表したが、
マイクロコンピュ―タ等を用いて本発明をソフトウェア
による演算で行なうことができることは言うまでもな
い。
The control circuit of FIG. 1 is shown as a hardware control block diagram for easy understanding.
It is needless to say that the present invention can be carried out by software using a microcomputer or the like.

【0035】以上は直流電力を交流電力に変換するイン
バ―タについて説明したが、交流電力を直流電力に変換
するコンバ―タについても同様に適用することができる
ことは言うまでもない。
Although the inverter for converting the DC power into the AC power has been described above, it goes without saying that the same can be applied to the converter for converting the AC power into the DC power.

【0036】[0036]

【発明の効果】以上説明のように、本発明の中性点クラ
ンプ式電力変換器の制御装置によれば、PWM制御の入
力信号が急変してもその変化の幅が許容値以内であれ
ば、1つの素子に直流全電圧が印加されるようなモ―ド
を避けることができ、素子破壊の危険をなくすることが
可能となる。
As described above, according to the control device of the neutral point clamp type power converter of the present invention, even if the input signal of the PWM control suddenly changes, if the width of the change is within the allowable value. It is possible to avoid a mode in which the total DC voltage is applied to one element, and it is possible to eliminate the risk of element destruction.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の中性点クランプ式電力変換器の制御装
置の一実施例を示す主回路構成図と制御装置のブロック
図。
FIG. 1 is a main circuit configuration diagram showing an embodiment of a controller for a neutral point clamp type power converter of the present invention and a block diagram of the controller.

【図2】本発明の動作を説明するためのタイムチャ―ト
図。
FIG. 2 is a time chart for explaining the operation of the present invention.

【図3】本発明が適用できる中性点クランプ式電力変換
器の他の実施例を示す主回路構成図。
FIG. 3 is a main circuit configuration diagram showing another embodiment of a neutral point clamp type power converter to which the present invention can be applied.

【図4】[図3]に示す本中性点クランプ式電力変換器
に本発明を適用した場合の動作を説明するためのタイム
チャ―ト図。
FIG. 4 is a time chart for explaining the operation when the present invention is applied to the neutral point clamp type power converter shown in FIG.

【図5】本発明が適用される中性点クランプ式電力変換
器の主回路構成図。
FIG. 5 is a main circuit configuration diagram of a neutral point clamp type power converter to which the present invention is applied.

【図6】従来の中性点クランプ式電力変換器の制御装置
の動作を説明するためのタイムチャ―ト図。
FIG. 6 is a time chart for explaining the operation of a conventional neutral point clamp type power converter control device.

【図7】従来の中性点クランプ式電力変換器の制御装置
において、PWM制御入力信号を急変させた場合の動作
を説明するためのタイムチャ―ト図。
FIG. 7 is a time chart for explaining the operation when the PWM control input signal is suddenly changed in the conventional neutral point clamp type power converter control device.

【図8】従来の中性点クランプ式電力変換器の制御装置
の動作を説明するための[図7]のタイムチャ―ト図の
一部を拡大した図。
FIG. 8 is an enlarged view of a part of the time chart of FIG. 7 for explaining the operation of the control device for the conventional neutral point clamp type power converter.

【符号の説明】[Explanation of symbols]

d1,Vd2…直流電源、S1 〜S4 …自己消弧素子、D
1 〜D4 …フリ―ホイリングダイオ―ド、D5 ,D6
クランプ用ダイオ―ド、LOAD…負荷、CTU…電流
検出器、CU ,C1 ,C2 …比較器、GU (s) …電流制
御補償回路、TRG…三角波発生器、SH1 ,SH2
シュミット回路。
V d1 , V d2 ... DC power supply, S 1 to S 4 ... Self-extinguishing element, D
1 ~ D 4 ... Freewheeling diode, D 5 , D 6 ...
Clamping diodes - de, LOAD ... load, CT U ... current detector, C U, C 1, C 2 ... comparator, G U (s) ... current control compensation circuit, TRG ... triangular wave generator, SH 1, SH 2 ...
Schmidt circuit.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 直流端子間に接続され中性点出力端子を
備えた直流電源と、前記直流端子間に同一極性で直列接
続された4個の自己消弧素子S1 ,S2 ,S3 ,S4
と、これらの各素子にそれぞれ逆並列接続されるフリ―
ホイリングダイオ―ドD1 ,D2 ,D3 ,D4 と、直列
接続されている前記2個の自己消弧素子S 2 ,S 3 に逆
並列接続されるクランプ用ダイオ―ドD5 ,D6 の直列
回路と、前記自己消弧素子S 1 とS 3 及びS 2 とS 4
が逆動作するように最小オン・オフ時間が確保されたゲ
ート信号でオンオフ制御するゲート制御手段を備え、前
記クランプ用ダイオ―ドD 5 ,D 6 の直列接続点と前記
中性点出力端子とを接続し前記4個の自己消弧素子S
1 ,S 2 ,S 3 ,S 4 の直列回路の中間接続点に交流端
子を設けた中性点クランプ式電力変換器において、 パルス幅変調制御用搬送波として、1つは零と+Emax
で変化する三角波X、もう1つは該三角波Xと周波数
と位相が一致し零と−Emax 間で変化する三角波Yを発
生する手段と、−Emax ≦e i ≦+Emax を満すPWM
制御入力信号e i を発生する手段と、 この2つの三角波X,YとPWM制御入力信号ei とを
比較し、 ei >Xのとき、前記素子S1 ,S2 をオンさせ素子
3 ,S4 をオフさせるゲート信号を発生し、 Y≦ei ≦Xのとき、前記素子S2 ,S3 をオンさせ素
1 ,S4 をオフさせるゲート信号を発生し、 ei <Yのとき、前記素子S3 ,S4 をオンさせ素子S
1 ,S2 をオフさせるゲート信号を発生するようにパル
ス幅変調制御する手段を具備して成る中性点クランプ式
電力変換器の制御装置。
1. A neutral point output terminal connected between DC terminals
A DC power source having the four self arc-extinguishing elements connected in series with the same polarity between the DC terminals S 1, S 2, S 3 , S 4
And a free circuit connected in anti-parallel to each of these elements.
Wheeling diode D 1 , D 2 , D 3 , D 4 and series
Reversed to the two self-extinguishing elements S 2 , S 3 connected
Series of clamp diodes D 5 and D 6 connected in parallel
A circuit, and the self-turn-off elements S 1 and S 3 and S 2 and S 4
The minimum on / off time is secured so that the
Equipped with gate control means for on / off control with a
The series connection point of diodes D 5 and D 6 for clamping and the above
The four self-extinguishing elements S are connected to the neutral point output terminal.
AC terminal at the intermediate connection point of the series circuit of 1 , S 2 , S 3 and S 4.
In the neutral point clamp type power converter provided with a child, as the carrier for pulse width modulation control, one is zero and + Emax
The triangular wave X that changes between the two, and the other is the triangular wave X and the frequency
Means for generating a triangular wave Y whose phase coincides with that of zero and changes between −Emax , and a PWM satisfying −Emax ≦ e i ≦ + Emax
Means for generating a control input signal e i, the two triangular wave X, compared with the Y and the PWM control input signal e i, e i> time of X, the element S 1, element turns the S 2 S
3, S 4 generates a gate signal for turning off the, when Y ≦ e i ≦ X, containing turning on the element S 2, S 3
A gate signal for turning off the children S 1 and S 4 is generated, and when e i <Y, the elements S 3 and S 4 are turned on and the element S is turned on.
1, the control unit of the neutral point clamped power converter comprising comprising means for controlling the pulse width modulation to generate a gate signal for turning off the S 2.
JP3033910A 1991-02-28 1991-02-28 Neutral point clamp type power converter controller Expired - Lifetime JPH0767272B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3033910A JPH0767272B2 (en) 1991-02-28 1991-02-28 Neutral point clamp type power converter controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3033910A JPH0767272B2 (en) 1991-02-28 1991-02-28 Neutral point clamp type power converter controller

Publications (2)

Publication Number Publication Date
JPH04275057A JPH04275057A (en) 1992-09-30
JPH0767272B2 true JPH0767272B2 (en) 1995-07-19

Family

ID=12399675

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3033910A Expired - Lifetime JPH0767272B2 (en) 1991-02-28 1991-02-28 Neutral point clamp type power converter controller

Country Status (1)

Country Link
JP (1) JPH0767272B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH077957A (en) * 1993-06-14 1995-01-10 Toshiba Corp Power converter
JP3864307B2 (en) * 2002-06-12 2006-12-27 株式会社安川電機 PWM inverter control device and control method

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5917723A (en) * 1982-07-21 1984-01-30 Internatl Rectifier Corp Japan Ltd Gate driving method of gate turn-off thyristor
JPS6447277A (en) * 1987-08-14 1989-02-21 Mitsubishi Electric Corp Pulse width modulation system for power converter
JP2821168B2 (en) * 1989-03-31 1998-11-05 株式会社日立製作所 Inverter device and AC motor drive system

Also Published As

Publication number Publication date
JPH04275057A (en) 1992-09-30

Similar Documents

Publication Publication Date Title
JP3102499B2 (en) Neutral point clamp type power converter controller
EP0672317B1 (en) Closed loop pulse width modulator inverter with volt-seconds feedback control
US20210036632A1 (en) Uninterruptible power supply apparatus
JPH0965658A (en) Power converter
JPH0336964A (en) Multiple inverter apparatus
JPH05211776A (en) Inverter
JP2002262580A (en) Inverter circuit
JPH10295084A (en) Power converter and its start-up method
JPH0767272B2 (en) Neutral point clamp type power converter controller
JP3222489B2 (en) Control method of three-phase three-wire neutral point-clamped inverter
JPH0265667A (en) Converter controller
JPH01321868A (en) Pwm electric power converting device and control thereof
JP2577514B2 (en) Control method of neutral point clamp type power converter
JP3029305B2 (en) Neutral point clamp type power converter controller
JP4277360B2 (en) 3-level inverter controller
JPH04295279A (en) Controller of neutral point clamp type power converter
JPS60200770A (en) Sinusoidal wave inverter
JP3222490B2 (en) POWER CONVERTER AND CONTROL METHOD THEREOF
JPH10164845A (en) Pwm rectifier
JPH07194137A (en) Power converter
JP3115160B2 (en) Power converter
JP2006014532A (en) Three-level power converting device
JP3061957B2 (en) Control device for neutral point clamp inverter
JP3253694B2 (en) Neutral point clamp type power converter controller
JPH09233856A (en) Dc-ac converter and its controller