JPH076132A - インタフェイス制御装置 - Google Patents

インタフェイス制御装置

Info

Publication number
JPH076132A
JPH076132A JP5335158A JP33515893A JPH076132A JP H076132 A JPH076132 A JP H076132A JP 5335158 A JP5335158 A JP 5335158A JP 33515893 A JP33515893 A JP 33515893A JP H076132 A JPH076132 A JP H076132A
Authority
JP
Japan
Prior art keywords
signal
address
read
driver
command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5335158A
Other languages
English (en)
Inventor
Tae-Jin Woo
泰 辰 禹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH076132A publication Critical patent/JPH076132A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Information Transfer Systems (AREA)
  • Communication Control (AREA)
  • Bus Control (AREA)
  • Computer And Data Communications (AREA)

Abstract

(57)【要約】 【目的】 パソコンとCD-ROM間のインタフェイス制御装
置を提供する。 【構成】 アドレス選択器１、第１制御信号発生器２、
第２制御信号発生器３、バストランシーバ４、制御情報
伝達器５、リード/ライト信号発生器６およびコマンド/
リセット信号発生器７を備え、パソコンとCD-ROMドライ
バ間にISAバスを利用し、メモリマップI/O方式でインタ
フェイスする。 【効果】 安価なインタフェイス制御装置を実現でき
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はインタフェイス制御装置
に関し、とくに、産業標準構造（以下「ISA(Industry S
tandard Architecture)」という)バスを利用したメモリ
マップドI/O方式のパーソナルコンピュータとCD-ROMド
ライバとの間のインタフェイス制御装置に関するもので
ある。
【０００２】
【従来の技術】最近、マルチメディアパソコン（以下
「MPC」という）分野が新しく登場し、その記憶メディ
アとして、大容量の情報を格納できるCD-ROMが広く用い
られている。このCD-ROMをドライブするドライバは低価
格タイプと高価格タイプに区分され、高価格タイプは、
パソコン（以下「PC」という）との入出力用インタフェ
イスであり、産業用の標準インタフェイスであるSCSI(S
mall Computer System Interface)を用いる。また、低
価格タイプは、PCバス（ISAバスともいう）を利用した
独自のインタフェイス方式を使用する。ここでバスとい
うのは、複数のデバイス間の通信経路をいい、信号線の
構成および数により直列バスと並列バスに分かれる。ま
た、バスは、標準化され共通に使用可能な標準バスと、
特定システムにのみ使用される専用バスとに分かれる。
【０００３】高価格タイプに使用されるSCSIは、高速の
データ入出力を行う標準バスであり、フロッピディスク
ドライバ（以下「FDD」という）およびハードディスク
ドライバ（以下「HDD」という）の製造業者であるシュ
ガート(SHUGART)社が1979年開発したシュガート標準イ
ンタフェイス（以下「SASI(Shugart Associates Standa
rd Interface)」という）に基づく。その後、SASIはSCS
Iに改名され、1982年に米国規格協会（以下「ANSI(Amer
ican National Standard Institute」という）によりSC
SI revision 15として勧告され、1985年にSCSI revisio
n 17Bが完成され、1986年にANSI標準として公告され
た。
【０００４】SCSIの信号線は、9個の制御信号，8個のデ
ータライン，データパリティおよび電源接地線より構成
される。このようなSCSIバスの特徴は、広く知られたと
おり優先順位が割当てられた分散式のバス仲裁機能であ
り、高速大容量の周辺機器を受容できる。一方、ISAはI
BM互換機種のPCに用いられる拡張スロットのインタフェ
イス方式である。ISAは、XT以上のすべてのPCには基本
的に62ピンエッジコネクタが装着され、AT以上では、DM
A(DirectMemoryAccess)チャネルが8個，インタラプトチ
ャネルが16個，データバスが16ビット，アドレスバスが
24ビットに拡張され、36ピンエッジコネクタが追加され
ている。ISAインタフェイスでは、ISAのピン信号とイン
タフェイス対象システムの信号とを、他の汎用インタフ
ェイス体系を経ず、論理素子などを利用してインタフェ
イス可能に構成することができる。このようなISAバス
を利用したデータの読み書きの方法は三種類あるが、DM
A方式，メモリマップドI/O方式の入出力および入出力マ
ップ方式の入出力である。
【０００５】DMA方式は、PCの中央処理ユニットCPUが入
出力を直接行うことなく、入出力が必要ならその専用チ
ップであるDMAチップが、CPUにバスを要求して、CPUを
経ず直接メモリをアクセスして入出力を行う。また、メ
モリマップドI/O方式は、入出力デバイスにアドレスを
割当てる際に、図１に示すようにメモリ空間と入出力空
間とを区分せず、同一のアドレス空間を使用する方式で
ある。従って、メモリ空間への読み書きにおける制御信
号を使用して、入出力空間への読み書きを行う。
【０００６】また、入出力マップ方式は、図２に示すよ
うに、メモリ空間と入出力デバイス空間とを別のアドレ
ス領域に区分し、メモリ空間を読み書きする制御信号
と、入出力空間を読み書きする制御信号とがそれぞれ必
要になる。
【０００７】
【発明が解決しようとする課題】しかし、上記従来例に
おいては、次のような問題点があった。すなわち、上記
のようなSCSIバスを利用して、CD-ROMドライバのインタ
フェイス制御装置を実現する場合は、コストが上昇する
問題があった。一方、ISAバスを利用すれば低価格のイ
ンタフェイスを提供できるが、MPCはCD-ROMドライバに
対してCPUの帯域幅の40%に制限している。この制限内で
8ビットの実時間伝送速度である150kバイト/秒を保つた
めには、メモリマップドI/O方式を使用すべきである。
【０００８】本発明は、PCとCD-ROMドライバ間に低価格
で効率的なインタフェイスを提供することを目的とし
て、ISAバスを利用したメモリマップドI/O方式によるイ
ンタフェイス制御装置を提供するものである。
【０００９】
【課題を達成するための手段】本発明は、前記の課題を
解決することを目的としたもので、前記の課題を解決す
る一手段として、以下の構成を備える。すなわち、ホス
トコンピュータとCD-ROMドライバとの間をISAバスを利
用したメモリマップドI/O方式でインタフェイスするイ
ンタフェイス制御装置であって、バッファアドレスラッ
チイネーブル信号により活性化されて、入力されたアド
レス信号が予め設定されたベースアドレスと一致すれば
選択信号を出力するアドレス選択器と、前記選択信号に
より活性化されて、入力されたアドレス信号に応じて第
１の制御信号を発生する第１の制御信号発生器と、前記
選択信号により活性化されて、前記アドレス信号とメモ
リリード信号とに応じて第２の制御信号を発生する第２
の制御信号発生器と、前記第１の制御信号により活性化
されて、前記メモリリード信号により伝送方向を決定
し、データ，コマンドおよび状態信号を決定した方向に
伝達するバストランシーバと、前記第２の制御信号に応
じて制御情報を前記ホストコンピュータ側へ伝達する制
御情報伝達器と、前記第１の制御信号により活性化され
て、前記メモリリード信号とメモリライト信号とを入力
し、ドライバリード信号とドライバライト信号を発生す
るリード/ライト信号発生器と、アドレス信号とドライ
バリセット信号とを入力し、コマンド信号とリセット信
号とを発生するコマンド/リセット信号発生器とを有す
ることを特徴とする。
【００１０】
【作用】以上の構成によれば、ISA標準バスを利用した
メモリマップドI/O方式のインタフェイスを実現し、PC
とCD-ROM間のインタフェイス装置として応用でき、例え
ば、低価格のCD-ROMドライバのインタフェイス装置を提
供できる。
【００１１】
【実施例】以下、本発明にかかる一実施例のインタフェ
イス制御装置を図面を参照して詳細に説明する。図３は
本発明にかかる一実施例のインタフェイス制御装置の構
成例を示したブロック図である。
【００１２】１はアドレス選択器、２は第１制御信号発
生器、３は第２制御信号発生器、４はバストランシー
バ、５は制御情報伝達器、６はリード/ライト信号発生
器、７はコマンド/リセット信号発生器である。まず、
本実施例におけるメモリマップドI/O方式のアドレス割
当方法を説明する。
【００１３】メモリマップドI/O方式では、アドレス空
間をどの様に割当てるかによってハードウェアの構成が
異なる。本実施例では、ハードウェアの構成を簡略化し
てコストを減らすために、入出力のためのアドレス領域
を、1Mバイトのアドレス領域内の何れの位置でも4kバイ
ト単位で割当てられるようにする。すなわち、4kバイト
の入出力アドレス空間は、アドレスバス信号SA12〜19の
ベースアドレスにより決定されるが、このベースアドレ
ス値はユーザが任意にアドレス選択器１に設定できる。
このように、一旦、ベースアドレスにより4kバイトの入
出力空間が割当てられれば、表１に示すように、アドレ
スバス信号SA10,11を利用して、インタフェイス動作に
よりこれを再び細分化する。
【００１４】
【表１】 表１に示すように、アドレス選択器１に設定されたベー
スアドレスにより、4kバイトの領域をPCとCD-ROMドライ
バ間のインタフェイスのためのアドレス領域に割当て
る。PCは、データバス信号SD0〜SD7によって、コマンド
をCD-ROMドライバへ送り、その応答としてデータと状態
を受信する。この際、PCは、制御情報である/STEN,/DTE
N信号を読出して、状態またはデータを受付けることが
できるか否かをチェックする。従って、上記のように割
当てられた4kバイトのアドレス空間を制御情報/DTEN,/S
TENをアクセスする動作と、データバスを介してデー
タ，コマンドおよび状態をアクセスする動作に区分する
ために、アドレス信号SA11を割当てる。すなわち、アド
レス信号SA11が‘0’か‘1’かにより、4kバイト領域は
二つの2kバイトの領域に区分される。コマンド/CMD信号
にはアドレス信号SA10を割当てて、データバスをアクセ
スする他の2kバイト領域をさらに二つの1kバイト領域に
分ける。こうして、アドレス信号SA11が‘1’である2k
バイト領域を制御情報のリード用に割当て、アドレス信
号SA11が‘0’である2kバイト領域はさらに、アドレス
信号SA10が‘1’である1kバイト領域を状態リードと命
令ライトに割当て、アドレス信号SA10が‘0’である1k
バイト領域をデータリードに割当てる。
【００１５】一方、本実施例において、PCとCD-ROM間で
インタフェイスされる情報の種類は、コマンド，データ
および状態である。コマンドはPCからCD-ROMへ送られる
ものであり、データと状態はCD-ROMドライバからPCに送
られるものである。すなわち、インタフェイス制御装置
に使用される信号は、大別すれば、PC側とインタフェイ
スされる信号と、CD-ROMドライバとインタフェイスされ
る信号とに分けられる。通常、PC側とのインタフェイス
にはISA標準バス信号の一部を用いる。
【００１６】次の表２は、本実施例の制御装置とPC間に
使用されるISAバスの信号名、その信号が果たす機能お
よび入力信号か出力信号かの区別を示す。
【００１７】
【表２】 表２において、‘/’が表示された信号はローアクティ
ブであることを意味し、入出力欄のIは入力を、Oは出力
を、I/Oは入出力を示す。
【００１８】データバス信号SD0〜7は、データ，コマン
ドおよび状態などの情報を伝達する。メモリリード信号
/SMEMRは、CD-ROMドライバのデータ，状態制御情報/DTE
N,/STENを読取るために、PCから入力される信号であ
る。メモリライト信号/SMEMWは、CD-ROMドライバに命令
を書込むために、PCから入力される信号である。メモリ
リード信号/SMEMEとメモリライト信号/SMEMWは、通常1M
バイト以下のアドレス空間をアクセスすることに使用さ
れる。
【００１９】バッファアドレスラッチイネーブル信号BA
LEは、本実施例が使用する入出力空間へ、間違ったDMA
動作による読み書きが発生することを防止する信号であ
る。アドレスバス信号SA10〜19は、アドレス情報を伝達
して、割当てられたアドレス領域をアクセスするために
用いられる。ドライバリセット信号RESET DRVは、PCが
ハードウェア的にリセットされた場合、CD-ROMドライバ
をリセットするために入力される信号である。
【００２０】次の表３は、本実施例の制御装置とCD-ROM
ドライバ間のインタフェイスに使用される信号名、その
信号の機能および入力信号か出力信号かの区別を示す。
【００２１】
【表３】 表３において、データバス信号HD0〜HD7は、データ，コ
マンドおよび状態情報をCD-ROM側へ伝達する。
【００２２】ドライバリード信号/HRDは、PCから入力さ
れるメモリリード信号/SMEMRにより、CD-ROMドライバか
らデータあるいは状態STATUSを読取るための信号であ
る。ドライバライト信号/HWRは、PCから入力されるメモ
リライト信号/SMEMWにより、CD-ROMドライバにコマンド
を書込むための信号である。コマンド信号/CMDは、アド
レス信号SA10によりCD-ROMドライバに出力する信号であ
り、現在読取られたり書込まれるデータが、コマンドCO
MMANDまたは状態STATUSなら‘0’になり、純粋なデータ
なら‘1’になる。また、この信号によって、PCがCD-RO
Mドライバから読取ろうとするのが、データかあるいは
状態かをCD-ROMドライバに知らせる。一方、この信号を
‘1’にしてCD-ROMドライバに書込むことは定義されて
いない。
【００２３】データイネーブル信号/DTENは、CD-ROMド
ライバがPCにデータを読取ってもよいということを知ら
せる入力信号であり、‘0’ならデータを読取ってもよ
いということを意味する。状態イネーブル信号/STEN
は、CD-ROMドライバがPCに状態を読取ってもよいという
ことを知らせる入力信号であり、‘0’なら状態を読取
ってもよいということを意味する。
【００２４】リセット信号/RESETは、PCがハードウェア
的にリセットされる場合、ドライバリセット信号により
CD-ROMドライバもハードウェア的にリセットさせるため
に出力される信号である。図３において、アドレス選択
器１は、ベースアドレス信号SA12〜19に入力されるアド
レスが、予め割当てられたベースアドレスと一致し、バ
ッファアドレスラッチイネーブル信号BALEが‘0’な
ら、選択信号１００を‘0’にして、本装置が選択され
たことを分かるようにする。
【００２５】第１制御信号発生器２は、アドレス信号SA
11と選択信号１００とを入力して、リード/ライト信号
発生器６を制御する第１制御信号１０１を発生する。第
２制御信号発生器３は、アドレス信号SA11，選択信号１
００およびメモリリード信号/SMEMRを入力して、バスト
ランシーバ４と制御情報伝達器５とを制御する第２制御
信号１０２を発生する。
【００２６】制御情報伝達器５は、第２制御信号１０２
によりCD-ROMドライバからデータバス信号SD0〜1を介し
てPCに行く制御情報/STEN,/DTENと、データバス信号SD2
を介してPCに行く接地情報を伝達する。リード/ライト
信号発生器６は、第１制御信号１０１によりメモリリー
ド信号/SMEMRとメモリライト信号/SMEMWとを入力して、
ドライバリード信号/HRDとドライバライト信号/HWRを発
生する。
【００２７】コマンド/リセット信号発生器７は、PC側
のアドレス信号SA10とリセットドライバ信号RESET DRV
とを入力して、コマンド信号/CMDとリセット信号/RESET
とを発生する。バストランシーバ４は、PC側のデータバ
ス信号SD0〜7とCD-ROM側のデータバス信号HD0〜7との間
に位置し、メモリリード信号/SMEMRによりデータ伝送方
向DIRを決定して、第１制御信号１０１により活性化さ
れデータ，コマンドおよび状態を決定した方向に伝達す
る。
【００２８】図４は図３に示したインタフェイス制御装
置の具体的構成例を示す回路図である。同図において、
アドレス選択器１は8ビット比較器２００とスイッチ２
０１とから構成され、第１制御信号発生器２はORゲート
２０５から構成され、第２制御信号発生器３はインバー
タ２０３とORゲート２０６,２０９から構成される。
【００２９】また、バストランシーバ４は単一の8ビッ
トバストランシーバチップ２１７から構成され、制御情
報伝達器５はトライステートバッファ２１０〜２１２か
ら構成され、リード/ライト信号発生器６はORゲート２
０７,２０８とトライステートバッファ２１３,２１４と
から構成され、コマンド/リセット信号発生器７はイン
バータ２０２とトライステートバッファ２１５とから構
成される。
【００３０】同図において、比較器２００は信号BALEが
‘0’であるときにイネーブルされ、アドレスバス信号S
A12〜19に入力されるアドレスと、スイッチ２０１に予
め設定されたベースアドレスとを比較して、両者が一致
すれば選択信号１００を‘0’として出力する。このよ
うに、スイッチ２０１を利用することにより、ベースア
ドレスを1Mバイトの範囲内に4kバイト領域を任意に設定
できる。
【００３１】この選択信号１００は、ORゲート２０５と
ORゲート２０６に入力される。ORゲート２０５は、その
もう一方の入力端子にアドレス信号SA11を入力して、デ
ータバス信号HD0〜HD7に連結されたバストランシーバ２
１７をイネーブルする第１制御信号１０１を出力する。
ORゲート２０６は、そのもう一方の入力端子にアドレス
信号SA11をインバータ２０３で論理反転した信号を入力
して、制御情報を読出すためのトライステートバッファ
２１０〜２１２をイネーブルする第２制御信号１０２を
出力する。
【００３２】ORゲート２０７は、第１制御信号１０１と
メモリリード信号/SMEMRとを論理和したドライバリード
信号/HRDを出力する。ORゲート２０８は、第１制御信号
１０１とメモリライト信号/SMEMWとを論理和したドライ
バライト信号/HWRを出力する。バストランシーバ２１７
の方向決定端子DIRには、メモリリード信号/SMEMRを入
力して、PCがCD-ROMをリードする度にデータバスの方向
がCD-ROMドライバからPCに向かうようにし、それ以外の
ときはPCからCD-ROMに向かうようにする。
【００３３】第２制御信号１０２は、制御情報/STEN,/D
TENをリードするために、ORゲート２０９でメモリリー
ド信号/SMEMRと論理和された後、トライステートバッフ
ァ２１０〜２１２のイネーブル端子に入力される。イン
バータ２０３の位置を、ORゲート２０５とアドレス信号
SA11の間にすれば、メモリマップの2kバイトに分割され
た領域の位置が変わる。また、インバータ２０２を省略
すれば、1kバイトの領域が互いに入れ換わる。
【００３４】制御情報をリードするときは、状態イネー
ブル信号/STENとデータイネーブル信号/DTENのみがデー
タバス信号SD0,SD1に接続されて、残りの6ビットSD2〜7
は無効になる。この際、無効ビットSD2〜7の一つ以上を
接地（図４にはSD2を接地する例を示した）しておく
と、PCのデバイスドライバが本実施例が使用するメモリ
領域を探すことができる。また、CD-ROMドライバがロー
アクティブのリセット信号を受入れると、PCのリセット
ドライバ信号RESET DRVをインバータ２０４で論理反転
させて、CD-ROMドライバのリセット信号/RESETに接続す
る。抵抗R1〜8は例えば+5Vと連結されたプルアップ抵抗
であり、トライステートバッファ２１３〜２１６は、そ
のイネーブル端子が常に接地されていて、入力信号を単
純に伝達するバッファとして機能する。
【００３５】図４に示すような回路例において、入力信
号と出力信号との関係を整理すれば、表４のようにな
る。
【００３６】
【表４】 前述したようにアドレスを割当てれば、実際のアドレス
は、SA12〜19よりなるベースアドレス信号と、SA10とSA
11のアドレスとを加えて決定される。すなわち、表４
は、メモリリード信号/SMEMRとメモリライト信号/SMEMW
とが同一、すなわち同時に‘1’や‘0’の場合はないの
で、これを除いたすべての場合を示したものであり、機
能欄に示したとおり、データリード、状態リードコマン
ドライト、制御情報リードおよび未定義の動作に区別さ
れる。
【００３７】未定義１は、データライトの場合であり、
CD-ROMにデータをライトする場合はないので定義しなか
った。未定義２および３は、制御情報ライトの場合であ
り、制御情報/DTEN,/STENもCD-ROMからPCに行くだけな
ので定義しなかった。このような未定義１〜３の部分
は、必要によってハードウェアを追加して定義すること
により、必要な機能を実行できる。
【００３８】また、制御情報リードの際は、バストラン
シーバ４をイネーブルする信号である第１制御信号１０
１をHにしてディスエーブルした後、メモリリード信号/
SMEMRで制御情報を読取る。制御情報をイネーブルする
第２制御信号１０２は、制御情報リードの際にのみイネ
ーブルされ、データバス信号HD0〜7を利用したデータリ
ード，命令ライトおよび状態リードの際にはディスエー
ブルされる。
【００３９】
【発明の効果】以上説明したように、本発明によれば、
PCとCD-ROMなどの周辺装置間のインタフェイスに応用で
きる低価格のインタフェイス制御装置を実現する効果が
ある。また、メモリマップドI/O方式を採用することに
より、周辺装置とのインタフェイスに使用するアドレス
領域を広い範囲で任意に選択できる。
【図面の簡単な説明】
【図１】メモリマップドI/O方式のアドレス空間割当を
説明する図である。
【図２】入出力マップ方式のアドレス空間割当を説明す
る図である。
【図３】本発明にかかる一実施例のインタフェイス制御
装置の構成例を示したブロック図である。
【図４】図３に示すインタフェイス制御装置の具体的構
成例を示す回路図である。
【符号の説明】
１ アドレス選択器 ２ 第１制御信号発生器 ３ 第２制御信号発生器 ４ バストランシーバ ５ 制御情報伝達器 ６ リード/ライト信号発生器 ７ コマンド/リセット信号発生器

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 ホストコンピュータとCD-ROMドライバと
    の間をISAバスを利用したメモリマップドI/O方式でイン
    タフェイスするインタフェイス制御装置であって、 バッファアドレスラッチイネーブル信号により活性化さ
    れて、入力されたアドレス信号が予め設定されたベース
    アドレスと一致すれば選択信号を出力するアドレス選択
    器と、 前記選択信号により活性化されて、入力されたアドレス
    信号に応じて第１の制御信号を発生する第１の制御信号
    発生器と、 前記選択信号により活性化されて、前記アドレス信号と
    メモリリード信号とに応じて第２の制御信号を発生する
    第２の制御信号発生器と、 前記第１の制御信号により活性化されて、前記メモリリ
    ード信号により伝送方向を決定し、データ，コマンドお
    よび状態信号を決定した方向に伝達するバストランシー
    バと、 前記第２の制御信号に応じて制御情報を前記ホストコン
    ピュータ側へ伝達する制御情報伝達器と、 前記第１の制御信号により活性化されて、前記メモリリ
    ード信号とメモリライト信号とを入力し、ドライバリー
    ド信号とドライバライト信号を発生するリード/ライト
    信号発生器と、 アドレス信号とドライバリセット信号とを入力し、コマ
    ンド信号とリセット信号とを発生するコマンド/リセッ
    ト信号発生器とを有することを特徴とするインタフェイ
    ス制御装置。
  2. 【請求項２】 アドレスバスの上位ビットを利用して1M
    バイト領域内の任意の位置に4kバイトの入出力アドレス
    領域を設定し、 前記入出力領域を2kバイト領域に分割して制御情報アク
    セス用とデータバスアクセス用にそれぞれ割当て、 前記データバスアクセス用に割当てた2kバイト領域をイ
    ンタフェイス内容によりさらに1kバイト領域に分割して
    割当てることを特徴とする請求項１に記載のインタフェ
    イス制御装置。
  3. 【請求項３】 前記アドレス選択器は、 任意に選定したベースアドレスを設定するスイッチと、 前記スイッチに設定されたベースアドレスと入力された
    アドレス信号とを比較する比較器とを有することを特徴
    とする請求項１に記載のインタフェイス制御装置。
  4. 【請求項４】 前記第１の制御信号発生器は前記選択信
    号と前記アドレス信号とを論理和するORゲートであるこ
    とを特徴とする請求項１に記載のインタフェイス制御装
    置。
  5. 【請求項５】 前記第２の制御信号発生器は、 前記アドレス信号を反転した信号と前記選択信号とを論
    理和する第１のORゲートと、 前記第１のORゲートの出力と前記メモリリード信号とを
    論理和する第２のORゲートとを含むことを特徴とする請
    求項１に記載のインタフェイス制御装置。
  6. 【請求項６】 前記制御情報は、 前記CD-ROMドライバが出力する状態信号を前記ホストコ
    ンピュータが読取ることを許可する状態イネーブル信号
    と、 前記CD-ROMドライバが出力するデータを前記ホストコン
    ピュータが読取ることを許可するデータイネーブル信号
    とを含むことを特徴とする請求項１に記載のインタフェ
    イス制御装置。
  7. 【請求項７】 前記制御情報伝達器は、 前記第２の制御信号に応じて状態イネーブル信号を前記
    CD-ROMドライバから前記ホストコンピュータへ伝達する
    第１のバッファと、 前記第２の制御信号に応じてデータイネーブル信号を前
    記CD-ROMドライバから前記ホストコンピュータへ伝達す
    る第２のバッファとを含むことを特徴とする請求項１に
    記載のインタフェイス制御装置。
  8. 【請求項８】 前記制御情報伝達器は、さらに、前記ホ
    ストコンピュータがメモリをスキャンする場合、前記制
    御装置領域を認知するようにするために前記第２の制御
    信号により接地端からの情報を伝達するバッファを含む
    ことを特徴とする請求項７に記載のインタフェイス制御
    装置。
  9. 【請求項９】 前記リード/ライト信号発生器は、 前記選択信号により活性化されて、前記メモリリード信
    号によりドライバリード信号を発生するドライバリード
    信号発生器と、 前記選択信号により活性化されて、前記メモリライト信
    号によりドライバライト信号を発生するドライバライト
    信号発生器とを含むことを特徴とする請求項１に記載の
    インタフェイス制御装置。
  10. 【請求項１０】 前記コマンド/リセット信号発生器
    は、 前記アドレス信号を入力して前記ホストコンピュータが
    実行する現在の動作がデータリード，コマンドライトあ
    るいは状態リードの何れかを区別するコマンド信号を発
    生するコマンド信号発生器と、 前記リセットドライバ信号により前記CD-ROMドライバを
    リセットするリセット信号発生器とを含むことを特徴と
    する請求項１に記載のインタフェイス制御装置。
JP5335158A 1992-12-31 1993-12-28 インタフェイス制御装置 Pending JPH076132A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019920027543A KR940015838A (ko) 1992-12-31 1992-12-31 메모리 맵 방식의 인터페이스 장치
KR92-27543 1992-12-31

Publications (1)

Publication Number Publication Date
JPH076132A true JPH076132A (ja) 1995-01-10

Family

ID=19348750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5335158A Pending JPH076132A (ja) 1992-12-31 1993-12-28 インタフェイス制御装置

Country Status (4)

Country Link
US (1) US5548777A (ja)
JP (1) JPH076132A (ja)
KR (1) KR940015838A (ja)
CN (1) CN1051383C (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5815678A (en) * 1995-07-14 1998-09-29 Adaptec, Inc. Method and apparatus for implementing an application programming interface for a communications bus
KR0174713B1 (ko) * 1996-07-13 1999-04-15 삼성전자주식회사 컴퓨터 시스템용 씨디-롬 통합 제어 장치 및 그의제어방법
US6134380A (en) * 1997-08-15 2000-10-17 Sony Corporation Editing apparatus with display of prescribed information on registered material
US6226237B1 (en) 1998-03-26 2001-05-01 O2 Micro International Ltd. Low power CD-ROM player for portable computer
US6954804B2 (en) * 1998-03-26 2005-10-11 Micro, Inc. Controller for portable electronic devices
US6895448B2 (en) * 1998-03-26 2005-05-17 O2 Micro, Inc. Low-power audio CD player for portable computers
US6675233B1 (en) * 1998-03-26 2004-01-06 O2 Micro International Limited Audio controller for portable electronic devices
US6349386B1 (en) 1999-08-24 2002-02-19 02 Micro International Limited Launch key, low power CD-ROM player for portable computers
US7130930B1 (en) * 2000-06-16 2006-10-31 O2 Micro Inc. Low power CD-ROM player with CD-ROM subsystem for portable computer capable of playing audio CDs without supply energy to CPU
US7890741B2 (en) * 2000-12-01 2011-02-15 O2Micro International Limited Low power digital audio decoding/playing system for computing devices
US7526349B2 (en) * 2000-12-01 2009-04-28 O2Micro International Limited Low power digital audio decoding/playing system for computing devices
US7522964B2 (en) * 2000-12-01 2009-04-21 O2Micro International Limited Low power digital audio decoding/playing system for computing devices
US7818443B2 (en) * 2000-12-01 2010-10-19 O2Micro International Ltd. Low power digital audio decoding/playing system for computing devices
US7522966B2 (en) * 2000-12-01 2009-04-21 O2Micro International Limited Low power digital audio decoding/playing system for computing devices
US7522965B2 (en) * 2000-12-01 2009-04-21 O2Micro International Limited Low power digital audio decoding/playing system for computing devices
US6868460B1 (en) * 2001-06-05 2005-03-15 Silicon Motion, Inc. Apparatus for CD with independent audio functionality
US6924667B2 (en) 2002-07-19 2005-08-02 O2Micro International Limited Level shifting and level-shifting amplifier circuits
TWI587295B (zh) * 2015-06-26 2017-06-11 英業達股份有限公司 硬碟重置裝置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60114954A (ja) * 1983-11-25 1985-06-21 Hitachi Ltd 超小形計算機
JPH01158552A (ja) * 1987-09-07 1989-06-21 Nec Eng Ltd 外部インターフェースの一致検出回路

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3715725A (en) * 1971-01-11 1973-02-06 Dick Co Ab Address responsive controller for computer handling of peripheral equipment
US4815034A (en) * 1981-03-18 1989-03-21 Mackey Timothy I Dynamic memory address system for I/O devices
US4628478A (en) * 1983-07-07 1986-12-09 Motorola, Inc. Remote data controller for a communication system
US4617624A (en) * 1984-04-16 1986-10-14 Goodman James B Multiple configuration memory circuit
US4868738A (en) * 1985-08-15 1989-09-19 Lanier Business Products, Inc. Operating system independent virtual memory computer system
US4924432A (en) * 1986-03-29 1990-05-08 Hitachi, Ltd. Display information processing apparatus
US4930065A (en) * 1987-08-20 1990-05-29 David Computer Corporation Automatic data channels for a computer system
US5163132A (en) * 1987-09-24 1992-11-10 Ncr Corporation Integrated controller using alternately filled and emptied buffers for controlling bi-directional data transfer between a processor and a data storage device
US5089953A (en) * 1987-12-28 1992-02-18 Sundstrand Corporation Control and arbitration unit
JPH01226066A (ja) * 1988-03-04 1989-09-08 Hitachi Ltd ディジタル信号処理プロセッサ
WO1990000284A1 (en) * 1988-06-30 1990-01-11 Wang Laboratories, Inc. Memory control unit
US5003463A (en) * 1988-06-30 1991-03-26 Wang Laboratories, Inc. Interface controller with first and second buffer storage area for receiving and transmitting data between I/O bus and high speed system bus
US5218689A (en) * 1988-08-16 1993-06-08 Cray Research, Inc. Single disk emulation interface for an array of asynchronously operating disk drives
US5051890A (en) * 1988-09-29 1991-09-24 Nec Corporation Program/data memory employed in microcomputer system
US5150465A (en) * 1988-11-30 1992-09-22 Compaq Computer Corporation Mode-selectable integrated disk drive for computer
US5058004A (en) * 1990-01-19 1991-10-15 Gonen Ravid Computer gate control circuitry and apparatus to enable a single computer to simultaneously and selectively control a multiplicity of hard disk drives
JPH04163655A (ja) * 1990-10-26 1992-06-09 Mitsubishi Electric Corp 入出力装置
US5291584A (en) * 1991-07-23 1994-03-01 Nexcom Technology, Inc. Methods and apparatus for hard disk emulation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60114954A (ja) * 1983-11-25 1985-06-21 Hitachi Ltd 超小形計算機
JPH01158552A (ja) * 1987-09-07 1989-06-21 Nec Eng Ltd 外部インターフェースの一致検出回路

Also Published As

Publication number Publication date
US5548777A (en) 1996-08-20
CN1090939A (zh) 1994-08-17
CN1051383C (zh) 2000-04-12
KR940015838A (ko) 1994-07-21

Similar Documents

Publication Publication Date Title
US5621902A (en) Computer system having a bridge between two buses with a direct memory access controller and an alternative memory access controller
JPH076132A (ja) インタフェイス制御装置
US5765027A (en) Network controller which enables the local processor to have greater access to at least one memory device than the host computer in response to a control signal
US5623697A (en) Bridge between two buses of a computer system with a direct memory access controller having a high address extension and a high count extension
US5561820A (en) Bridge for interfacing buses in computer system with a direct memory access controller having dynamically configurable direct memory access channels
US7043568B1 (en) Configuration selection for USB device controller
JP3403284B2 (ja) 情報処理システム及びその制御方法
US7016994B2 (en) Retry mechanism for blocking interfaces
US4695948A (en) Bus to bus converter using a RAM for multiple address mapping
US5572683A (en) Firmware selectable address location and size for cis byte and ability to choose between common memory mode and audio mode by using two external pins
KR0135848B1 (ko) 컴팩트 디스크-롬 드라이브 인터페이스 회로
US6212587B1 (en) Device proxy agent for hiding computing devices on a computer bus
US5113497A (en) I/o control system for a plurality of peripheral devices
US5428760A (en) Circuitry and method for sharing internal microcontroller memory with an external processor
US6807600B2 (en) Method, system, and program for memory based data transfer
JPS61211758A (ja) マルチ・プロセツサ・システム
JPH1055331A (ja) プログラム可能な読み出し／書き込みアクセス信号とその方法
US6795883B2 (en) Method and system for dividing configuration space
US5666556A (en) Method and apparatus for redirecting register access requests wherein the register set is separate from a central processing unit
KR100222908B1 (ko) 플래시 메모리 시스템
JPH08235105A (ja) コンピュータ・システム
US5247631A (en) Programmable control of EMS page register addresses
US7047357B1 (en) Virtualized striping controller
US6018781A (en) Work station having simultaneous access to registers contained in two different interfaces
KR0147567B1 (ko) 입출력 인터페이스 제어장치

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000515