JPH076101A - 電子機器のデータ破壊防止装置 - Google Patents

Abstract

(57)【要約】 【目的】 信号スイッチ内蔵の電源スイッチを使用する
ことなく、電源スイッチがオフした場合のデータの破壊
が防止できるデータ破壊防止装置を提供することを目的
とする。 【構成】 電源スイッチ１２がオフ状態に切り換わった
場合に、電源スイッチ１２のオン状態で、第２の開閉部
１２ｂを介して給電されていた第２の電源部１６は動作
を停止するが、セットされたリレー１３により第１の開
閉部１２ａと並列接続された出力回路１３ａを介して給
電されていた第１の電源部１５は、中央処理装置１７へ
の給電を継続して、中央処理装置１７が、電源スイッチ
１２のオフ状態への切り換わりを検出して、処理中のデ
ータをハードディスク１８に退避し、この退避を完了し
てリレー１３をリセットする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電源スイッチがオフし
た際、処理中のデータの破壊を防止するデータ破壊防止
装置に関するものである。

【０００２】

【従来の技術】従来より、電子機器の動作中に電源スイ
ッチをオフした場合に、電子機器のデータが破壊される
ことを防止するデータ破壊防止装置が考えられていた。

【０００３】図２に、従来のデータ破壊防止装置の構成
を示す。図２において、１はＡＣラインをオン・オフす
る電源スイッチ本体１ａと制御信号などの微小電流をオ
ン・オフする信号スイッチ１ｂとからなる電源スイッ
チ、２はリレー、３はリレー２を駆動するリレー駆動回
路、４は電源回路、５は保護対象としての中央処理装置
（以下ＣＰＵと記す）、６はメモリとしてのハードディ
スク、７と８は電源ライン、９，１０，１１は制御信号
などの微小電流が流れる信号ラインである。

【０００４】以上のような構成において、以下にその動
作を説明する。リレー駆動回路３は電源回路４により駆
動され、ＣＰＵ５により制御される。まず、電源スイッ
チ１がオンすると電源回路４が動作しＣＰＵ５とハード
ディスク６を駆動する。このとき、ＣＰＵ５からリレー
駆動回路３へはＨＩＧＨレベルが出力され、電源スイッ
チ１がオンしているときには、リレー駆動回路３はリレ
ー２をオンさせる。

【０００５】次に、電源スイッチ１をオフすると、電源
スイッチ１に内蔵された信号スイッチ１ｂからＣＰＵ５
にＬＯＷレベルのパルス信号が送られ、ＣＰＵ５はハー
ドディスク６にデータを保存する動作に入る。このと
き、電源スイッチ１がオフしていても、ＣＰＵ５からリ
レー駆動回路３へはＨＩＧＨレベルが出力されたままな
ので、リレー駆動回路３はリレー２をオンさせたままで
あり、電源回路４，ＣＰＵ５，ハードディスク６の動作
が継続可能である。

【０００６】最後に、ＣＰＵ５は、データ保存が終了す
るとリレー駆動回路３へＬＯＷレベルを出力し、リレー
駆動回路３はリレー２をオフさせ、電源回路４がオフし
て電子機器の動作が停止する。

【０００７】

【発明が解決しようとする課題】しかしながら、このよ
うな従来の構成では、信号スイッチ１ｂ内蔵の電源スイ
ッチ１を使用していることから、次のような問題点を有
している。

【０００８】このような信号スイッチ１ｂ内蔵の電源ス
イッチ１を製造しているメーカーが少なく手に入りにく
い。したがって、使用可能な電源スイッチの種類が少な
いため、価格、意匠、信頼性などを考慮しなければなら
ず、電子機器を設計するときの自由度が小さくなる。ま
た、信号スイッチが内蔵されていない電源スイッチと比
較すると、信号スイッチ１ｂ内蔵の電源スイッチ１のほ
うが、信号スイッチ１ｂがある分だけ外形が大きく、小
型化を要求される電子機器では大きな欠点となる。ま
た、信号スイッチ１ｂの代わりに電源スイッチ本体１ａ
を用いようとしても、電源スイッチ本体１ａは、信号ス
イッチ１ｂに流れるような微小電流ではスイッチとして
正常な動作が保証されていない。

【０００９】本発明は、信号スイッチ内蔵の電源スイッ
チを使用することなく、電子機器の動作中に電源スイッ
チがオフした場合でも、処理中のデータの破壊が防止で
きるデータ破壊防止装置を提供することを目的とする。

【００１０】

【課題を解決するための手段】請求項１記載のデータ破
壊防止装置は、電源スイッチがオフされた場合に保護対
象で処理中のデータをメモリに退避させるよう構成され
た電子機器において、前記電源スイッチを、連動してオ
ン・オフする第１の開閉部と第２の開閉部とで構成し、
前記電源スイッチの第１の開閉部を介して給電され保護
対象に電源を供給する第１の電源部と、前記電源スイッ
チの第２の開閉部を介して給電された第２の電源部と、
出力回路が前記電源スイッチの第１の開閉部と並列に接
続されて、セット状態では前記電源スイッチのオン状態
からオフ状態への切り換えにかかわらず第１の電源部へ
の給電回路を保持する保持回路と、第２の電源部の出力
レベルを監視して前記電源スイッチがオフ状態へ切り換
わったことを検出して、保護対象に処理中のデータをメ
モリに退避させるよう指示し、保護対象の処理中のデー
タの前記退避の完了を検出して前記保持回路をリセット
する制御手段とを設けたことを特徴とする。

【００１１】

【作用】請求項１の構成によると、電源スイッチをオン
状態に切り換えると、第１の開閉部を介して給電された
第１の電源部と、第２の開閉部を介して給電された第２
の電源部とが動作し、第１の電源部が保護対象に給電す
る。同時にセット状態にされた保持回路が、第１の開閉
部と並列に接続された出力回路で第１の開閉部とは別に
第１の電源部への給電回路を形成する。

【００１２】電源スイッチをオフ状態に切り換えると、
第２の電源部は動作を停止するが、第１の電源部は、保
持回路によって形成され保持された給電回路により動作
を継続し、保護対象への給電も継続する。制御手段が、
第２の電源部の出力レベルの変化により電源スイッチの
オフ状態への切り換わりを検出して、保護対象に処理中
データのメモリへの退避を指示し、この退避の完了を検
出して保持回路をリセットする。保持回路のリセットに
より第１の電源部への給電が停止され、電子機器の動作
が停止する。

【００１３】

【実施例】図１は本発明の一実施例のデータ破壊防止装
置の構成を示すものである。図１において、１２は連動
してＡＣラインをオン・オフする第１の開閉部１２ａと
第２の開閉部１２ｂとからなる双極単投の電源スイッ
チ、１３は保持回路を構成するリレー、１４はリレーと
ともに保持回路を構成し、リレー１３を駆動するリレー
駆動回路、１５は第１の電源部、１６は第２の電源部、
１７は保護対象としての中央処理装置（以下ＣＰＵと記
す）、１８はメモリとしてのハードディスク、１９はロ
ーカルエリアネットワーク（以下ＬＡＮと記す）装置、
２０〜２３は電源ライン、２４〜２６は信号ラインであ
る。

【００１４】以上のような構成において、以下にその動
作を説明する。リレー駆動回路１４は第１の電源部１５
により駆動され、ＣＰＵ１７により制御される。まず、
電源スイッチ１２がオンすると、第１の開閉部１２ａを
介して給電された第１の電源部１５および第２の開閉部
１２ｂを介して給電された第２の電源部１６が動作し、
第１の電源部１５は、ＣＰＵ１７とハードディスク１８
に給電して駆動し、第２の電源部１６は、ＬＡＮ１９に
給電して駆動する。このとき、ＣＰＵ１７からリレー駆
動回路１４へはＨＩＧＨレベルが出力され、電源スイッ
チ１２がオンしているときにはリレー駆動回路１４はリ
レー１３をオンし、このリレー１３が第１の開閉部１２
ａと並列に接続された出力回路１３ａで第１の開閉部１
２ａとは別に第１の電源部１５に給電する。

【００１５】次に、電源スイッチ１２をオフすると、第
２の電源部１６およびＬＡＮ１９が動作をオフし、第２
の電源部１６からＣＰＵ１７にＬＯＷレベル信号が送ら
れ、この信号により、ＣＰＵ１７は、電源スイッチ１２
がオフ状態へ切り換わったことを検出して、処理中のデ
ータをハードディスク１８に退避して保存する動作に入
る。このとき電源スイッチ１２がオフしていてもＣＰＵ
１７からリレー駆動回路１４へはＨＩＧＨレベルが出力
されたままなので、リレー駆動回路１４はリレー１３を
オンさせたままであり、このリレー１３の出力回路１３
ａにより、第１の電源部１５，ＣＰＵ１７，ハードディ
スク１８へは給電されており動作が可能である。

【００１６】最後に、ＣＰＵ１７はデータ保存が終了す
ると、ＣＰＵ１７からリレー駆動回路１４へはＬＯＷレ
ベルが出力され、リレー駆動回路１４はリレー１３をオ
フし、第１の電源部１５への給電が停止され、電子機器
の動作が停止する。

【００１７】この構成により、従来のような信号スイッ
チ内蔵の電源スイッチを使用することなく、電子機器の
動作中に電源スイッチ１２がオフした場合でも、処理中
のデータの破壊が防止できる。

【００１８】上記の実施例では、電源スイッチ１２がオ
フした場合に、保護対象としてＣＰＵ１７が、電源スイ
ッチ１２のオフ状態への切り換わりを検出して、処理中
のデータをハードディスク１８に退避して保存し、この
保存が終了するとリレー駆動回路１４を介してリレー１
３をオフするよう構成したが、保護対象とは別に設けた
制御手段が、電源スイッチ１２のオフ状態への切り換わ
りを検出して、保護対象に処理中データのハードディス
ク１８への退避を指示し、この退避が終了するとリレー
駆動回路１４を介してリレー１３をオフするよう構成し
ても同様に実施できる。

【００１９】

【発明の効果】以上のように本発明によれば、電源スイ
ッチがオフ状態に切り換わった場合に、第２の開閉部を
介して給電されていた第２の電源部は動作を停止する
が、保持回路により第１の開閉部と並列接続された給電
回路を介して給電されていた第１の電源部は、保護対象
への給電を継続して、制御手段が、電源スイッチのオフ
状態への切り換わりを検出して、保護対象に処理中デー
タのメモリへの退避を指示し、この退避の完了を検出し
て保持回路をリセットするので、従来のような信号スイ
ッチ内蔵の電源スイッチを使用することなく、電子機器
の動作中に電源スイッチがオフした場合でも、処理中の
データの破壊が防止できる。

【００２０】そのため、信号スイッチ内蔵の電源スイッ
チではない汎用の電源スイッチを用いて装置が実現でき
るので、多品種のスイッチの中から選定でき、小型化、
低価格化、優れた意匠、高信頼性などの面から設計の自
由度が大きくできる。

【図面の簡単な説明】

【図１】本発明の一実施例のデータ破壊防止装置の構成
図

【図２】従来のデータ破壊防止装置の構成図

【符号の説明】

１２ 電源スイッチ １２ａ 第１の開閉部 １２ｂ 第２の開閉部 １３ リレー １４ リレー駆動回路 １５ 第１の電源部 １６ 第２の電源部 １７ 中央処理装置（保護対象）

Claims (2)

【特許請求の範囲】
1. 【請求項１】 電源スイッチがオフされた場合に保護対
   象で処理中のデータをメモリに退避させるよう構成され
   た電子機器において、前記電源スイッチを、連動してオ
   ン・オフする第１の開閉部と第２の開閉部とで構成し、
   前記電源スイッチの第１の開閉部を介して給電され保護
   対象に電源を供給する第１の電源部と、前記電源スイッ
   チの第２の開閉部を介して給電された第２の電源部と、
   出力回路が前記電源スイッチの第１の開閉部と並列に接
   続されて、セット状態では前記電源スイッチのオン状態
   からオフ状態への切り換えにかかわらず第１の電源部へ
   の給電回路を保持する保持回路と、第２の電源部の出力
   レベルを監視して前記電源スイッチがオフ状態へ切り換
   わったことを検出して、保護対象に処理中のデータをメ
   モリに退避させるよう指示し、保護対象の処理中のデー
   タの前記退避の完了を検出して前記保持回路をリセット
   する制御手段とを設けた電子機器のデータ破壊防止装
   置。
2. 【請求項２】 電源スイッチがオフされた場合に中央処
   理装置で処理中のデータをメモリに退避させるよう構成
   された電子機器において、前記電源スイッチを、連動し
   てオン・オフする第１の開閉部と第２の開閉部とで構成
   し、前記電源スイッチの第１の開閉部を介して給電され
   中央処理装置に電源を供給する第１の電源部と、前記電
   源スイッチの第２の開閉部を介して給電された第２の電
   源部と、出力回路が前記電源スイッチの第１の開閉部と
   並列に接続されて、セット状態では前記電源スイッチの
   オン状態からオフ状態への切り換えにかかわらず第１の
   電源部への給電回路を保持する保持回路とを設け、前記
   中央処理装置を、第２の電源部の出力レベルを監視して
   前記電源スイッチがオフ状態へ切り換わったことを検出
   して、処理中のデータをメモリに退避させ、前記退避の
   完了を検出して前記保持回路をリセットするよう構成し
   た電子機器のデータ破壊防止装置。