JPH0760167B2 - インバータ主回路スイッチング素子の良否判定装置 - Google Patents
インバータ主回路スイッチング素子の良否判定装置Info
- Publication number
- JPH0760167B2 JPH0760167B2 JP2163542A JP16354290A JPH0760167B2 JP H0760167 B2 JPH0760167 B2 JP H0760167B2 JP 2163542 A JP2163542 A JP 2163542A JP 16354290 A JP16354290 A JP 16354290A JP H0760167 B2 JPH0760167 B2 JP H0760167B2
- Authority
- JP
- Japan
- Prior art keywords
- main circuit
- circuit switching
- switching element
- inverter
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、インバータを構成する主回路スイッチング
素子毎に良否のチェックを行って、このインバータの良
否判定を行うインバータ主回路スイッチング素子の良否
判定装置に関するものである。
素子毎に良否のチェックを行って、このインバータの良
否判定を行うインバータ主回路スイッチング素子の良否
判定装置に関するものである。
第７図は従来のインバータ主回路スイッチング素子の良
否判定装置を示す接続図であり、図において、８はイン
バータにおける１アーム分の主回路スイッチング素子
で、ここではトランジスタが用いられている。９は主回
路スイッチング素子８のコレクタ，エミッタ間に接続し
たテスタまたはメガーなどの絶縁抵抗測定器である。
否判定装置を示す接続図であり、図において、８はイン
バータにおける１アーム分の主回路スイッチング素子
で、ここではトランジスタが用いられている。９は主回
路スイッチング素子８のコレクタ，エミッタ間に接続し
たテスタまたはメガーなどの絶縁抵抗測定器である。
次に動作について説明する。
何らかの原因で主回路スイッチング素子８が破損し、短
絡事故が発生したとすると、この主回路スイッチング素
子８は絶縁抵抗が低下して導通する。このため、絶縁抵
抗測定器９には大電流が流れて、上記破損が検知され表
示が行われる。
絡事故が発生したとすると、この主回路スイッチング素
子８は絶縁抵抗が低下して導通する。このため、絶縁抵
抗測定器９には大電流が流れて、上記破損が検知され表
示が行われる。
従来のインバータ主回路スイッチング素子の良否判定装
置は以上のように構成されているので、良否判定測定時
にはコレクタ，エミッタ間を回路的に他の回路素子から
切り離して素子毎にチェックを行わなければならず、一
方、チェック後は、各コレクタ，エミッタを他の回路素
子に再結線しなければならず、測定作業が繁雑になるほ
か、故障復旧時間が長くなり、測定能率も極めて悪いな
どの課題があった。なお、このインバータ主回路スイッ
チング素子の良否判定装置に類似する技術が、データブ
ック、「90三菱半導体、パワーモジュール編」（三菱電
機株式会社発行）に記載されている。
置は以上のように構成されているので、良否判定測定時
にはコレクタ，エミッタ間を回路的に他の回路素子から
切り離して素子毎にチェックを行わなければならず、一
方、チェック後は、各コレクタ，エミッタを他の回路素
子に再結線しなければならず、測定作業が繁雑になるほ
か、故障復旧時間が長くなり、測定能率も極めて悪いな
どの課題があった。なお、このインバータ主回路スイッ
チング素子の良否判定装置に類似する技術が、データブ
ック、「90三菱半導体、パワーモジュール編」（三菱電
機株式会社発行）に記載されている。
この発明は上記のような課題を解消するためになされた
もので、事故の緊急復旧作業時における破損した主回路
スイッチング素子の有無判定を、全使用素子に対して速
やかに実施できるとともに、破損した主回路スイッチン
グ素子がある場合、これを特定することができるインバ
ータ主回路スイッチング素子の良否判定装置を得ること
を目的とする。
もので、事故の緊急復旧作業時における破損した主回路
スイッチング素子の有無判定を、全使用素子に対して速
やかに実施できるとともに、破損した主回路スイッチン
グ素子がある場合、これを特定することができるインバ
ータ主回路スイッチング素子の良否判定装置を得ること
を目的とする。
この第１の請求項の発明に係るインバータ主回路スイッ
チング素子の良否判定装置は、インバータ主回路入力端
子間に各相ごとに直列接続された２個ずつの主回路スイ
ッチング素子と、該主回路スイッチング素子毎に同方向
に並列接続されたフライホイールダイオードと、上記各
相ごとの各主回路スイッチング素子の接続点を出力点と
するインバータ出力端子とを備え、該インバータ出力端
子の少なくとも一方と残る他方との間に直流電源を接続
して、上記各主回路スイッチング素子の絶縁性をチェッ
クするための電圧を、上記フライホイールダイオードお
よび電流制限用抵抗を介して供給し、上記電流制限用抵
抗を介して上記各主回路スイッチング素子に流れる電流
を電流検出器により検出するようにしたものである。
チング素子の良否判定装置は、インバータ主回路入力端
子間に各相ごとに直列接続された２個ずつの主回路スイ
ッチング素子と、該主回路スイッチング素子毎に同方向
に並列接続されたフライホイールダイオードと、上記各
相ごとの各主回路スイッチング素子の接続点を出力点と
するインバータ出力端子とを備え、該インバータ出力端
子の少なくとも一方と残る他方との間に直流電源を接続
して、上記各主回路スイッチング素子の絶縁性をチェッ
クするための電圧を、上記フライホイールダイオードお
よび電流制限用抵抗を介して供給し、上記電流制限用抵
抗を介して上記各主回路スイッチング素子に流れる電流
を電流検出器により検出するようにしたものである。
この第２の請求項の発明に係るインバータ主回路スイッ
チング素子の良否判定装置は、インバータ主回路入力端
子間に各相ごとに直列接続された２個ずつの主回路スイ
ッチング素子と、該主回路スイッチング素子ごとに並列
接続されたフライホイールダイオードと、上記各相ごと
の各主回路スイッチング素子の接続点を出力点とするイ
ンバータ出力端子と、該インバータ出力端子の少なくと
も一方と残る他方との間に接続されて、上記各主回路ス
イッチング素子の絶縁性をチェックするための電圧を、
上記フライホイールダイオードおよび電流制限用抵抗を
介して供給する交流電源と、上記電流制限用抵抗を介し
て上記各主回路スイッチング素子に流れる電流を検出す
る電流検出器とを備え、該電流検出器により検出した電
流値が設定レベルを超えるか否かをコンパレータにより
比較判別し、この比較判別結果に従って故障した主回路
スイッチング素子を特定して表示素子を点灯するように
したものであ。
チング素子の良否判定装置は、インバータ主回路入力端
子間に各相ごとに直列接続された２個ずつの主回路スイ
ッチング素子と、該主回路スイッチング素子ごとに並列
接続されたフライホイールダイオードと、上記各相ごと
の各主回路スイッチング素子の接続点を出力点とするイ
ンバータ出力端子と、該インバータ出力端子の少なくと
も一方と残る他方との間に接続されて、上記各主回路ス
イッチング素子の絶縁性をチェックするための電圧を、
上記フライホイールダイオードおよび電流制限用抵抗を
介して供給する交流電源と、上記電流制限用抵抗を介し
て上記各主回路スイッチング素子に流れる電流を検出す
る電流検出器とを備え、該電流検出器により検出した電
流値が設定レベルを超えるか否かをコンパレータにより
比較判別し、この比較判別結果に従って故障した主回路
スイッチング素子を特定して表示素子を点灯するように
したものであ。
この第１の請求項に係る発明における直流電源は、特定
の相の健全なアームのフライホイールダイオードを介し
て測定対象となる主回路スイッチング素子に、測定用の
電圧を印加し、このとき電流制限用抵抗を介して流れる
電流を電流検出器により検出することにより、上記主回
路スイッチング素子の破損を、各アームを特定して検出
できるようにする。
の相の健全なアームのフライホイールダイオードを介し
て測定対象となる主回路スイッチング素子に、測定用の
電圧を印加し、このとき電流制限用抵抗を介して流れる
電流を電流検出器により検出することにより、上記主回
路スイッチング素子の破損を、各アームを特定して検出
できるようにする。
また、この第２の請求項に係る発明におけるコンパレー
タは、各主回路スイッチング素子の故障時に流れる交流
電流と設定レベルとを比較し、この比較結果に従って、
上記電流が設定レベルを超えた際に、上記コンパレータ
の出力にもとづき表示素子を点灯するように機能する。
タは、各主回路スイッチング素子の故障時に流れる交流
電流と設定レベルとを比較し、この比較結果に従って、
上記電流が設定レベルを超えた際に、上記コンパレータ
の出力にもとづき表示素子を点灯するように機能する。
以下、この発明の一実施例を図について説明する。第１
図において、SU〜SZは３相インバータ主回路を構成する
主回路スイッチング素子（以下、素子という）、DU〜DZ
は各アーム毎のフライホイールダイオード、１は上記の
３相インバータ主回路、２はこの３相インバータ主回路
１に接続された素子良否判定器、３はこの素子良否判定
器２を構成する電源としての直流電源、3a,3bは直流電
源３の出力端子、４は電流制限用抵抗、５は直流電源３
と電流制限用抵抗４との間に接続された開閉器、6,7は
電流検出器で、電流計などが用いられる。なお、直流電
源３はインバータ出力端子の少なくとも一方と残る他方
との間に上記電流検出器6,7および電流制限用抵抗４を
介して接続されている。U,V,Wはそのインバータ出力端
子（以下、端子という）である。
図において、SU〜SZは３相インバータ主回路を構成する
主回路スイッチング素子（以下、素子という）、DU〜DZ
は各アーム毎のフライホイールダイオード、１は上記の
３相インバータ主回路、２はこの３相インバータ主回路
１に接続された素子良否判定器、３はこの素子良否判定
器２を構成する電源としての直流電源、3a,3bは直流電
源３の出力端子、４は電流制限用抵抗、５は直流電源３
と電流制限用抵抗４との間に接続された開閉器、6,7は
電流検出器で、電流計などが用いられる。なお、直流電
源３はインバータ出力端子の少なくとも一方と残る他方
との間に上記電流検出器6,7および電流制限用抵抗４を
介して接続されている。U,V,Wはそのインバータ出力端
子（以下、端子という）である。
次に動作について説明する。なお、ここではＵ相の上ア
ームの素子SUが破損していることを前提として、素子SU
に図中で丸印を付けて説明する。この状態で、開閉器５
を閉じることにより端子U,V,Wに直流電源３から電圧を
印加すると、端子Ｖが正電位となり、この電圧がフライ
ホイールダイオードDVを介して素子SUにも印加される。
いま、素子SUが健全であれば、これが電圧Ｅに充分耐え
られる能力を有していることになり、電流検出器６には
電流が流れない。これに対して、素子SUが破損し、短絡
状態となると、電流制限用抵抗４が抵抗値Ｒであるとす
ると、約E/Rに相当する電流が電流検出器６に流れ、こ
のときの電流値が検知される。また、これと同時に、直
流電源３の電圧Ｅはインバータ出力端子Ｖ−Ｗ間にも印
加され、Ｗ相上の素子SWも同様に破損の有無が電流検出
器７によって検出されることになる。そして、このよう
な素子SU,SWの良否判定試験ではインバータ主回路入力
端子P,N間が開放され、また、同時に各アームの素子SU
〜SZのトリガー信号が全部オフ状態であることを前提と
する。以上でＵ相,W相の上アーム素子の良否判定ができ
る。
ームの素子SUが破損していることを前提として、素子SU
に図中で丸印を付けて説明する。この状態で、開閉器５
を閉じることにより端子U,V,Wに直流電源３から電圧を
印加すると、端子Ｖが正電位となり、この電圧がフライ
ホイールダイオードDVを介して素子SUにも印加される。
いま、素子SUが健全であれば、これが電圧Ｅに充分耐え
られる能力を有していることになり、電流検出器６には
電流が流れない。これに対して、素子SUが破損し、短絡
状態となると、電流制限用抵抗４が抵抗値Ｒであるとす
ると、約E/Rに相当する電流が電流検出器６に流れ、こ
のときの電流値が検知される。また、これと同時に、直
流電源３の電圧Ｅはインバータ出力端子Ｖ−Ｗ間にも印
加され、Ｗ相上の素子SWも同様に破損の有無が電流検出
器７によって検出されることになる。そして、このよう
な素子SU,SWの良否判定試験ではインバータ主回路入力
端子P,N間が開放され、また、同時に各アームの素子SU
〜SZのトリガー信号が全部オフ状態であることを前提と
する。以上でＵ相,W相の上アーム素子の良否判定ができ
る。
一方、下アーム素子SX,SZの判定には、第２図のような
スイッチ10を用いて直流電源３の極性を切り換えること
により、同様にして実施可能である。また、残りの上下
アームの素子SV,SYは、第１のＶ端子に接続されている
直流電源３を、開閉器５をオープンにした後、Ｕ端子或
はＷ端子側に入れ換えることにより、上記同様にして良
否判定が可能となる。また、直流電源３を可変出力電圧
タイプとすることにより、破損素子に大きな電流が流れ
たとき、開閉器５の開閉前に出力電圧を絞り、電流零の
状態で開閉器５を開閉することができる。この場合にお
いて、直流電源３に電流制限機能がある場合は、電流制
限用抵抗４は必要ない。
スイッチ10を用いて直流電源３の極性を切り換えること
により、同様にして実施可能である。また、残りの上下
アームの素子SV,SYは、第１のＶ端子に接続されている
直流電源３を、開閉器５をオープンにした後、Ｕ端子或
はＷ端子側に入れ換えることにより、上記同様にして良
否判定が可能となる。また、直流電源３を可変出力電圧
タイプとすることにより、破損素子に大きな電流が流れ
たとき、開閉器５の開閉前に出力電圧を絞り、電流零の
状態で開閉器５を開閉することができる。この場合にお
いて、直流電源３に電流制限機能がある場合は、電流制
限用抵抗４は必要ない。
第３図は素子良否判定器２の他の実施例を示し、第３図
（ａ）は開閉器５を省くとともに電流制限用抵抗４を、
電流検出器6,7および直流電源３間に１個のみ接続し、
U,W相について兼用したものである。これによれば、構
成の簡素化とローコスト化を図ることができる。また、
第３図（ｂ）は第３図（ａ）に対して開閉器５を付加し
たものであり、第３図（ｃ）は第３図（ｂ）における開
閉器５をU,W相について各別に設け、開閉器5a,5bとした
ものである。これらの各回路においても上記実施例と同
様の機能，効果が得られる。
（ａ）は開閉器５を省くとともに電流制限用抵抗４を、
電流検出器6,7および直流電源３間に１個のみ接続し、
U,W相について兼用したものである。これによれば、構
成の簡素化とローコスト化を図ることができる。また、
第３図（ｂ）は第３図（ａ）に対して開閉器５を付加し
たものであり、第３図（ｃ）は第３図（ｂ）における開
閉器５をU,W相について各別に設け、開閉器5a,5bとした
ものである。これらの各回路においても上記実施例と同
様の機能，効果が得られる。
なお、上記実施例ではＶ相の上下アームの素子SV,SZの
良否判定時に、直流電源３をＵ相またはＷ相に切換接続
するものを示したが、この切換接続を切換スイッチを用
いて行うこともできる。
良否判定時に、直流電源３をＵ相またはＷ相に切換接続
するものを示したが、この切換接続を切換スイッチを用
いて行うこともできる。
第４図はこの発明の他の実施例を示す。これが第１図に
示すものと異なるところは、電源としての直流電源３に
代えて交流電源3AをＶ相の端子Ｖに接続し、さらにこの
交流電源3Aおよび電流検出器6,7に対し、交流出力に対
応する信号3aおよび検出信号6a,7aを受けて破損した素
子を判定して表示する素子良否判定表示器11を接続した
点である。
示すものと異なるところは、電源としての直流電源３に
代えて交流電源3AをＶ相の端子Ｖに接続し、さらにこの
交流電源3Aおよび電流検出器6,7に対し、交流出力に対
応する信号3aおよび検出信号6a,7aを受けて破損した素
子を判定して表示する素子良否判定表示器11を接続した
点である。
第５図は第４図における素子良否判定表示器11の具体例
を示す回路図であり、12a,12b,12cは上記各信号3a,6a,7
aのレベル判定を行うコンパレータ、13a,13b,13cはこれ
らのコンパレータ12a,12b,12cの出力信号、14a,14b,14c
はこれらの各出力信号13a,13b,13cの論理積をとるアン
ドゲート、14dは出力信号13aをインバータ15に通した信
号13dと出力信号13cとの論理積をとるアンドゲート、15
a,15b,15c,15dは各アンドゲート14a〜14dの出力をラッ
チするフリップフロップ、16a,16b,16c,16dは素子破損
の有無を表示するランプや発光ダイオードなどの表示素
子である。
を示す回路図であり、12a,12b,12cは上記各信号3a,6a,7
aのレベル判定を行うコンパレータ、13a,13b,13cはこれ
らのコンパレータ12a,12b,12cの出力信号、14a,14b,14c
はこれらの各出力信号13a,13b,13cの論理積をとるアン
ドゲート、14dは出力信号13aをインバータ15に通した信
号13dと出力信号13cとの論理積をとるアンドゲート、15
a,15b,15c,15dは各アンドゲート14a〜14dの出力をラッ
チするフリップフロップ、16a,16b,16c,16dは素子破損
の有無を表示するランプや発光ダイオードなどの表示素
子である。
次に、この第４図および第５図の実施例について動作を
説明する。ここでは、上記実施例と同様に、素子SUが破
損した場合について説明する。
説明する。ここでは、上記実施例と同様に、素子SUが破
損した場合について説明する。
まず、開閉器５をオンし、交流電源3Aを波高値Ｅで出力
端子U,V,W間に印加する。これにより、電流検出器6,7の
出力は電流制限用抵抗４の抵抗値をＲとすると、破損素
子のある場合には、第６図に示すように約E/R波高値の
電流に相当する信号となる。従って、Ｖ−Ｕ間の電圧Ｅ
が第６図に示すように正極性時にダイオードDVから素子
SUを通って電流検出器６に電流が流れ、この電流の大き
さが検出される。なお、このとき電流検出器７には電流
が流れず、第６図のように信号7aはゼロである。
端子U,V,W間に印加する。これにより、電流検出器6,7の
出力は電流制限用抵抗４の抵抗値をＲとすると、破損素
子のある場合には、第６図に示すように約E/R波高値の
電流に相当する信号となる。従って、Ｖ−Ｕ間の電圧Ｅ
が第６図に示すように正極性時にダイオードDVから素子
SUを通って電流検出器６に電流が流れ、この電流の大き
さが検出される。なお、このとき電流検出器７には電流
が流れず、第６図のように信号7aはゼロである。
一方、素子良否判定表示器11に入力される検出信号6a
は、コンパレータ12bで比較レベルICと比較され、検出
信号6aが比較レベルICを超えるタイミングで、第６図に
示すように表示素子16aが点灯する。そして、この表示
素子16aの点灯は破損した素子SUの存在とこの破損した
素子SUがあるアーム位置（例えばＵ相の上アーム時、表
示素子16aが点灯）を指示することがわかる。同様にし
て、現状Ｖ相に接続されている交流電源をＵ相あるいは
Ｗ相の結線を入れ替えれば、同様にＶ相の上下アーム素
子の良否判定を実施することができる。
は、コンパレータ12bで比較レベルICと比較され、検出
信号6aが比較レベルICを超えるタイミングで、第６図に
示すように表示素子16aが点灯する。そして、この表示
素子16aの点灯は破損した素子SUの存在とこの破損した
素子SUがあるアーム位置（例えばＵ相の上アーム時、表
示素子16aが点灯）を指示することがわかる。同様にし
て、現状Ｖ相に接続されている交流電源をＵ相あるいは
Ｗ相の結線を入れ替えれば、同様にＶ相の上下アーム素
子の良否判定を実施することができる。
なお、この実施例では上下アームの各素子、例えば素子
SR,SYが両方共破損している場合は、他の相の良否判定
ができないが、いずれかの相の上下アームが同時に破損
していることがわかるため、その判定結果を見た上で、
第１図の場合であれば、Ｕ相またはＷ相と素子良否判定
器２の結線をどちらか一方外して再判定すればよい。
SR,SYが両方共破損している場合は、他の相の良否判定
ができないが、いずれかの相の上下アームが同時に破損
していることがわかるため、その判定結果を見た上で、
第１図の場合であれば、Ｕ相またはＷ相と素子良否判定
器２の結線をどちらか一方外して再判定すればよい。
なお、この実施例でも素子良否判定器２とインバータ主
回路１の端子U,V,Wの接続を結線形式で示したが、切換
スイッチを設けて、Ｖ相の判定時結線の接続替えをせず
に、その切換スイッチにて接続することができる。
回路１の端子U,V,Wの接続を結線形式で示したが、切換
スイッチを設けて、Ｖ相の判定時結線の接続替えをせず
に、その切換スイッチにて接続することができる。
また、上記実施例では発光素子16a〜16dを２相の各上下
アーム分の４個しか設けていないが、全アーム分で６個
設けて、上記切換スイッチの切り換えと同時に各発光素
子も切り換えられるようにしてもよい。
アーム分の４個しか設けていないが、全アーム分で６個
設けて、上記切換スイッチの切り換えと同時に各発光素
子も切り換えられるようにしてもよい。
以上のように、この第１の請求項に係る発明によればイ
ンバータ主回路入力端子間に各相ごとに直列接続された
２個ずつの素子と、該素子毎に同方向に並列接続された
フライホイールダイオードと、上記各相ごとの各素子の
接続点を出力点とするインバータ出力端子とを備え、該
インバータ出力端子の少なくとも一方と残る他方との間
に直流電源を接続して、上記各主回路スイッチング素子
の絶縁性をチェックするための電圧を、上記フライホイ
ールダイオードおよび電流制限用抵抗を介して供給し、
上記電流制限用抵抗を介して上記各素子に流れる電流を
電流検出器により検出するように構成したので各素子の
接続を外すことなく素子破損の有無と破損部位の検出と
を可能にし、これによって事故復旧のための作業時間を
短縮することができ、また、各素子良否判断は電流値の
計測によって行われるため、熟練が必要でなくなり、確
実に素子の良否を判定および検出できるものが得られる
効果がある。
ンバータ主回路入力端子間に各相ごとに直列接続された
２個ずつの素子と、該素子毎に同方向に並列接続された
フライホイールダイオードと、上記各相ごとの各素子の
接続点を出力点とするインバータ出力端子とを備え、該
インバータ出力端子の少なくとも一方と残る他方との間
に直流電源を接続して、上記各主回路スイッチング素子
の絶縁性をチェックするための電圧を、上記フライホイ
ールダイオードおよび電流制限用抵抗を介して供給し、
上記電流制限用抵抗を介して上記各素子に流れる電流を
電流検出器により検出するように構成したので各素子の
接続を外すことなく素子破損の有無と破損部位の検出と
を可能にし、これによって事故復旧のための作業時間を
短縮することができ、また、各素子良否判断は電流値の
計測によって行われるため、熟練が必要でなくなり、確
実に素子の良否を判定および検出できるものが得られる
効果がある。
また、この第２の請求項に係る発明によれば、上記電流
検出器により検出した交流電流値が設定レベルを超える
か否かをコンパレータで判定し、その交流電流値が設定
レベルを超えたときに、対応する表示素子を点灯するよ
うに構成したので、上記素子の破損の有無と破損部位
を、何人も識別できるように表示することができるもの
が得られる効果がある。
検出器により検出した交流電流値が設定レベルを超える
か否かをコンパレータで判定し、その交流電流値が設定
レベルを超えたときに、対応する表示素子を点灯するよ
うに構成したので、上記素子の破損の有無と破損部位
を、何人も識別できるように表示することができるもの
が得られる効果がある。
第１図はこの発明の一実施例によるインバータ主回路ス
イッチング素子の良否判定装置を示す回路図、第２図は
第１図で使用するスイッチを示す接続図、第３図は第１
図における素子良否判定器の各実施例を示す回路図、第
４図はこの発明の他の実施例を示すインバータ主回路ス
イッチング素子の良否判定装置、第５図は第４図におけ
る素子弱親良否判定表示器の具体的構成を示す回路図、
第６図は第５図の回路各部の信号を示すタイミングチャ
ート図、第７図は従来のインバータ主回路スイッチング
素子の良否判定装置を示す回路図である。 P,Nはインバータ主回路入力端子、SU〜SZは主回路スイ
ッチング素子、DU〜DZはフライホイールダイオード、U,
V,Wはインバータ出力端子、３は直流電源、3Aは交流電
源、４は電流制限用抵抗、6,7は電流検出器。 なお、図中、同一符号は同一、または相当部分を示す。
イッチング素子の良否判定装置を示す回路図、第２図は
第１図で使用するスイッチを示す接続図、第３図は第１
図における素子良否判定器の各実施例を示す回路図、第
４図はこの発明の他の実施例を示すインバータ主回路ス
イッチング素子の良否判定装置、第５図は第４図におけ
る素子弱親良否判定表示器の具体的構成を示す回路図、
第６図は第５図の回路各部の信号を示すタイミングチャ
ート図、第７図は従来のインバータ主回路スイッチング
素子の良否判定装置を示す回路図である。 P,Nはインバータ主回路入力端子、SU〜SZは主回路スイ
ッチング素子、DU〜DZはフライホイールダイオード、U,
V,Wはインバータ出力端子、３は直流電源、3Aは交流電
源、４は電流制限用抵抗、6,7は電流検出器。 なお、図中、同一符号は同一、または相当部分を示す。
Claims (2)
- 【請求項１】インバータ主回路入力端子間に各相ごとに
直列接続された２個ずつの主回路スイッチング素子と、
この各主回路スイッチング素子ごとに並列接続されたフ
ライホイールダイオードと、上記各相ごとの各主回路ス
イッチング素子の接続点を出力点とするインバータ出力
端子と、上記各主回路スイッチング素子の絶縁性をチェ
ックするための電圧を、上記フライホイールダイオード
および電流制限用抵抗を介して供給するように２つの相
の前記インバータ出力端子間に接続した直流電源と、上
記電流制限用抵抗を介して上記各主回路スイッチング素
子に流れる電流を検出する電流検出器とを備えたインバ
ータ主回路スイッチング素子の良否判定装置。 - 【請求項２】インバータ主回路入力端子間に各相ごとに
直列接続された２個ずつの主回路スイッチング素子と、
この各主回路スイッチング素子ごとに並列接続されたフ
ライホイールダイオードと、上記各相ごとの各主回路ス
イッチング素子の接続点を出力点とするインバータ出力
端子と、上記各主回路スイッチング素子の絶縁性をチェ
ックするための電圧を、上記フライホイールダイオード
および電流制限用抵抗を介して供給するように２つの相
の前記インバータ出力端子間に接続した交流電源と、上
記電流制限用抵抗を介して上記各主回路スイッチング素
子に流れる電流を検出する電流検出器と、この電流検出
器により検出した電流値が設定レベルを超えるか否かを
比較判別するコンパレータと、このコンパレータの出力
結果に従って故障した上記主回路スイッチング素子を特
定して点灯する表示素子とを備えたインバータ主回路ス
イッチング素子の良否判定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2163542A JPH0760167B2 (ja) | 1990-06-21 | 1990-06-21 | インバータ主回路スイッチング素子の良否判定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2163542A JPH0760167B2 (ja) | 1990-06-21 | 1990-06-21 | インバータ主回路スイッチング素子の良否判定装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0452570A JPH0452570A (ja) | 1992-02-20 |
| JPH0760167B2 true JPH0760167B2 (ja) | 1995-06-28 |
Family
ID=15775869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2163542A Expired - Fee Related JPH0760167B2 (ja) | 1990-06-21 | 1990-06-21 | インバータ主回路スイッチング素子の良否判定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0760167B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1314054C (zh) | 2001-04-17 | 2007-05-02 | 贾德电线公司 | 用于电导体的多层绝缘系统 |
| JP3962991B2 (ja) * | 2002-11-18 | 2007-08-22 | 矢崎総業株式会社 | 非接地電源の絶縁検出装置 |
-
1990
- 1990-06-21 JP JP2163542A patent/JPH0760167B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0452570A (ja) | 1992-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8860430B2 (en) | Insulation resistance measurement device and insulation resistance measurement method | |
| US7576547B2 (en) | Measuring array | |
| JPH07502827A (ja) | 交流電動機システムの自動自己試験 | |
| US11909353B2 (en) | Ground-fault detecting device and related method | |
| KR970704157A (ko) | 고정(Built-in) 테스트를 이용하는 전기 차량 추진 시스템 파워 브리지(ELECTRIC VEHICLE PROPULSION SYSTEM POWER BRIDGE WITH BUILT-IN TEST) | |
| JPH06165480A (ja) | インバータの故障診断装置 | |
| KR20070105352A (ko) | 전력 회로 차단기 장치 제 1 전력 회로 차단기의 제 1 출력핀과 및 외부 노드 사이 및 상기 전력 회로 차단기 장치제 2 전력 회로 차단기의 제 2 출력 핀 및 상기 노드 사이전기 콘택들을 검사하기 위한 방법 및 회로 | |
| US6670815B2 (en) | Electric device as well as process for its operation | |
| JPH0760167B2 (ja) | インバータ主回路スイッチング素子の良否判定装置 | |
| JPH07239359A (ja) | インバータ装置及びその運転方法 | |
| CN212111618U (zh) | 电容极性反接检测装置和系统 | |
| KR101472439B1 (ko) | 영상고조파 저감 장치 | |
| KR910005700B1 (ko) | 특고압 지중 배전 선로용 상판별기 | |
| JP2003270282A (ja) | 主回路検相試験装置および主回路検相試験方法 | |
| JPS6257013A (ja) | モニタ回路 | |
| JPS6210106B2 (ja) | ||
| JPH077962A (ja) | インバータの故障検出装置 | |
| US20220258635A1 (en) | Charging device for a traction battery | |
| JP2002136148A (ja) | 地絡部位判定方法 | |
| KR100428896B1 (ko) | 트라이악고장검출장치 | |
| JPS62156575A (ja) | 回路内の制御タ−ンオフ半導体の試験方式 | |
| CN117872108A (zh) | 故障检测电路、逆变器及故障检测方法 | |
| JP3055339B2 (ja) | インバ−タにおけるスイッチング素子または／およびスイッチング素子駆動部の破損チェック方法 | |
| JPH09172782A (ja) | インバータの主回路保護装置 | |
| JPH06186270A (ja) | 方向自動試験装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |