JPH0452570A - インバータ主回路スイッチング素子の良否判定装置 - Google Patents
インバータ主回路スイッチング素子の良否判定装置Info
- Publication number
- JPH0452570A JPH0452570A JP2163542A JP16354290A JPH0452570A JP H0452570 A JPH0452570 A JP H0452570A JP 2163542 A JP2163542 A JP 2163542A JP 16354290 A JP16354290 A JP 16354290A JP H0452570 A JPH0452570 A JP H0452570A
- Authority
- JP
- Japan
- Prior art keywords
- main circuit
- circuit switching
- inverter
- current
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000009413 insulation Methods 0.000 claims abstract description 9
- 238000005259 measurement Methods 0.000 abstract description 5
- 238000011084 recovery Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 7
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、インバータを構成する主回路スイッチング
素子毎に良否のチェックを行って、このインバータの良
否判定を行うインバータ主回路スイッチング素子の良否
判定装置に関するものである。
素子毎に良否のチェックを行って、このインバータの良
否判定を行うインバータ主回路スイッチング素子の良否
判定装置に関するものである。
第７図は従来のインバータ主回路スイッチング素子の良
否判定装置を示す接続図であり、図において、８はイン
バータにおける１ア一ム分の主回路スイッチング素子で
、ここではトランジスタが用いられている。９は主回路
スイッチング素子８のコレクタ、エミッタ間に接続した
テスタまたはメガ−などの絶縁抵抗測定器である。
否判定装置を示す接続図であり、図において、８はイン
バータにおける１ア一ム分の主回路スイッチング素子で
、ここではトランジスタが用いられている。９は主回路
スイッチング素子８のコレクタ、エミッタ間に接続した
テスタまたはメガ−などの絶縁抵抗測定器である。
次に動作について説明する。
何らかの原因で主回路スイッチング素子８が破損し、短
絡事故が発生したとすると、この主回路スイッチング素
子８は絶縁抵抗が低下して導通する。このため、絶縁抵
抗測定器９には大電流が流れて、上記破損が検知され表
示が行われる。
絡事故が発生したとすると、この主回路スイッチング素
子８は絶縁抵抗が低下して導通する。このため、絶縁抵
抗測定器９には大電流が流れて、上記破損が検知され表
示が行われる。
従来のインバータ主回路スイッチング素子の良否判定装
置は以上のように構成されているので、良否判定測定時
にはコレクタ、エミッタ間を回路的に他の回路素子から
切り離して素子毎にチェックを行わなければならず、一
方、チェック後は、各コレクタ、エミッタを他の回路素
子に再結線しなければならず、測定作業が繁雑になるほ
か、故障復旧時間が長くなり、測定能率も極めて悪いな
どの課題があった。なお、このインバータ主回路スイッ
チング素子の良否判定装置に類似する技術が、データブ
ック、「９〇三菱半導体、パワーモジュール編」 （三
菱電機株式会社発行）に記載されている。
置は以上のように構成されているので、良否判定測定時
にはコレクタ、エミッタ間を回路的に他の回路素子から
切り離して素子毎にチェックを行わなければならず、一
方、チェック後は、各コレクタ、エミッタを他の回路素
子に再結線しなければならず、測定作業が繁雑になるほ
か、故障復旧時間が長くなり、測定能率も極めて悪いな
どの課題があった。なお、このインバータ主回路スイッ
チング素子の良否判定装置に類似する技術が、データブ
ック、「９〇三菱半導体、パワーモジュール編」 （三
菱電機株式会社発行）に記載されている。
この発明は上記のような課題を解消するためになされた
もので、事故の緊急復旧作業時における破損した主回路
スイッチング素子の有無判定を、全使用素子に対して速
やかに実施できるとともに、破損した主回路スイッチン
グ素子がある場合、これを特定することができるインバ
ータ主回路スイッチング素子の良否判定装置を得ること
を目的とする。
もので、事故の緊急復旧作業時における破損した主回路
スイッチング素子の有無判定を、全使用素子に対して速
やかに実施できるとともに、破損した主回路スイッチン
グ素子がある場合、これを特定することができるインバ
ータ主回路スイッチング素子の良否判定装置を得ること
を目的とする。
この第１の請求項の発明に係るインバータ主回路スイッ
チング素子の良否判定装置は、インバータ主回路入力端
子間に各相ごとに直列接続された２個ずつの主回路スイ
ッチング素子と、該主回路スイッチング素子毎に同方向
に並列接続されたフライホイールダイオードと、上記各
相ごとの各主回路スイッチング素子の接続点を出力点と
するインバータ出力端子とを備え、該インバータ出力端
子の少なくとも一方と残る他方との間に直流電源を接続
して、上記各主回路スイッチング素子の絶縁性をチェッ
クするための電圧を、上記フライホイールダイオードお
よび電流制限用抵抗を介して供給し、上記電流制限用抵
抗を介して上記各主回路スイッチング素子に流れる電流
を電流検出器により検出するようにしたものである。
チング素子の良否判定装置は、インバータ主回路入力端
子間に各相ごとに直列接続された２個ずつの主回路スイ
ッチング素子と、該主回路スイッチング素子毎に同方向
に並列接続されたフライホイールダイオードと、上記各
相ごとの各主回路スイッチング素子の接続点を出力点と
するインバータ出力端子とを備え、該インバータ出力端
子の少なくとも一方と残る他方との間に直流電源を接続
して、上記各主回路スイッチング素子の絶縁性をチェッ
クするための電圧を、上記フライホイールダイオードお
よび電流制限用抵抗を介して供給し、上記電流制限用抵
抗を介して上記各主回路スイッチング素子に流れる電流
を電流検出器により検出するようにしたものである。
この第２の請求項の発明に係るインバータ主回路スイッ
チング素子の良否判定装置は、インバータ主回路入力端
子間に各相ごとに直列接続された２個ずつの主回路スイ
ッチング素子と、該主回路スイッチング素子ごとに並列
接続されたフライホイールダイオードと、上記各相ごと
の各主回路スイッチング素子の接続点を出力点とするイ
ンバータ出力端子と、該インバータ出力端子の少なくと
も一方と残る他方との間に接続されて、上記各主回路ス
イッチング素子の絶縁性をチェックするための電圧を、
上記フライホイールダイオードおよび電流制限用抵抗を
介して供給する交流電源と。
チング素子の良否判定装置は、インバータ主回路入力端
子間に各相ごとに直列接続された２個ずつの主回路スイ
ッチング素子と、該主回路スイッチング素子ごとに並列
接続されたフライホイールダイオードと、上記各相ごと
の各主回路スイッチング素子の接続点を出力点とするイ
ンバータ出力端子と、該インバータ出力端子の少なくと
も一方と残る他方との間に接続されて、上記各主回路ス
イッチング素子の絶縁性をチェックするための電圧を、
上記フライホイールダイオードおよび電流制限用抵抗を
介して供給する交流電源と。
上記電流制限用抵抗を介して上記各主回路スイッチング
素子に流れる電流を検出する電流検出器とを備え、該電
流検出器により検出した電流値が設定レベルを超えるか
否かをコンパレータにより比較判別し、この比較判別結
果に従って故障した主回路スイッチング素子を特定して
表示素子を点灯するようにしたものであ６ 〔作用〕 この第１の請求項に係る発明における直流電源は、特定
の相の健全なアームのフライホイールダイオードを介し
て測定対象となる主回路スイッチング素子に、測定用の
電圧を印加し、このとき電流制限用抵抗を介して流れる
電流を電流検出器により検出することにより、上記主回
路スイッチング素子の破損を、各アームを特定して検出
できるようにする。
素子に流れる電流を検出する電流検出器とを備え、該電
流検出器により検出した電流値が設定レベルを超えるか
否かをコンパレータにより比較判別し、この比較判別結
果に従って故障した主回路スイッチング素子を特定して
表示素子を点灯するようにしたものであ６ 〔作用〕 この第１の請求項に係る発明における直流電源は、特定
の相の健全なアームのフライホイールダイオードを介し
て測定対象となる主回路スイッチング素子に、測定用の
電圧を印加し、このとき電流制限用抵抗を介して流れる
電流を電流検出器により検出することにより、上記主回
路スイッチング素子の破損を、各アームを特定して検出
できるようにする。
また、この第２の請求項に係る発明におけるコンパレー
タは、各主回路スイッチング素子の故障時に流れる交流
電流と設定レベルとを比較し、この比較結果に従って、
上記電流が設定レベルを超えた際に、上記コンパレータ
の出力にもとづき表示素子を点灯するように機能する。
タは、各主回路スイッチング素子の故障時に流れる交流
電流と設定レベルとを比較し、この比較結果に従って、
上記電流が設定レベルを超えた際に、上記コンパレータ
の出力にもとづき表示素子を点灯するように機能する。
以下、この発明の一実施例を図について説明する。第１
図において、５ｏ−８ｚは３相インバ一タ主回路を構成
する主回路スイッチング素子（以下、素子という）、Ｄ
ｔ、〜Ｄ２は各アーム毎のフライホイールダイオード、
１は上記の３相インバ一タ主回路、２はこの３相インバ
一タ主回路１に接続された素子良否判定器、３はこの素
子良否判定器２を構成する電源としての直流電源、３ａ
。
図において、５ｏ−８ｚは３相インバ一タ主回路を構成
する主回路スイッチング素子（以下、素子という）、Ｄ
ｔ、〜Ｄ２は各アーム毎のフライホイールダイオード、
１は上記の３相インバ一タ主回路、２はこの３相インバ
一タ主回路１に接続された素子良否判定器、３はこの素
子良否判定器２を構成する電源としての直流電源、３ａ
。
３ｂは直流電源３の出力端子、４は電流制限用抵抗、５
は直流電源３と電流制限用抵抗４との間に接続された開
閉器、６，７は電流検出器で、電流計などが用いられる
。なお、直流電源３はインバータ出力端子の少なくとも
一方と残る他方との間に上記電流検出器６，７および電
流制限用抵抗４を介して接続されている。Ｕ、Ｖ、Ｗは
そのインバータ出力端子（以下、端子という）である。
は直流電源３と電流制限用抵抗４との間に接続された開
閉器、６，７は電流検出器で、電流計などが用いられる
。なお、直流電源３はインバータ出力端子の少なくとも
一方と残る他方との間に上記電流検出器６，７および電
流制限用抵抗４を介して接続されている。Ｕ、Ｖ、Ｗは
そのインバータ出力端子（以下、端子という）である。
次に動作について説明する。なお、ここではＵ相の上ア
ームの素子Ｓｕが破損していることを前提として、素子
ＳＵに図中で丸印を付けて説明する。この状態で、開閉
器５を閉じることにより端子Ｕ、Ｖ、Ｗに直流電源３か
ら電圧を印加すると、端子Ｖが正電位となり、この電圧
がフライホイールダイオードＤｖを介して素子ＳＵにも
印加される。いま、素子Ｓ、Ｊが健全であれば、これが
電圧Ｅに充分耐えられる能力を有していることになり、
電流検出器６には電流が流れない。これに対して、素子
Ｓ。が破損し、短絡状態となると、電流制限用抵抗４が
抵抗値Ｒであるとすると、約Ｅ／Ｈに相当する電流が電
流検出器６に流れ、このときの電流値が検知される。ま
た、これと同時に、直流電源３の電圧Ｅはインバータ出
力端子ｖ−Ｗ間にも印加され、Ｗ組上の素子Ｓｖも同様
に破損の有無が電流検出器７によって検出されることに
なる。
ームの素子Ｓｕが破損していることを前提として、素子
ＳＵに図中で丸印を付けて説明する。この状態で、開閉
器５を閉じることにより端子Ｕ、Ｖ、Ｗに直流電源３か
ら電圧を印加すると、端子Ｖが正電位となり、この電圧
がフライホイールダイオードＤｖを介して素子ＳＵにも
印加される。いま、素子Ｓ、Ｊが健全であれば、これが
電圧Ｅに充分耐えられる能力を有していることになり、
電流検出器６には電流が流れない。これに対して、素子
Ｓ。が破損し、短絡状態となると、電流制限用抵抗４が
抵抗値Ｒであるとすると、約Ｅ／Ｈに相当する電流が電
流検出器６に流れ、このときの電流値が検知される。ま
た、これと同時に、直流電源３の電圧Ｅはインバータ出
力端子ｖ−Ｗ間にも印加され、Ｗ組上の素子Ｓｖも同様
に破損の有無が電流検出器７によって検出されることに
なる。
そして、このような素子Ｓｏ、Ｓｖの良否判定試験では
インバータ主回路入力端子Ｐ、Ｎ間が開放され、また、
同時に各アームの素子Ｓ ｏ ＝ Ｓ ｘのトリガー信
号が全部オフ状態であることを前提とする。以上でＵ相
、Ｗ相の上アーム素子の良否判定ができる。
インバータ主回路入力端子Ｐ、Ｎ間が開放され、また、
同時に各アームの素子Ｓ ｏ ＝ Ｓ ｘのトリガー信
号が全部オフ状態であることを前提とする。以上でＵ相
、Ｗ相の上アーム素子の良否判定ができる。
一方、下アーム素子Ｓ工？ＳＺの判定には、第２図のよ
うなスイッチ１ｏを用いて直流電源３の極性を切り換え
ることにより、同様にして実施可能である。また、残り
の上下アームの素子Ｓ ｖ 。
うなスイッチ１ｏを用いて直流電源３の極性を切り換え
ることにより、同様にして実施可能である。また、残り
の上下アームの素子Ｓ ｖ 。
Ｓｌは、第１の■端子に接続されている直流電源３を、
開閉器５をオープンにした後、Ｕ端子或はＷ端子側に入
れ換えることにより、上記同様にして良否判定が可能と
なる。また、直流電源３を可変出力電圧タイプとするこ
とにより、破損素子に大きな電流が流れたとき、開閉器
５の開閉前に出力電圧を絞り、電流零の状態で開閉器５
を開閉することができる。この場合において、直流電源
３に電流制限機能がある場合は、電流制限用抵抗４は必
要ない。
開閉器５をオープンにした後、Ｕ端子或はＷ端子側に入
れ換えることにより、上記同様にして良否判定が可能と
なる。また、直流電源３を可変出力電圧タイプとするこ
とにより、破損素子に大きな電流が流れたとき、開閉器
５の開閉前に出力電圧を絞り、電流零の状態で開閉器５
を開閉することができる。この場合において、直流電源
３に電流制限機能がある場合は、電流制限用抵抗４は必
要ない。
第３図は素子良否判定器２の他の実施例を示し、第３図
（ａ）は開閉器５を省くとともに電流制限用抵抗４を、
電流検出器６，７および直流電源３間に１個のみ接続し
、Ｕ、Ｗ相について兼用したものである。これによれば
、構成の簡素化とローコスト化を図ることができる。ま
た、第３図（ｂ）は第３図（ａ）に対して開閉器５を付
加したものであり、第３図（Ｃ）は第３図（ｂ）におけ
る開閉器５をＵ、Ｗ相について各別に設け、開閉器５ａ
、５ｂとしたものである。これらの各回路においても上
記実施例と同様の機能、効果が得られる。
（ａ）は開閉器５を省くとともに電流制限用抵抗４を、
電流検出器６，７および直流電源３間に１個のみ接続し
、Ｕ、Ｗ相について兼用したものである。これによれば
、構成の簡素化とローコスト化を図ることができる。ま
た、第３図（ｂ）は第３図（ａ）に対して開閉器５を付
加したものであり、第３図（Ｃ）は第３図（ｂ）におけ
る開閉器５をＵ、Ｗ相について各別に設け、開閉器５ａ
、５ｂとしたものである。これらの各回路においても上
記実施例と同様の機能、効果が得られる。
なお、上記実施例ではＶ相の上下アームの素子Ｓｖ −
Ｓｔの良否判定時に、直流電源３をＵ相またはＷ相に切
換接続するものを示したが、この切換接続を切換スイッ
チを用いて行うこともできる。
Ｓｔの良否判定時に、直流電源３をＵ相またはＷ相に切
換接続するものを示したが、この切換接続を切換スイッ
チを用いて行うこともできる。
第４図はこの発明の他の実施例を示す。これが第１図に
示すものと異なるところは、電源としての直流電源３に
代えて交流電源３ＡをＶ相の端子Ｖに接続し、さらにこ
の交流電源３Ａおよび電流検出器６，７に対し、交流出
力に対応する信号３ａおよび検出信号６ａ、７ａを受け
て破損した素子を判定して表示する素子良否判定表示器
１１を接続した点である。
示すものと異なるところは、電源としての直流電源３に
代えて交流電源３ＡをＶ相の端子Ｖに接続し、さらにこ
の交流電源３Ａおよび電流検出器６，７に対し、交流出
力に対応する信号３ａおよび検出信号６ａ、７ａを受け
て破損した素子を判定して表示する素子良否判定表示器
１１を接続した点である。
第５図は第４図における素子良否判定表示器１１の具体
例を示す回路図であり、１２ａ、１２ｂ。
例を示す回路図であり、１２ａ、１２ｂ。
１２ｃは上記各信号３ａ、６ａ、７ａのレベル判定を行
うコンパレータ、１３ａ、１３ｂ、１３ｃはこれらのコ
ンパレータ１２ａ、１２ｂ、１２ｃの出力信号、１４ａ
、１４ｂ、１４ｃはこれらの各出力信号１３ａ、１３ｂ
、１３ｃの論理積をとるアンドゲート、１４ｄは出力信
号１３ａをインバータ１５に通した信号１３ｄと出力信
号１３ｃとの論理積をとるアンドゲート、１５ａ、１５
ｂ。
うコンパレータ、１３ａ、１３ｂ、１３ｃはこれらのコ
ンパレータ１２ａ、１２ｂ、１２ｃの出力信号、１４ａ
、１４ｂ、１４ｃはこれらの各出力信号１３ａ、１３ｂ
、１３ｃの論理積をとるアンドゲート、１４ｄは出力信
号１３ａをインバータ１５に通した信号１３ｄと出力信
号１３ｃとの論理積をとるアンドゲート、１５ａ、１５
ｂ。
１５ｃ、１５ｄは各アンドゲート１４ ａ 〜１４ ｄ
の出力をラッチするフリップフロップ、１６ａ。
の出力をラッチするフリップフロップ、１６ａ。
１６ｂ、１６ｃ、１６ｄは素子破損の有無を表示するラ
ンプや発光ダイオードなどの表示素子である。
ンプや発光ダイオードなどの表示素子である。
次に、この第４図および第５図の実施例について動作を
説明する。ここでは、上記実施例と同様に、素子Ｓ。が
破損した場合について説明する。
説明する。ここでは、上記実施例と同様に、素子Ｓ。が
破損した場合について説明する。
まずＪ開閉器５をオンし、交流電源３Ａを波高値Ｅで出
力端子Ｕ、Ｖ、Ｗ間に印加する。これにより、電流検出
器６，７の出力は電流制限用抵抗４の抵抗値をＲとする
と、破損素子のある場合には、第６図に示すように約Ｅ
／Ｒ波高値の電流に相当する信号となる。従って、Ｖ−
Ｕ間の電圧Ｅが第６図に示すように正極性時にダイオー
ドＤｖから素子Ｓｏを通って電流検出器６に電流が流れ
、この電流の大きさが検出される。なお、このとき電流
検出器７には電流が流れず、第６図のように信号７ａは
ゼロである。
力端子Ｕ、Ｖ、Ｗ間に印加する。これにより、電流検出
器６，７の出力は電流制限用抵抗４の抵抗値をＲとする
と、破損素子のある場合には、第６図に示すように約Ｅ
／Ｒ波高値の電流に相当する信号となる。従って、Ｖ−
Ｕ間の電圧Ｅが第６図に示すように正極性時にダイオー
ドＤｖから素子Ｓｏを通って電流検出器６に電流が流れ
、この電流の大きさが検出される。なお、このとき電流
検出器７には電流が流れず、第６図のように信号７ａは
ゼロである。
一方、素子良否判定表示器１１に入力される検出信号６
ａは、コンパレータ１２ｂで比較レベル■。と比較され
、検出信号６ａが比較レベルエ。
ａは、コンパレータ１２ｂで比較レベル■。と比較され
、検出信号６ａが比較レベルエ。
を超えるタイミングで、第６図に示すように表示素子１
６ａが点灯する。そして、この表示素子１６ａの点灯は
破損した素子Ｓ、Ｊの存在とこの破損した素子Ｓ。があ
るアーム位置（例えばＵ相の上アーム時１表示素子１６
ａが点灯）を指示することがわかる。同様にして、現状
Ｖ相に接続されている交流電源をＵ相あるいはＷ相の結
線を入れ替えれば、同様にＶ相の上下アーム素子の良否
判定を実施することができる。
６ａが点灯する。そして、この表示素子１６ａの点灯は
破損した素子Ｓ、Ｊの存在とこの破損した素子Ｓ。があ
るアーム位置（例えばＵ相の上アーム時１表示素子１６
ａが点灯）を指示することがわかる。同様にして、現状
Ｖ相に接続されている交流電源をＵ相あるいはＷ相の結
線を入れ替えれば、同様にＶ相の上下アーム素子の良否
判定を実施することができる。
なお、この実施例では上下アームの各素子、例えば素子
Ｓｘ ＝ Ｓｖが両方弁破損している場合は、他の相の
良否判定ができないが、いずれかの相の上下アームが同
時に破損していることがわかるため、その判定結果を見
た上で、第１図の場合であれば、Ｕ相またはＷ相と素子
良否判定器２の結線をどちらか一方外して再判定すれば
よい。
Ｓｘ ＝ Ｓｖが両方弁破損している場合は、他の相の
良否判定ができないが、いずれかの相の上下アームが同
時に破損していることがわかるため、その判定結果を見
た上で、第１図の場合であれば、Ｕ相またはＷ相と素子
良否判定器２の結線をどちらか一方外して再判定すれば
よい。
なお、この実施例でも素子良否判定器２とインバータ主
回路１の端子Ｕ、Ｖ、Ｗの接続を結線形式で示したが、
切換スイッチを設けて、■相の判定時結線の接続替えを
せずに、その切換スイッチにて接続することができる。
回路１の端子Ｕ、Ｖ、Ｗの接続を結線形式で示したが、
切換スイッチを設けて、■相の判定時結線の接続替えを
せずに、その切換スイッチにて接続することができる。
また、上記実施例では発光素子１６ａ〜１６ｄを２相の
各上下アーム分の４個しか設けていないが、全アーム分
で６個設けて、上記切換スイッチの切り換えと同時に各
発光素子も切り換えられるようにしてもよい。
各上下アーム分の４個しか設けていないが、全アーム分
で６個設けて、上記切換スイッチの切り換えと同時に各
発光素子も切り換えられるようにしてもよい。
以上のように、この第１の請求項に係る発明によればイ
ンバータ主回路入力端子間に各相ごとに直列接続された
２個ずつの素子と、該素子毎に同方向に並列接続された
フライホイールダイオードと、上記各相ごとの各素子の
接続点を出方点とするインバータ出力端子とを備え、該
インバータ出力端子の少なくとも一方と残る他方との間
に直流電源を接続して、上記各主回路スイッチング素子
の絶縁性をチェックするための電圧を、上記フライホイ
ールダイオードおよび電流制限用抵抗を介して供給し、
上記電流制限用抵抗を介して上記各素子に流れる電流を
電流検出器により検出するように構成したので各素子の
接続を外すことなく素子破損の有無と破損部位の検出と
を可能にし、これによって事故復旧のための作業時間を
短縮することができ、また、各素子良否判断は電流値の
計測によって行われるため、熟練が必要でなくなり、確
実に素子の良否を判定および検出できるものが得られる
効果がある。
ンバータ主回路入力端子間に各相ごとに直列接続された
２個ずつの素子と、該素子毎に同方向に並列接続された
フライホイールダイオードと、上記各相ごとの各素子の
接続点を出方点とするインバータ出力端子とを備え、該
インバータ出力端子の少なくとも一方と残る他方との間
に直流電源を接続して、上記各主回路スイッチング素子
の絶縁性をチェックするための電圧を、上記フライホイ
ールダイオードおよび電流制限用抵抗を介して供給し、
上記電流制限用抵抗を介して上記各素子に流れる電流を
電流検出器により検出するように構成したので各素子の
接続を外すことなく素子破損の有無と破損部位の検出と
を可能にし、これによって事故復旧のための作業時間を
短縮することができ、また、各素子良否判断は電流値の
計測によって行われるため、熟練が必要でなくなり、確
実に素子の良否を判定および検出できるものが得られる
効果がある。
また、この第２の請求項に係る発明によれば、上記電流
検出器により検出した交流電流値が設定レベルを超える
か否かをコンパレータで判定し、その交流電流値が設定
レベルを超えたときに、対応する表示素子を点灯するよ
うに構成したので、上記素子の破損の有無と破損部位を
、何人も識別できるように表示することができるものが
得られる効果がある。
検出器により検出した交流電流値が設定レベルを超える
か否かをコンパレータで判定し、その交流電流値が設定
レベルを超えたときに、対応する表示素子を点灯するよ
うに構成したので、上記素子の破損の有無と破損部位を
、何人も識別できるように表示することができるものが
得られる効果がある。
第１図はこの発明の一実施例によるインバータ主回路ス
イッチング素子の良否判定装置を示す回路図、第２図は
第１図で使用するスイッチを示す接続図、第３図は第１
図における素子良否判定器の各実施例を示す回路図、第
４図はこの発明の他の実施例を示すインバータ主回路ス
イッチング素子の良否判定装置、第５図は第４図におけ
る素子弱親良否判定表示器の具体的構成を示す回路図、
第６図は第５図の回路各部の信号波形を示すタイミング
チャート図、第７図は従来のインバータ主回路スイッチ
ング素子の良否判定装置を示す回路図である。 Ｐ、Ｎはインバータ主回路入力端子、ｓ、Ｊ−８２は主
回路スイッチング素子、Ｄ ｏ ” Ｄ ｚはフライホ
イールダイオード、Ｕ、Ｖ、Ｗはインバータ出力端子、
３は直流電源、３Ａは交流電源、４は電流制限用抵抗、
６，７は電流検出器。 なお、図中、同一符号は同一、または相当部分を示す。 第 図 第３図 （ａ） Ｄｕ −Ｄｚ ： Ｐ、Ｎ： Ｓｕ〜Ｓｚ： Ｕ、Ｖ、Ｗ ： ３： ４： ６．７： フライホイールダイオード インク■り主回路入力端子 ヤ回路スイッテンク゛素ナ インへ−フ士力端子 電痩（ｌ庚を源） 電流制限用抵抗 電液挾也器 （Ｃ） 第 図 ３Ａ二交流電源 第 図 第 図 第 図
イッチング素子の良否判定装置を示す回路図、第２図は
第１図で使用するスイッチを示す接続図、第３図は第１
図における素子良否判定器の各実施例を示す回路図、第
４図はこの発明の他の実施例を示すインバータ主回路ス
イッチング素子の良否判定装置、第５図は第４図におけ
る素子弱親良否判定表示器の具体的構成を示す回路図、
第６図は第５図の回路各部の信号波形を示すタイミング
チャート図、第７図は従来のインバータ主回路スイッチ
ング素子の良否判定装置を示す回路図である。 Ｐ、Ｎはインバータ主回路入力端子、ｓ、Ｊ−８２は主
回路スイッチング素子、Ｄ ｏ ” Ｄ ｚはフライホ
イールダイオード、Ｕ、Ｖ、Ｗはインバータ出力端子、
３は直流電源、３Ａは交流電源、４は電流制限用抵抗、
６，７は電流検出器。 なお、図中、同一符号は同一、または相当部分を示す。 第 図 第３図 （ａ） Ｄｕ −Ｄｚ ： Ｐ、Ｎ： Ｓｕ〜Ｓｚ： Ｕ、Ｖ、Ｗ ： ３： ４： ６．７： フライホイールダイオード インク■り主回路入力端子 ヤ回路スイッテンク゛素ナ インへ−フ士力端子 電痩（ｌ庚を源） 電流制限用抵抗 電液挾也器 （Ｃ） 第 図 ３Ａ二交流電源 第 図 第 図 第 図
Claims (2)
- （１）インバータ主回路入力端子間に各相ごとに直列接
続された２個ずつの主回路スイッチング素子と、該主回
路スイッチング素子ごとに並列接続されたフライホィー
ルダイオードと、上記各相ごとの各主回路スイッチング
素子の接続点を出力点とするインバータ出力端子と、該
インバータ出力端子の少なくとも一方と残る他方との間
に接続されて、上記各主回路スイッチング素子の絶縁性
をチェックするための電圧を、上記フライホィールダイ
オードおよび電流制限用抵抗を介して供給する直流電源
と、上記電流制限用抵抗を介して上記各主回路スイッチ
ング素子に流れる電流を検出する電流検出器とを備えた
インバータ主回路スイッチング素子の良否判定装置。 - （２）インバータ主回路入力端子間に各相ごとに直列接
続された２個ずつの主回路スイッチング素子と、該主回
路スイッチング素子ごとに並列接続されたフライホィー
ルダイオードと、上記各相ごとの各主回路スイッチング
素子の接続点を出力点とするインバータ出力端子と、該
インバータ出力端子の少なくとも一方と残る他方との間
に接続されて、上記各主回路スイッチング素子の絶縁性
をチェックするための電圧を、上記フライホィールダイ
オードおよび電流制限用抵抗を介して供給する交流電源
と、上記電流制限用抵抗を介して上記各主回路スイッチ
ング素子に流れる電流を検出する電流検出器と、該電流
検出器により検出した電流値が設定レベルを超えるか否
かを比較判別するコンパレータと、該コンパレータの出
力結果に従って故障した上記主回路スイッチング素子を
特定して点灯する表示素子とを備えたインバータ主回路
スイッチング素子の良否判定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2163542A JPH0760167B2 (ja) | 1990-06-21 | 1990-06-21 | インバータ主回路スイッチング素子の良否判定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2163542A JPH0760167B2 (ja) | 1990-06-21 | 1990-06-21 | インバータ主回路スイッチング素子の良否判定装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0452570A true JPH0452570A (ja) | 1992-02-20 |
| JPH0760167B2 JPH0760167B2 (ja) | 1995-06-28 |
Family
ID=15775869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2163542A Expired - Fee Related JPH0760167B2 (ja) | 1990-06-21 | 1990-06-21 | インバータ主回路スイッチング素子の良否判定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0760167B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004170117A (ja) * | 2002-11-18 | 2004-06-17 | Yazaki Corp | 非接地電源の絶縁検出装置 |
| US6781063B2 (en) | 2001-04-17 | 2004-08-24 | Judd Wire, Inc. | Multi-layer insulation system for electrical conductors |
-
1990
- 1990-06-21 JP JP2163542A patent/JPH0760167B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6781063B2 (en) | 2001-04-17 | 2004-08-24 | Judd Wire, Inc. | Multi-layer insulation system for electrical conductors |
| JP2004170117A (ja) * | 2002-11-18 | 2004-06-17 | Yazaki Corp | 非接地電源の絶縁検出装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0760167B2 (ja) | 1995-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI513169B (zh) | 變流器電路及其開路檢測方法 | |
| US6160414A (en) | Method for diagnosing abnormality of circuit member of inverter driving controller for driving and controlling motor | |
| US20120119755A1 (en) | Insulation resistance measurement device and insulation resistance measurement method | |
| JPH07502827A (ja) | 交流電動機システムの自動自己試験 | |
| JP3167464B2 (ja) | インバータの故障診断装置 | |
| WO2017203865A1 (ja) | 電力変換装置 | |
| Wang et al. | A comparative study of two diagnostic methods based on the switching voltage pattern for IGBT open-circuit faults in voltage-source inverters | |
| US7068037B2 (en) | Method of diagnosing inverter trouble | |
| US6670815B2 (en) | Electric device as well as process for its operation | |
| KR102274269B1 (ko) | 쇼트된 다이오드들의 검출 | |
| JPH0452570A (ja) | インバータ主回路スイッチング素子の良否判定装置 | |
| He et al. | An on-line diagnostic method for open-circuit switch faults in NPC multilevel converters | |
| Cruz et al. | A new method for the detection and location of faults in matrix converters | |
| JP5420484B2 (ja) | 電力変換装置のゲートパルス誤配線検出方法 | |
| JP2010233343A (ja) | インバータ装置の故障検出方法 | |
| JPS58102173A (ja) | コンデンサの漏洩電流測定回路 | |
| JP2003270282A (ja) | 主回路検相試験装置および主回路検相試験方法 | |
| Agarwal et al. | Full-Fault-Tolerant Single-Phase 13-Level Cascaded Multilevel Inverter with Modified H-Bridge Modules | |
| CN117872108A (zh) | 故障检测电路、逆变器及故障检测方法 | |
| WO2022264314A1 (ja) | モータの絶縁抵抗値を計算するモータ駆動装置 | |
| Deng et al. | A diagnosis strategy for high-frequency link bidirectional AC-DC matrix converter | |
| JPS6210106B2 (ja) | ||
| KR100428896B1 (ko) | 트라이악고장검출장치 | |
| JP3055339B2 (ja) | インバ−タにおけるスイッチング素子または／およびスイッチング素子駆動部の破損チェック方法 | |
| JPS62156575A (ja) | 回路内の制御タ−ンオフ半導体の試験方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |