JPH075941A - 電圧分割回路 - Google Patents
電圧分割回路Info
- Publication number
- JPH075941A JPH075941A JP5143179A JP14317993A JPH075941A JP H075941 A JPH075941 A JP H075941A JP 5143179 A JP5143179 A JP 5143179A JP 14317993 A JP14317993 A JP 14317993A JP H075941 A JPH075941 A JP H075941A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- positive
- resistors
- circuit
- division circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Analogue/Digital Conversion (AREA)
- Logic Circuits (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
(57)【要約】
【目的】 抵抗ネットワークに可変抵抗を用いないで分
圧比が可変でき、しかも正・負両極性を持つようにした
電圧分割回路を提供する。 【構成】 印加するバイアスにより抵抗値が変化する可
変抵抗素子１、２と逆流素子５、６との２組の直列回路
１−５、２−６を相互に逆方向にして分圧回路を構成す
る抵抗Ｒ1 〜Ｒ4 の一部に並列接続し、出力電圧をモニ
タして比較器８により設定電圧と比較し比較誤差信号に
より前記可変抵抗素子１、２のバイアスを制御する。こ
れにより、可変抵抗を用いなくても設定電圧をコントロ
ール信号として与えることにより正・負両極性の電圧を
自在に変えることができる。
圧比が可変でき、しかも正・負両極性を持つようにした
電圧分割回路を提供する。 【構成】 印加するバイアスにより抵抗値が変化する可
変抵抗素子１、２と逆流素子５、６との２組の直列回路
１−５、２−６を相互に逆方向にして分圧回路を構成す
る抵抗Ｒ1 〜Ｒ4 の一部に並列接続し、出力電圧をモニ
タして比較器８により設定電圧と比較し比較誤差信号に
より前記可変抵抗素子１、２のバイアスを制御する。こ
れにより、可変抵抗を用いなくても設定電圧をコントロ
ール信号として与えることにより正・負両極性の電圧を
自在に変えることができる。
Description
【０００１】
【産業上の利用分野】本発明は、電源ラインに複数の直
列抵抗からなる分圧回路を接続して正又は負の電圧源を
切り換えて供給し、分圧比を設定電圧にしたがって変え
て分圧回路の抵抗の直列接続点から出力電圧を取り出す
電圧分割回路に関する。
列抵抗からなる分圧回路を接続して正又は負の電圧源を
切り換えて供給し、分圧比を設定電圧にしたがって変え
て分圧回路の抵抗の直列接続点から出力電圧を取り出す
電圧分割回路に関する。
【０００２】
【従来の技術】例えば分析装置のイオン源用に用いられ
る高圧電源は、正負いずれかに切り換えて何種類かの電
圧を取り出す必要がある。そのために、従来の高圧電源
では、可変抵抗が用いられている。
る高圧電源は、正負いずれかに切り換えて何種類かの電
圧を取り出す必要がある。そのために、従来の高圧電源
では、可変抵抗が用いられている。
【０００３】図３は従来のイオン源用の高圧電源の例を
示す図である。従来の高圧電源は、例えば図３に示すよ
うに正の高電圧を発生する電源１１、負の高電圧を発生
する電源１２、正負電圧の切り換えを行う切り換えリレ
ー１３、及び電圧を分圧可変するための固定抵抗と可変
抵抗を用いた２組の抵抗ネットワーク１４、１５から構
成されている。そして、切り換えリレー１３を電源１１
か１２に切り換えてそれぞれの抵抗ネットワーク１４、
１５の可変抵抗の可動端子の位置を調整し、所望の出力
電圧Ｖ1 、Ｖ2 を取り出すようにしている。
示す図である。従来の高圧電源は、例えば図３に示すよ
うに正の高電圧を発生する電源１１、負の高電圧を発生
する電源１２、正負電圧の切り換えを行う切り換えリレ
ー１３、及び電圧を分圧可変するための固定抵抗と可変
抵抗を用いた２組の抵抗ネットワーク１４、１５から構
成されている。そして、切り換えリレー１３を電源１１
か１２に切り換えてそれぞれの抵抗ネットワーク１４、
１５の可変抵抗の可動端子の位置を調整し、所望の出力
電圧Ｖ1 、Ｖ2 を取り出すようにしている。
【０００４】
【発明が解決しようとする課題】しかし、上記従来の高
圧電源では、可変抵抗の可動端子を摺動させれば所望の
電圧を得ることができるので、機能的な問題はないが、
出力電圧Ｖ1 、Ｖ2 をコンピュータ等で可変しようとす
る場合には、特別に可変抵抗の可動端子を摺動させるた
めに駆動手段を設け、その駆動手段をコンピュータ等で
制御するように構成しなければならない。そのために、
駆動部分が煩雑になり構成も簡素化できないという問題
が生じる。
圧電源では、可変抵抗の可動端子を摺動させれば所望の
電圧を得ることができるので、機能的な問題はないが、
出力電圧Ｖ1 、Ｖ2 をコンピュータ等で可変しようとす
る場合には、特別に可変抵抗の可動端子を摺動させるた
めに駆動手段を設け、その駆動手段をコンピュータ等で
制御するように構成しなければならない。そのために、
駆動部分が煩雑になり構成も簡素化できないという問題
が生じる。
【０００５】本発明は、上記の課題を解決するものであ
って、抵抗ネットワークに可変抵抗を用いないで分圧比
が可変でき、しかも正・負両極性を持つようにした電圧
分割回路を提供することを目的とするものである。
って、抵抗ネットワークに可変抵抗を用いないで分圧比
が可変でき、しかも正・負両極性を持つようにした電圧
分割回路を提供することを目的とするものである。
【０００６】
【課題を解決するための手段】そのために本発明は、電
源ラインに複数の直列抵抗からなる分圧回路を接続して
正又は負の電圧源を切り換えて供給し、分圧比を設定電
圧にしたがって変えて分圧回路の抵抗の直列接続点から
出力電圧を取り出す電圧分割回路であって、印加するバ
イアスにより抵抗値が変化する可変抵抗素子と逆流素子
との２組の直列回路を相互に逆方向にして分圧回路を構
成する抵抗の一部に並列接続し、出力電圧をモニタして
設定電圧と比較し比較誤差信号により前記可変抵抗素子
のバイアスを制御するように構成したことを特徴とする
ものである。
源ラインに複数の直列抵抗からなる分圧回路を接続して
正又は負の電圧源を切り換えて供給し、分圧比を設定電
圧にしたがって変えて分圧回路の抵抗の直列接続点から
出力電圧を取り出す電圧分割回路であって、印加するバ
イアスにより抵抗値が変化する可変抵抗素子と逆流素子
との２組の直列回路を相互に逆方向にして分圧回路を構
成する抵抗の一部に並列接続し、出力電圧をモニタして
設定電圧と比較し比較誤差信号により前記可変抵抗素子
のバイアスを制御するように構成したことを特徴とする
ものである。
【０００７】
【作用】本発明の電圧分割回路では、印加するバイアス
により抵抗値が変化する可変抵抗素子と逆流素子との２
組の直列回路を相互に逆方向にして分圧回路を構成する
抵抗の一部に並列接続し、出力電圧をモニタして設定電
圧と比較し比較誤差信号により前記可変抵抗素子のバイ
アスを制御するように構成したので、可変抵抗を用いな
くても設定電圧をコントロール信号として与えることに
より正・負両極性の電圧を自在に変えることができる。
により抵抗値が変化する可変抵抗素子と逆流素子との２
組の直列回路を相互に逆方向にして分圧回路を構成する
抵抗の一部に並列接続し、出力電圧をモニタして設定電
圧と比較し比較誤差信号により前記可変抵抗素子のバイ
アスを制御するように構成したので、可変抵抗を用いな
くても設定電圧をコントロール信号として与えることに
より正・負両極性の電圧を自在に変えることができる。
【０００８】
【実施例】以下、本発明の実施例を図面を参照しつつ説
明する。図１は本発明に係る電圧分割回路の１実施例を
示す図であり、１、２はＦＥＴ、３、４はアイソレーシ
ョンアンプ、５、６はダイオード、７はバッファアン
プ、８は比較器、Ｒ1 〜Ｒ4 は分圧抵抗を示す。
明する。図１は本発明に係る電圧分割回路の１実施例を
示す図であり、１、２はＦＥＴ、３、４はアイソレーシ
ョンアンプ、５、６はダイオード、７はバッファアン
プ、８は比較器、Ｒ1 〜Ｒ4 は分圧抵抗を示す。
【０００９】図１において、分圧抵抗Ｒ1 〜Ｒ4 は、正
の高電圧源＋ＨＶ又は負の高電圧源−ＨＶが切り換え接
続される電源ラインとアースとの間に直列接続し、分圧
抵抗Ｒ2 にＦＥＴ１、２及びダイオード５、６からなる
抵抗値調整回路を並列接続して、分圧抵抗Ｒ2 とＲ3 と
の直列接続点から出力電圧Ｖ0 としてコントロール信号
に基づき調整された所望の正又は負の高電圧を取り出す
ように構成したものである。抵抗値調整回路を構成する
一方のＦＥＴ１は、ドレインに逆流阻止のダイオード５
を直列接続してこれらを分圧抵抗Ｒ2 と並列に接続し、
正の高電圧を分圧抵抗を変化させるための電界効果トラ
ンジスタである。同様に他方のＦＥＴ２は、ドレインに
逆流阻止のダイオード６を直列接続してこれらを分圧抵
抗Ｒ2 と並列に接続し、負の高電圧を分圧抵抗を変化さ
せるための電界効果トランジスタである。アイソレーシ
ョンアンプ３、４は、例えばホトカプラを使って高圧側
と低圧側の絶縁を行って出力電圧と設定電圧との誤差信
号に基づきＦＥＴ１、２のゲート電位を制御しドレイン
・ソース間の抵抗を制御するものである。比較器８は、
分圧抵抗Ｒ3 とＲ4 との直列接続点からバッファアンプ
７から取り出したモニタ電圧で出力電圧をモニタし、こ
れと設定電圧を表すコントロール信号とを比較してアイ
ソレーションアンプ３、４に誤差信号を供給するもので
ある。
の高電圧源＋ＨＶ又は負の高電圧源−ＨＶが切り換え接
続される電源ラインとアースとの間に直列接続し、分圧
抵抗Ｒ2 にＦＥＴ１、２及びダイオード５、６からなる
抵抗値調整回路を並列接続して、分圧抵抗Ｒ2 とＲ3 と
の直列接続点から出力電圧Ｖ0 としてコントロール信号
に基づき調整された所望の正又は負の高電圧を取り出す
ように構成したものである。抵抗値調整回路を構成する
一方のＦＥＴ１は、ドレインに逆流阻止のダイオード５
を直列接続してこれらを分圧抵抗Ｒ2 と並列に接続し、
正の高電圧を分圧抵抗を変化させるための電界効果トラ
ンジスタである。同様に他方のＦＥＴ２は、ドレインに
逆流阻止のダイオード６を直列接続してこれらを分圧抵
抗Ｒ2 と並列に接続し、負の高電圧を分圧抵抗を変化さ
せるための電界効果トランジスタである。アイソレーシ
ョンアンプ３、４は、例えばホトカプラを使って高圧側
と低圧側の絶縁を行って出力電圧と設定電圧との誤差信
号に基づきＦＥＴ１、２のゲート電位を制御しドレイン
・ソース間の抵抗を制御するものである。比較器８は、
分圧抵抗Ｒ3 とＲ4 との直列接続点からバッファアンプ
７から取り出したモニタ電圧で出力電圧をモニタし、こ
れと設定電圧を表すコントロール信号とを比較してアイ
ソレーションアンプ３、４に誤差信号を供給するもので
ある。
【００１０】次に上記構成の電圧分割回路の動作を説明
する。まず、正の高電圧を取り出す場合には、電源ライ
ンが正の高電圧源＋ＨＶに接続され、比較器８に正の設
定電圧の値がコントロール信号Ｖs として供給される。
出力電圧Ｖ0 は、Ｒ4 の両端電圧（モニター電圧：
Ｖm ）を用いて
する。まず、正の高電圧を取り出す場合には、電源ライ
ンが正の高電圧源＋ＨＶに接続され、比較器８に正の設
定電圧の値がコントロール信号Ｖs として供給される。
出力電圧Ｖ0 は、Ｒ4 の両端電圧（モニター電圧：
Ｖm ）を用いて
【００１１】
【数１】Ｖ0 ＝（Ｒ3 ＋Ｒ4 ）・Ｖm ／Ｒ4 により計算できる。このモニター電圧Ｖm は、バッファ
アンプ７を通った後コントロール信号Ｖs と比較器８で
比較されるので、その差に応じた比較器８の出力により
アイソレーションアンプ３を通してＦＥＴ１のゲート電
位を変化させる。ゲート電位が変化すると、ＦＥＴ１の
ドレイン（Ｄ）ソース（Ｓ）間の抵抗が変化する。この
とき、ＦＥＴ２からなる部分は、ダイオード６に逆電圧
がかかることになるため、分圧には全く寄与しないので
無視できる。その結果分圧抵抗Ｒ2とＦＥＴ１とからな
る合成抵抗が変化するため、全体の分圧比が変化するこ
とになり、結局モニター電圧Ｖm が変化する。この一連
の動きがネガティブフィードバックとなるようにすれば
最終的にＶm ＝Ｖs となる。したがってコントロール信
号Ｖs によりモニター電圧Ｖm を通して〔数１〕式より
出力電圧Ｖ0 がコントロールされる。
アンプ７を通った後コントロール信号Ｖs と比較器８で
比較されるので、その差に応じた比較器８の出力により
アイソレーションアンプ３を通してＦＥＴ１のゲート電
位を変化させる。ゲート電位が変化すると、ＦＥＴ１の
ドレイン（Ｄ）ソース（Ｓ）間の抵抗が変化する。この
とき、ＦＥＴ２からなる部分は、ダイオード６に逆電圧
がかかることになるため、分圧には全く寄与しないので
無視できる。その結果分圧抵抗Ｒ2とＦＥＴ１とからな
る合成抵抗が変化するため、全体の分圧比が変化するこ
とになり、結局モニター電圧Ｖm が変化する。この一連
の動きがネガティブフィードバックとなるようにすれば
最終的にＶm ＝Ｖs となる。したがってコントロール信
号Ｖs によりモニター電圧Ｖm を通して〔数１〕式より
出力電圧Ｖ0 がコントロールされる。
【００１２】次に負の高電圧を取り出す場合には、電源
ラインが負の高電圧源−ＨＶに接続され、比較器８に負
の設定電圧の値がコントロール信号Ｖs として供給され
る。このときはダイオード５に逆電圧がかかりＦＥＴ１
とダイオード５側が無視できる。そして、正の高電圧の
場合と同じ原理によってＦＥＴ２のゲート電位をＶm＝
Ｖs となるようにネガティブフィードバック回路を形成
することによりコントロール信号Ｖs により出力電圧Ｖ
0 がコントロールされる。
ラインが負の高電圧源−ＨＶに接続され、比較器８に負
の設定電圧の値がコントロール信号Ｖs として供給され
る。このときはダイオード５に逆電圧がかかりＦＥＴ１
とダイオード５側が無視できる。そして、正の高電圧の
場合と同じ原理によってＦＥＴ２のゲート電位をＶm＝
Ｖs となるようにネガティブフィードバック回路を形成
することによりコントロール信号Ｖs により出力電圧Ｖ
0 がコントロールされる。
【００１３】図２はアイソレーションアンプ及び比較器
の構成例を示す図であり、９はホトカプラ、ＴＲ1 、Ｔ
Ｒ2 はトランジスタを示す。図２において、ホトカプラ
９はアイソレーションアンプ３を構成するものであり、
トランジスタＴＲ1 とＴＲ2は比較器８を構成するもの
である。トランジスタＴＲ1 とＴＲ2 で構成する比較器
８では、それぞれのベースにモニター電圧Ｖm とコント
ロール信号Ｖs が供給されるので、両者の比較によりそ
れらの誤差信号がトランジスタＴＲ2 のコレクタ出力と
して得られる。この誤差信号によりアイソレーションア
ンプ３を構成するホトカプラ９のホトダイオードの電流
が制御され、そのホトトランジスタの出力によりＦＥＴ
１のゲート電位が制御される。
の構成例を示す図であり、９はホトカプラ、ＴＲ1 、Ｔ
Ｒ2 はトランジスタを示す。図２において、ホトカプラ
９はアイソレーションアンプ３を構成するものであり、
トランジスタＴＲ1 とＴＲ2は比較器８を構成するもの
である。トランジスタＴＲ1 とＴＲ2 で構成する比較器
８では、それぞれのベースにモニター電圧Ｖm とコント
ロール信号Ｖs が供給されるので、両者の比較によりそ
れらの誤差信号がトランジスタＴＲ2 のコレクタ出力と
して得られる。この誤差信号によりアイソレーションア
ンプ３を構成するホトカプラ９のホトダイオードの電流
が制御され、そのホトトランジスタの出力によりＦＥＴ
１のゲート電位が制御される。
【００１４】以上の原理でわかるように本発明では、抵
抗ネットワーク部分に摺動させなければならない可動端
子を持つ可変抵抗を用いずＦＥＴを用いてゲート電位を
変化させるので、分圧回路の分圧比を変化させるのに全
く手を加えることなく、正、負両極性の高電圧を分圧コ
ントロールできる。なお、本発明は、上記の実施例に限
定されるものではなく、種々の変形が可能である。例え
ば上記の実施例では、ｎチャンネルＦＥＴを用いた例を
示したが、ｐチャンネルを用いても極性が異なるだけで
全く同様に実施できる。また、片側をｎチャンネル、片
側にｐチャンネルとしてもよいし、ＦＥＴに限らず電圧
によって抵抗値を変えることのできる所謂可変抵抗素子
（例えばバイポーラトランジスタ等）を用いてもよいこ
とはいうまでもない。勿論この場合もダイオードは必要
である。
抗ネットワーク部分に摺動させなければならない可動端
子を持つ可変抵抗を用いずＦＥＴを用いてゲート電位を
変化させるので、分圧回路の分圧比を変化させるのに全
く手を加えることなく、正、負両極性の高電圧を分圧コ
ントロールできる。なお、本発明は、上記の実施例に限
定されるものではなく、種々の変形が可能である。例え
ば上記の実施例では、ｎチャンネルＦＥＴを用いた例を
示したが、ｐチャンネルを用いても極性が異なるだけで
全く同様に実施できる。また、片側をｎチャンネル、片
側にｐチャンネルとしてもよいし、ＦＥＴに限らず電圧
によって抵抗値を変えることのできる所謂可変抵抗素子
（例えばバイポーラトランジスタ等）を用いてもよいこ
とはいうまでもない。勿論この場合もダイオードは必要
である。
【００１５】さらに、ＦＥＴ１とＦＥＴ２が同じ分圧抵
抗Ｒ2 に並列に接続しているが、必ずしもその必要はな
く異なる位置（分圧抵抗）に並列に接続するように構成
してもよい。モニター電圧Ｖm も分圧抵抗Ｒ3 とＲ4 と
の直列接続点から取り出しているが、出力電圧Ｖ0 に別
の抵抗ネットワークを接続してそこからモニター電圧Ｖ
m を取り出すようにしてもよい。
抗Ｒ2 に並列に接続しているが、必ずしもその必要はな
く異なる位置（分圧抵抗）に並列に接続するように構成
してもよい。モニター電圧Ｖm も分圧抵抗Ｒ3 とＲ4 と
の直列接続点から取り出しているが、出力電圧Ｖ0 に別
の抵抗ネットワークを接続してそこからモニター電圧Ｖ
m を取り出すようにしてもよい。
【００１６】
【発明の効果】以上の説明から明らかなように、本発明
によれば、摺動させる可動端子を持つ可変抵抗を用いる
ことなく、ＦＥＴを分圧抵抗の一部に並列に接続しＦＥ
Ｔのゲート電位を制御して合成抵抗を変化させ分圧回路
の分圧比を変化させるようにしたので、コントロール信
号として設定電圧を与えて出力電圧を変化させることが
できる。しかも、ダイオードとＦＥＴを組み合わせたた
め、それぞれの組を逆方向にして分圧抵抗の一部に並列
に接続するだけで、正負切り換え時の切り換え操作も必
要なく、自動切り換えを実現することができる。
によれば、摺動させる可動端子を持つ可変抵抗を用いる
ことなく、ＦＥＴを分圧抵抗の一部に並列に接続しＦＥ
Ｔのゲート電位を制御して合成抵抗を変化させ分圧回路
の分圧比を変化させるようにしたので、コントロール信
号として設定電圧を与えて出力電圧を変化させることが
できる。しかも、ダイオードとＦＥＴを組み合わせたた
め、それぞれの組を逆方向にして分圧抵抗の一部に並列
に接続するだけで、正負切り換え時の切り換え操作も必
要なく、自動切り換えを実現することができる。
【図１】 本発明に係る電圧分割回路の１実施例を示す
図である。
図である。
【図２】 アイソレーションアンプ及び比較器の構成例
を示す図である。
を示す図である。
【図３】 従来のイオン源用の高圧電源の例を示す図で
ある。
ある。
１、２…ＦＥＴ、３、４…アイソレーションアンプ、
５、６…ダイオード、７…バッファアンプ、８…比較
器、Ｒ1 〜Ｒ4 …分圧抵抗
５、６…ダイオード、７…バッファアンプ、８…比較
器、Ｒ1 〜Ｒ4 …分圧抵抗
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｍ 1/74
Claims (1)
- 【請求項１】 電源ラインに複数の直列抵抗からなる分
圧回路を接続して正又は負の電圧源を切り換えて供給
し、分圧比を設定電圧にしたがって変えて分圧回路の抵
抗の直列接続点から出力電圧を取り出す電圧分割回路で
あって、印加するバイアスにより抵抗値が変化する可変
抵抗素子と逆流素子との２組の直列回路を相互に逆方向
にして分圧回路を構成する抵抗の一部に並列接続し、出
力電圧をモニタして設定電圧と比較し比較誤差信号によ
り前記可変抵抗素子のバイアスを制御するように構成し
たことを特徴とする電圧分割回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5143179A JPH075941A (ja) | 1993-06-15 | 1993-06-15 | 電圧分割回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5143179A JPH075941A (ja) | 1993-06-15 | 1993-06-15 | 電圧分割回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH075941A true JPH075941A (ja) | 1995-01-10 |
Family
ID=15332736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5143179A Withdrawn JPH075941A (ja) | 1993-06-15 | 1993-06-15 | 電圧分割回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH075941A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009301261A (ja) * | 2008-06-12 | 2009-12-24 | Seiko Epson Corp | 負荷駆動回路、負荷駆動方法 |
-
1993
- 1993-06-15 JP JP5143179A patent/JPH075941A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009301261A (ja) * | 2008-06-12 | 2009-12-24 | Seiko Epson Corp | 負荷駆動回路、負荷駆動方法 |
| US8049368B2 (en) | 2008-06-12 | 2011-11-01 | Seiko Epson Corporation | Load driving circuit and load driving method |
| US9250641B2 (en) | 2008-06-12 | 2016-02-02 | Seiko Epson Corporation | Load driving circuit and load driving method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6420906B1 (en) | FET-OR circuit and power supply circuit using the same | |
| EP0048758B1 (en) | Field effect transistor circuit configuration | |
| US4654568A (en) | MOSFET "H" switch with current sensing | |
| US5640084A (en) | Integrated switch for selecting a fixed and an adjustable voltage reference at a low supply voltage | |
| CA1279098C (en) | Selective connection of power supplies | |
| US4578600A (en) | CMOS buffer circuit | |
| US4879641A (en) | Analog multiplex for sensing the magnitude and sense of the current through a h-bridge stage utilizing a single sensing resistance | |
| US4581545A (en) | Schmitt trigger circuit | |
| US5075677A (en) | Voltage-switching d/a converter using p- and n-channel MOSFETs | |
| US5257175A (en) | Analog control of inductive flyback voltages in a full bridge circuit | |
| US4677323A (en) | Field-effect transistor current switching circuit | |
| EP0254012B1 (en) | Active load network | |
| US4717845A (en) | TTL compatible CMOS input circuit | |
| US11171645B1 (en) | Transistor switching circuit and integrated circuit thereof | |
| JPH075941A (ja) | 電圧分割回路 | |
| US4302791A (en) | Power supply sequencing apparatus | |
| JPS63144620A (ja) | アナログマルチプレクサ回路 | |
| JPH0755025B2 (ja) | 直流電源合成回路 | |
| JP3355197B2 (ja) | デジタル出力回路 | |
| SU746934A1 (ru) | Компенсированный ключ | |
| JPH10276076A (ja) | 半導体回路 | |
| JPH0588567B2 (ja) | ||
| JP3336184B2 (ja) | 集積可能な切換スイッチ | |
| JPH0476713A (ja) | 定電圧回路 | |
| SU1027826A1 (ru) | Устройство дл мажоритарного выбора непрерывных сигналов |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000905 |